JPH0750785B2 - 電界効果トランジスタにおける短チャネル効果の抑制方法 - Google Patents

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、例えば絶縁物、半絶縁物または半導体結晶か
らなる基板上に形成された絶縁ゲート型の電界効果トラ
ンジスタに関し、特にチャネル領域の両方の表面上に、
絶縁膜を介してゲート電極を各々設けた電界効果トラン
ジスタにおける短チャネル効果の抑制方法に関するもの
である。

［従来技術］ 通常MOSトランジスタのチャネル長を短くして行くとあ
るチャネル長以下でしきい値電圧の低下が顕著になる現
象、いわゆる短チャネル効果の原因の一つに、チャネル
下の空乏層内をドレイン電界が通ることによりソース領
域近傍の電位分布が影響を受ける点がある。そこでこの
空乏層の厚さを薄くすればドレイン電界が通り難くなる
から、短チャネル効果の防止法の一つとして空乏層の厚
さを薄くすることが考えられ、通常これはチャネル領域
の不純物濃度を高めることで行われている。しかし、チ
ャネル領域の不純物濃度を高めるには耐圧などの関係か
ら限界があるので空乏層の厚さを薄くするには限界があ
り、また素子特性の面からはチャネルのキャリヤ移動度
が著しく低下してしまうなどの欠点があり、この方法に
よる短チャネル効果の防止には限界がある。そこで、チ
ャネル領域を形成する半導体層自体を薄くし、この限界
を打破する試みとして第１図の構造が提案されている。

第１図はチャネル領域の両方の表面上に、絶縁膜を介し
てゲート電極を各々設けた従来の電界効果トランジスタ
の一例についての断面を示し、ここに、１は絶縁物，半
絶縁物または半導体結晶からなる基板,2は基板１上に形
成した絶縁層,3は絶縁層２上に形成した下部ゲート絶縁
膜、41,51,61および71は、それぞれ、ゲート絶縁膜３上
に形成した絶縁層，ソース領域，ドレイン領域およびチ
ャネル領域である。

チャネル領域71の両側の一方に、ソース領域51が配置さ
れ、同他方にドレイン領域61が配置され、ソース領域51
およびドレイン領域61の外側に絶縁層41が配置されてい
る。

チャネル領域71上、ソース領域51上の一部およびドレイ
ン領域61上の一部を覆うように上部ゲート絶縁膜８が、
上部ゲート絶縁膜８上には上部ゲート電極９が形成され
ている。

ソース領域51上の残余の一部，ドレイン領域61上の残余
の一部および絶縁層41上には絶縁層10が形成され、上部
ゲート絶縁膜８の両側の一方と絶縁層10との間には、ソ
ース領域51に接するソース電極11が設けられ、上部ゲー
ト絶縁膜８の両側の他方と絶縁層10との間には、ドレイ
ン領域１に接するドレイン電極12が設けられている。

チャネル領域71の下には、絶縁層２と同一面上に位置す
るように下部ゲート電極13が形成されている。

以上のような構成において、下部ゲート電極13は、次の
ような不都合を防止する。すなわち、単に半導体層を薄
くしただけではこれを支えている基板１を通してドレイ
ン電界がソース領域近傍の電位分布に影響を与え、短チ
ャネル効果の防止なる目的が達成できない懸念があるの
で、この点を防ぐために設けられている。

しかしながら、上述のような電界効果トランジスタにお
いては、例えば、チャネル領域71の両方の表面に反転層
71Aが形成されると、チャネル領域71内には、その両方
の表面から厚さ方向の中心に向って所定の厚さの空乏層
71Bが形成されると共に、その厚さ方向の中心部分に空
乏層とならない領域71Cが残ることがある。

この場合は、領域71Cが形成されることによって、上述
のような２つのゲート電極を持つ２重ゲート型の構造の
電界効果トランジスタは領域71Cをその間にはさんで、
その場合のチャネル領域の不純物濃度で定まる短チャネ
ル効果を有する２つの単一ゲート型の電界効果トランジ
スタが対向して配置された構造と実質的に等価であると
みなすことができる。このため、チャネル領域を形成す
る半導体層自体を薄くすることによる短チャネル効果抑
制の効果を期待することが困難である。

［目的］ したがって、本発明の目的は、以上のような問題を解消
して、しきい値電圧を低下させることなくチャネル長を
短くすることができ、これによって動作時間を短くし、
しかも集積密度を高くすることができる電界効果トラン
ジスタにおける短チャネル効果の抑制方法を提供するこ
とにある。

［発明の構成］ かかる目的を達成するために、本発明は、チャネル領域
と、該チャネル領域の一方の表面上に形成した第１ゲー
ト絶縁膜と、該第１ゲート絶縁膜上に形成した第１ゲー
ト電極と、前記チャネル領域の他方の表面上に形成した
第２ゲート絶縁膜と、該第２ゲート絶縁膜上に形成した
第２ゲート電極とを有する電界効果トランジスタにおい
て、前記チャネル領域の両方の表面にそれぞれ反転層を
形成することによって、前記チャネル領域における前記
２つの反転層間の部分を空乏層によって満たすことを特
徴とする。

［実施例］ 以下に本発明を図面を参照して詳細に説明する。

第２図は本発明にかかる電界効果トランジスタの一実施
例を示す断面図であり、図中、第１図と同様の部分は同
一符号で示し、その詳細な説明は省略する。第２図に示
すように、４は、ゲート絶縁膜３上に形成した絶縁層、
５はゲート絶縁膜３上に形成したソース領域、６はゲー
ト絶縁膜３上に形成したドレイン領域、７はゲート絶縁
膜３上に形成したチャネル領域である。

なお、以下においては、第２図に示す電界効果トランジ
スタに関して、下記条件を満たしているものとして説明
する。すなわち、チャネル領域７にｎチャネルを形成
し、チャネル領域７の不純物濃度を一様にし、トランジ
スタの主動作領域外部において、オーム性接触を通じて
ソース領域５と同一の電位にチャネル領域７をバイアス
し、チャネル領域の両方の表面に反転層を形成した。

第２図に示すように、チャネル領域７の厚さＴ_siを、次
のようにして決定する。すなわち、一般に、電界効果ト
ランジスタにおいては、チャネル領域の表面に反転層が
形成されるときには、チャネル領域における反転層下の
部分に空乏層が形成される、その空乏層の厚さＤは、 によって表わされる。ここに、ε_ｓはチャネル領域を形
成する半導体の誘電率、ｑは電子電荷、Ｎ_Ａはチャネル
領域の不純物濃度である。φ_Ｆは、ｋをボルツマン定
数、Ｔを絶対温度、niを真性キャリア濃度とすると、次
式によって表わ４れる。

本発明においては、チャネル領域７の厚さＴ_siを、第２
図に示すように、一例として、 Ｔ_si＜2D …（３） となるように決定する。

この（３）式は、チャネル領域７の上下両方の表面に反
転層7Aが形成されたときに、チャネル領域７における上
下２つの反転層7Aの内側の部分が空乏層7Bによって満た
されるのに十分な条件である。

したがって、上記（３）式を満足することによって、チ
ャネル領域７における２つの反転層7Aの内側の部分を空
乏層によって満たすことができる。これによって、例え
ば、ドレイン電界の影響を受けずに、ソース領域５とチ
ャネル領域７との間の障壁電位が低下することを抑える
ことができる。

次いで、第２図に示すように、上部ゲート絶縁膜８の膜
厚と下部ゲート絶縁膜３の膜厚とが等しく、上部ゲート
電極９の材質と下部ゲート電極13の材質とが等しいよう
な上下対称構造を持った本発明電界効果トランジスタに
ついて、しきい値電圧のチャネル長依存性を求めた結果
を第３図に示す。

第３図は、Ｎ_Ａ＝４×10¹⁶cm^-3であり、上部および下部
ゲート絶縁膜８および３の膜厚ｔ_oxが20nmであり、上記
（３）式を満足するチャネル領域７の３つの各々異なっ
た厚さＴ_siを持つ本発明電界効果トランジスタの各々に
対して、２つのドレイン電圧Ｖ_ds、すなわち、0.1
（Ｖ）および4.0（Ｖ）を選定して求めた、しきい値電
圧のチャネル長依存性を示す。第３図中の実線はＶ_ds＝
0.1（Ｖ）の場合を示し、破線はＶ_ds＝4.0（Ｖ）の場合
を示す。

なお、ここで、短チャネル効果抑制の効果を評価するた
め、飽和しきい値電圧が得られるような十分に長いチャ
ネル長におけるしきい値電圧値より20mV低下したしきい
値電圧値となるチャネル長をＬ_ｃと定義する。

一方、比較のために、Ｎ_Ａおよび上部ゲート絶縁膜の膜
厚が本発明電界効果トランジスタにおけるＮ_Ａおよび上
部ゲート絶縁膜と同じであり、チャネル領域の厚さを、
チャネル領域の表面に反転層が形成されたときにその下
に形成される空乏層の厚さとして157nmが得られるよう
な厚さにした単一ゲート型の電界効果トランジスタを用
意し、このような単一ゲート型の電界効果トランジスタ
においてＶ_ds＝4.0VとしたときのＬ_ｃを求めたところ、
1.5μｍであった。

これに対し、Ｔ_si＝300nmの本発明電界効果トランジス
タにおいてＶ_ds＝4.0VとしたきのＬ_ｃは、第３図から明
らかなように1.2μｍであった。したがって、この場
合、比較のための単一ゲート型の電界効果トランジスタ
におけるチャネル長よりも本発明電界効果トランジスタ
におけるチャネル長の方を20％短くすることができるこ
とが明らかである。

なお、第３図から、Ｔ_si＝200nmのときＬ_ｃは約0.9μｍ
となり、Ｔ_si＝100nmのときＬ_ｃは約0.6μｍとなること
が明らかである。このように、上記（３）式を満たす条
件において、Ｔ_siを小さくするほど、Ｌ_ｃを小さくする
ことができる。

第４図は、ｔ_oxを変えずに、チャネル領域の不純物濃度
Ｎ_Ａ＝４×10¹⁵cm^-3、すなわち、前述したＮ_Ａを、Ｎ_Ａ
＝４×10¹⁶cm^-3の1/10にした本発明電界効果トランジス
タについての、しきい値電圧のチャネル長依存性を示す
図である。第４図に示すように、不純物濃度を小さくす
ることによって、Ｌ_ｃは増加せずに、逆に減少する傾向
を示した。

第５図は、第３図に示す結果と第４図に示す結果とをま
とめて、Ｌ_ｃのＴ_si依存性を示した図である。ここで、
Ｔ_ox＝200nmである。第５図によって、Ｌ_ｃは、Ｔ_siの
減少と共に小さくなり、また、Ｔ_siが小さくなるほど２
つの異なった不純物濃度の間隔が小さくなって、Ｌ_ｃの
不純物濃度依存性は小さくなることがわかる。

以上から、所望のＬ_ｃを持つ電界効果トランジスタを得
ようとするときには、上記（３）式を満たす条件におい
て、Ｔ_siを適当に選ぶだけでよく、しかもＮ_Ａは、従来
よりも低い値を任意に選択することができることがわか
る。これによって、素子設計を容易にすることができ
る。すなわち、Ｎ_Ａが小さければ、チャネル領域の表面
部分におけるキャリア移動度を大きくし、接合の耐圧も
大きくすることができることが期待されるからである。

なお、第３図および第４図から明らかなように、Ｔ_siの
減少と共に、飽和しきい値電圧が得られるような長いチ
ャネル長におけるしきい値電圧値自体は低くなるが、こ
のしきい値電圧値は、ゲート電極材料を適切に選び、フ
ラットバンド電圧を調整することによって改善すること
ができる。これに対して、従来の単一ゲート型、または
Ｔ_siが上記（３）式を満足しないような厚さの二重ゲー
ト型の電界効果トランジスタにおいては、ゲート電極材
料の選択、フラットバンド電圧の調節によっても低いＮ
_Ａを持たせることはできない。その理由は、上述のよう
な従来素子においては、ゲート絶縁膜厚を本発明電界効
果トランジスタと同じとすると、Ｎ_Ａを低くすることに
よってＬ_ｃは大きな値になってしまうからである。

以上の説明は、上部ゲート絶縁膜の厚さと、下部ゲート
絶縁膜の厚さとが等しく、上部ゲート電極の材質と、下
部ゲート電極の材質とが同じであるような上下対称構造
を持つ二重ゲート型の電界効果トランジスタについてで
あるが、上部および下部の絶縁膜厚が異なっても、空乏
層は上部および下部のゲート絶縁膜間に広がる。したが
って、上部および下部のゲート絶縁膜厚が異なるような
上下非対称構造を持つ電界効果トランジスタにも本発明
を適用できることは明らかである。

また、チャネル領域が厚さ方向に不均一な不純物濃度分
布を持っていても、その両方の表面に反転層が形成され
たときに残りの部分を空乏層によって、満たせばよい。

さらにまた、チャネル領域を縦形にし、その両側にゲー
ト絶縁膜およびゲート電極を配置した構造の電界効果ト
ランジスタにも本発明を有効に適用することができる。

［効果］ 以上説明したように、本発明によれば、短チャネル効果
を顕著に抑制することができ、しきい値電圧を低下させ
ることなくチャネル長を短くすることができ、これによ
って動作時間を短くし、しかも集積密度を高くすること
ができる電界効果トランジスタを提供することができ
る。

また、本発明によれば、１μｍ以下のチャネル長であっ
て低不純物濃度のチャネル領域を持つ電界効果トランジ
スタを得ることができ、これによって大きな表面キャリ
ア移動度と高接合耐圧とを期待することができて、素子
設計が有利になる。

【図面の簡単な説明】

第１図は、従来の電界効果トランジスタの一例を示す断
面図、 第２図は、本発明にかかる電界効果トランジスタの一実
施例を示す断面図、 第３図および第４図は、本発明電界効果トランジスタに
おけるしきい値電圧のチャネル長依存性をそれぞれ示す
図、 第５図は、本発明電界効果トランジスタにおけるＬ_ｃの
Ｔ_si依存性を示す図である。 ３……下部ゲート絶縁膜、 ７……チャネル領域、 7A……反転層、 7B……空乏層、 ８……上部ゲート絶縁膜、 ９……上部ゲート電極、 13……下部ゲート電極。

フロントページの続き (72)発明者 鶴島 稔夫 茨城県新治郡桜村梅園１丁目１番４号 電 子技術総合研究所内 (56)参考文献 特開 昭56−111261（ＪＰ，Ａ) 特開 昭57−90977（ＪＰ，Ａ) 原史 外２名著「超ＬＳＩ入門シリーズ ▲○２▼ ＭＯＳトランジスタの動作理 論」（昭56−５−１）（株）近代科学社 Ｐ．111−118

Claims (1)

【特許請求の範囲】
1. 【請求項１】チャネル領域と、 該チャネル領域の一方の表面上に形成した第１ゲート絶
   縁膜と、 該第１ゲート絶縁膜上に形成した第１ゲート電極と、 前記チャネル領域の他方の表面上に形成した第２ゲート
   絶縁膜と、 該第２ゲート絶縁膜上に形成した第２ゲート電極とを有
   する電界効果トランジスタにおいて、 前記チャネル領域の両方の表面にそれぞれ反転層を形成
   することによって、前記チャネル領域における前記２つ
   の反転層間の部分を空乏層によって満たすことを特徴と
   する電界効果トランジスタにおける短チャネル効果の抑
   制方法。