JP2973450B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2973450B2 JP2973450B2 JP2055453A JP5545390A JP2973450B2 JP 2973450 B2 JP2973450 B2 JP 2973450B2 JP 2055453 A JP2055453 A JP 2055453A JP 5545390 A JP5545390 A JP 5545390A JP 2973450 B2 JP2973450 B2 JP 2973450B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- channel region
- gate electrode
- semiconductor device
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一導電型の半導体基板上にチャネル領域を
間にしてソース領域とドレイン領域が形成され、さらに
チャネル領域の幅方向の両端に、耐放射線性を高めるた
めに、前記基板濃度より高濃度の、一導電型の不純物拡
散層が形成されているMOS形半導体装置に関する。
間にしてソース領域とドレイン領域が形成され、さらに
チャネル領域の幅方向の両端に、耐放射線性を高めるた
めに、前記基板濃度より高濃度の、一導電型の不純物拡
散層が形成されているMOS形半導体装置に関する。
従来、高い耐放射線性を有する半導体装置は、一般に
第４図の部分平面図に示す様に、ソース（Ｓ）・ドレイ
ン（Ｄ）領域、特にＮチャネルの両端に、Ｐ型基板より
高濃度のＰ型不純物拡散層２を設けることで、内部リー
ク電流を防止している。この内部リーク電流は、第５図
（ａ）の平面図で示される経路が考えられ、同図の点線
７の様に、ソース・ドレイン領域Ｓ・Ｄの外で、第５図
（ａ）のＡ−Ａ断面図の同図（ｂ）に示すように、放射
線により発生した電荷のため反転層を形成した厚いフィ
ールド酸化膜８の下を通してソースＳ・ドレインＤ間に
不要なリーク電流がながれ、特性劣化をまねく。
第４図の部分平面図に示す様に、ソース（Ｓ）・ドレイ
ン（Ｄ）領域、特にＮチャネルの両端に、Ｐ型基板より
高濃度のＰ型不純物拡散層２を設けることで、内部リー
ク電流を防止している。この内部リーク電流は、第５図
（ａ）の平面図で示される経路が考えられ、同図の点線
７の様に、ソース・ドレイン領域Ｓ・Ｄの外で、第５図
（ａ）のＡ−Ａ断面図の同図（ｂ）に示すように、放射
線により発生した電荷のため反転層を形成した厚いフィ
ールド酸化膜８の下を通してソースＳ・ドレインＤ間に
不要なリーク電流がながれ、特性劣化をまねく。
上述した高い耐放射線性を有する半導体装置の素子内
リーク電流防止用拡散層は、拡散層不純物濃度が高い
程、リーク電流減少効力は大きい。しかしながら、不純
物濃度を上げることで、この拡散層と隣接しているソー
ス・ドレイン領域間の耐圧を低下させてしまうという欠
点がある。
リーク電流防止用拡散層は、拡散層不純物濃度が高い
程、リーク電流減少効力は大きい。しかしながら、不純
物濃度を上げることで、この拡散層と隣接しているソー
ス・ドレイン領域間の耐圧を低下させてしまうという欠
点がある。
本発明の高い耐放射線性を有する半導体装置は、チャ
ネル領域の幅方向の両端にある素子内リーク防止用拡散
層の上を横切るゲート電極の部分を、チャネル領域上に
ある部分より太くし、リーク防止用拡散層近傍のソース
・ドレイン領域を従来のものより離している。これによ
り耐圧が向上するが、主要となるゲート部分のチャネル
長には変化がないので、従来のものと比較しても他の電
気的特性には影響がない。
ネル領域の幅方向の両端にある素子内リーク防止用拡散
層の上を横切るゲート電極の部分を、チャネル領域上に
ある部分より太くし、リーク防止用拡散層近傍のソース
・ドレイン領域を従来のものより離している。これによ
り耐圧が向上するが、主要となるゲート部分のチャネル
長には変化がないので、従来のものと比較しても他の電
気的特性には影響がない。
つぎに本発明を図面を参照して説明する。
第１図は本発明の一実施例の部分平面図、第２図
（ａ），（ｂ）はそれぞれ第１図のＡ−Ａ線およびＢ−
Ｂ線断面図である。第１図および第２図において、一導
電型、例えばＰ型の基板１の上面側に、反対導電型、例
えばＮ型の不純物拡散によりソース領域Ｓとドレイン領
域Ｄとが、チャネル領域を間にはさんで形成されてい
る。また、チャネル領域の幅方向（ソース・ドレイン間
方向と垂直方向）の両端には、基板１と同じ導電型のＰ
型のより高濃度のリーク電流防止用不純物拡散層2,2か
形成されており、チャネル領域上にはゲート電極４がゲ
ート絶縁膜３を介して形成されている。ところで、ゲー
ト電極４はリーク電流防止用のＰ型拡散層２の上まで延
長されているが、この延長部分は、Ｐ型拡散層２上に入
る前にゲート長方向の寸法が両側に拡げられ、拡がった
寸法でＰ型拡散層２上を横切っている。
（ａ），（ｂ）はそれぞれ第１図のＡ−Ａ線およびＢ−
Ｂ線断面図である。第１図および第２図において、一導
電型、例えばＰ型の基板１の上面側に、反対導電型、例
えばＮ型の不純物拡散によりソース領域Ｓとドレイン領
域Ｄとが、チャネル領域を間にはさんで形成されてい
る。また、チャネル領域の幅方向（ソース・ドレイン間
方向と垂直方向）の両端には、基板１と同じ導電型のＰ
型のより高濃度のリーク電流防止用不純物拡散層2,2か
形成されており、チャネル領域上にはゲート電極４がゲ
ート絶縁膜３を介して形成されている。ところで、ゲー
ト電極４はリーク電流防止用のＰ型拡散層２の上まで延
長されているが、この延長部分は、Ｐ型拡散層２上に入
る前にゲート長方向の寸法が両側に拡げられ、拡がった
寸法でＰ型拡散層２上を横切っている。
一般のＮチャネルトランジスタの場合、チャネル長を
３μｍ程度とすると、12V程度の耐圧となるが、同じチ
ャネル長の高耐放射線性素子では9V程度と低くなってし
まう。本実施例のように、ゲート電極を両端部で太くす
ると、ソース・ドレイン間の距離を離すことができ、リ
ーク防止用Ｐ型拡散層と、ソースないしドレインとの接
合にかかる電界が小さくなり、結果として従来の電気的
特性をそのまま保持して耐圧特性のみ向上させることが
できる。また、耐圧を従来どおりとすればそれだけリー
ク電流防止用のＰ型拡散層の不純物濃度を高濃度にする
ことができ、電離放射線による反転層を抑さえ、リーク
電流減少効果を一層上げることができる。
３μｍ程度とすると、12V程度の耐圧となるが、同じチ
ャネル長の高耐放射線性素子では9V程度と低くなってし
まう。本実施例のように、ゲート電極を両端部で太くす
ると、ソース・ドレイン間の距離を離すことができ、リ
ーク防止用Ｐ型拡散層と、ソースないしドレインとの接
合にかかる電界が小さくなり、結果として従来の電気的
特性をそのまま保持して耐圧特性のみ向上させることが
できる。また、耐圧を従来どおりとすればそれだけリー
ク電流防止用のＰ型拡散層の不純物濃度を高濃度にする
ことができ、電離放射線による反転層を抑さえ、リーク
電流減少効果を一層上げることができる。
第３図は本発明の他の実施例の部分平面図である。本
例では、第１図の実施例におけるゲート電極の細い部分
から太い部分に拡がった箇所および太く拡がることから
そのままの寸法に移行する箇所に角が立っていたのに対
し、この角を丸めて曲線にしている。これはゲート電圧
が印加された場合、角の部分に電解集中が起き、破壊の
原因になり兼ねないのでこの角をなくすことにより静電
破壊に対する耐性が一層向上される効果がある。
例では、第１図の実施例におけるゲート電極の細い部分
から太い部分に拡がった箇所および太く拡がることから
そのままの寸法に移行する箇所に角が立っていたのに対
し、この角を丸めて曲線にしている。これはゲート電圧
が印加された場合、角の部分に電解集中が起き、破壊の
原因になり兼ねないのでこの角をなくすことにより静電
破壊に対する耐性が一層向上される効果がある。
以上説明したように本発明は、高い耐放射線性を有し
た半導体装置のゲート電極の形状を改良することで、従
来のものよりもソース・ドレイン間の耐圧を改善でき
る。また、他の電気的諸特性にはほとんど影響を与えな
いので設計の自由度，装置の信頼性の向上が期待でき
る。
た半導体装置のゲート電極の形状を改良することで、従
来のものよりもソース・ドレイン間の耐圧を改善でき
る。また、他の電気的諸特性にはほとんど影響を与えな
いので設計の自由度，装置の信頼性の向上が期待でき
る。
第１図は本発明の一実施例の部分平面図、第２図
（ａ），（ｂ）はそれぞれ第１図のＡ−Ａ線およびＢ−
Ｂ線断面図、第３図は本発明の他の実施例の部分平面
図、第４図は従来の半導体装置の部分平面図、第５図
（ａ）はMOS形半導体装置のソース・ドレイン間リーク
電流を説明するための部分平面図、同図（ｂ）は同図
（ａ）のＡ−Ａ線断面図である。 １……Ｐ型基板、２……リーク電流防止用Ｐ型高濃度不
純物拡散層、3,4,5……ゲート電極、７……リーク電流
径路、８……フィールド酸化膜、Ｓ……ソース、Ｄ……
ドレイン。
（ａ），（ｂ）はそれぞれ第１図のＡ−Ａ線およびＢ−
Ｂ線断面図、第３図は本発明の他の実施例の部分平面
図、第４図は従来の半導体装置の部分平面図、第５図
（ａ）はMOS形半導体装置のソース・ドレイン間リーク
電流を説明するための部分平面図、同図（ｂ）は同図
（ａ）のＡ−Ａ線断面図である。 １……Ｐ型基板、２……リーク電流防止用Ｐ型高濃度不
純物拡散層、3,4,5……ゲート電極、７……リーク電流
径路、８……フィールド酸化膜、Ｓ……ソース、Ｄ……
ドレイン。
Claims (1)
- 【請求項１】一導電型の半導体基板の一主面側にチャネ
ル領域を間にはさんで反対導電型のソースとドレイン領
域が形成され、前記チャネル領域の幅方向の両端に前記
基板より高濃度の一導電型の不純物拡散層が形成され、
さらに、前記不純物拡散層の一部分およびチャネル領域
上にゲート絶縁膜を介してゲート電極が形成されたMOS
形半導体装置において、前記ゲート電極の前記拡散層上
にある部分のチャネル長方向の寸法がチャネル領域上に
ある部分の寸法より大であることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055453A JP2973450B2 (ja) | 1990-03-06 | 1990-03-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055453A JP2973450B2 (ja) | 1990-03-06 | 1990-03-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03256363A JPH03256363A (ja) | 1991-11-15 |
| JP2973450B2 true JP2973450B2 (ja) | 1999-11-08 |
Family
ID=12999026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2055453A Expired - Lifetime JP2973450B2 (ja) | 1990-03-06 | 1990-03-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973450B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5723985A (en) * | 1995-11-21 | 1998-03-03 | Information Storage Devices, Inc. | Clocked high voltage switch |
-
1990
- 1990-03-06 JP JP2055453A patent/JP2973450B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03256363A (ja) | 1991-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307237B1 (en) | L-and U-gate devices for SOI/SOS applications | |
| JPH05259454A (ja) | 改良されたブレークダウン電圧特性を有する半導体装置 | |
| KR950034767A (ko) | Mis형 반도체장치 | |
| JP2001044431A (ja) | 半導体装置 | |
| JP2800702B2 (ja) | 半導体装置 | |
| US7002210B2 (en) | Semiconductor device including a high-breakdown voltage MOS transistor | |
| JPH04107867A (ja) | 半導体装置 | |
| JP2973450B2 (ja) | 半導体装置 | |
| JP2825038B2 (ja) | 半導体装置 | |
| JP2608976B2 (ja) | 半導体装置 | |
| JPS6123669B2 (ja) | ||
| JPH06349852A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JPS6164165A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| EP0109692A1 (en) | Semiconductor device for a MOSFET | |
| JP3137840B2 (ja) | 半導体装置 | |
| JP2624373B2 (ja) | 半導体装置 | |
| JPH0997844A (ja) | 半導体集積回路装置 | |
| JP3074064B2 (ja) | 横型ｍｏｓ電界効果トランジスタ | |
| JP4577948B2 (ja) | オフセットゲート型電界効果トランジスタ | |
| JP3074065B2 (ja) | 横型ｍｏｓ電界効果トランジスタ | |
| JP2785792B2 (ja) | 電力用半導体素子 | |
| JPH0462875A (ja) | 半導体装置 | |
| JP2608977B2 (ja) | 半導体装置 | |
| JP3118893B2 (ja) | 縦型ｍｏｓトランジスタ | |
| JPS6355976A (ja) | 電界効果半導体装置 |