NL8202686A - Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze. - Google Patents

Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze. Download PDF

Info

Publication number
NL8202686A
NL8202686A NL8202686A NL8202686A NL8202686A NL 8202686 A NL8202686 A NL 8202686A NL 8202686 A NL8202686 A NL 8202686A NL 8202686 A NL8202686 A NL 8202686A NL 8202686 A NL8202686 A NL 8202686A
Authority
NL
Netherlands
Prior art keywords
layer
oxidation
parts
silicon
silicon layer
Prior art date
Application number
NL8202686A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8202686A priority Critical patent/NL8202686A/nl
Priority to DE8383200968T priority patent/DE3366266D1/de
Priority to EP83200968A priority patent/EP0098652B1/en
Priority to CA000431567A priority patent/CA1206625A/en
Priority to JP58120420A priority patent/JPS5922366A/ja
Publication of NL8202686A publication Critical patent/NL8202686A/nl
Priority to US06/648,603 priority patent/US4545110A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

. » * PHN 10397 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.
"Werkwijze ter vervaardiging van een veldeffektinrichting met geïsoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze".
De uitvinding heeft betrekking op een werkwijze ter vervaardiging van een veldeffektinrichting roet geïsoleerde stuurelektrode, waarbij op een oppervlak van een halfgeleidergebied van een eerste geleidingstype althans ter plaatse van de te vormen stuurelektrode een elektrisch isole-5 rende laag, en daarop een eerste siliciumlaag wordt aangebracht, waarna uit de eerste siliciumlaag door etsen een stuurelektrode wordt gevormd en aan weerszijden daarvan verlengingsdelen van aan- en afvoerzones van het tweede, tegengestelde geleidingstype worden aangebracht door implantatie van ionen met een zodanige energie dat ter plaatse van de stuurelek-10 trode de ionen niet in het halfgeleidergebied doordringen, en op een langs zelfregis trerende weg bepaalde afstand van de stuurelektrode hoog gedoteerde contactdelen van de aan- en afvoerzones warden gevormd.
De uitvinding heeft voorts betrekking cp een veldeffektinrichting vervaardigd volgens de werkwijze.
15 Een werkwijze zoals hierboven beschreven is bekend uit de."Pro ceedings van de International Electronic Device Meeting (IEDM) 1981, paper 28.3 van Ogura et al., "Elimination of hot electron gate current by the lightly doped drain-source structure", p.651-654.
Bij‘ veldeffektinrichtingen zoals bijvoorbeeld een veldeffékt- / 20 transistor met geïsoleerde stuurelektrode (IGEET) is het in sommige gevallen gewenst, dat althans de afvoerzone in de onmiddellijke nabijheid van de stuurelektrode een lager gedoteerd verlengingsdeel bevat, terwijl het overige gedeelte van de afvoerzone gevormd wordt door een hoger gedoteerd contactdeel, dat op geringe afstand van de stuurelektrode is gelegen.
25 Hierdoor wordt de doorslagspanning van de afvoer- pn-overgang verhoogd, en wordt injectie van hete ladingsdragers in het poortdiëlectricum, met als gevolg degradatie van de karakteristieken, vermeden. Dit is van bijzonder belang in veldeffektinrichtingen met zeer kleine kanaallengte, waar de invloed van injectie van hete ladingsdragers in het poortdiëlectricum 30 op de karakteristieken relatief het grootst is.
Het aanbrengen van dergelijke verlengingsdelen van de aan- en/of afvoerzones stuit echter juist bij zeer kleine afmetingen op technologische moeilijkheden. Het vormen van aan- en afvoerzoneverlengingsdelen 8202686 ι 3 EHN 10397 2 met een afmeting van 1^um of minder tussen de stuurelektrode en het hoog-gedoteerde contactdeel is met behulp van maskerings technieken, wegens de daarbij vereiste uitrichttolerantie, niet of zeer moeilijk op reproduceerbare wijze te realiseren.
5 In de genoemde publicatie in IEDM 1981 is een werkwijze voor het vervaardigen van een veldeffekttransistor met geïsoleerde stuurelektrode beschreven waarbij , na het definiëren van de uit polykristallijn silicium bestaande stuurelektrode, onder toepassing van de stuurelektrode als masker laaggedoteerde aan- en afvoerzoneverlengingsdelen geïmplanteerd wor-10 den. Daarna wordt qp het gehele oppervlak met inbegrip van de stuurelektrode langs pyrolithische weg een laag siliciumoxyde aangebracht. Door middel van plasma-etsen (KEE) wordt vervolgens dit siliciumoxyde overal verwijderd behalve qp de zijkanten van de stuurelektrode. Onder toepassing van de op de zijkant van de stuurelektrode achtergebleven siliciumr 15 oxydedelen als masker worden vervolgens de hoger gedoteerde contactdelen van de aan- en afvoerzones aangebracht tot qp een grotere diepte dan de laaggedoteerde verlengingsdelen, zodat de uiteindelijke afmeting van deze laaggedoteerde delen in de richting van aan- naar afvoerzone bepaald wordt door de breedte van de genoemde siliciumoxydedelen.
20 Deze bekende werkwijze heeft enkele belangrijke nadelen. Zo is bijvoorbeeld de breedte van de qp de zijkant van de stuurelektrode achterblijvende siliciumoxydedelen slecht reproduceerbaar. Ook is het plasma-etsen van het pyrolithisch aangehrachte oxyde niet selectief ten opzichte van het daaronder gelegen poortoxyde zodat het etsproces moeilijk contrcr 25 leerbaar is.
De uitvinding beoogt onder meer, een werkwijze aan te geven waarbij langs zelfregistrerende weg in de onmiddellijke nabijheid van de stuurelektrode aan- en afvoerzoneverlengingsdelen met goed reproduceerbare, zeer kleine afmetingen kunnen worden verkregen. Daarbij kan de werkwijze 30 tevens een zogenoemde begraven stuureléktrodestruktuur verschaffen net een homogeen poortdiëlectricum van bijvoorbeeld uitsluitend siliciumoxyde.
De uitvinding berust onder meer qp het inzicht, dat het beoogde doel bereikt kan worden door toepassing van een hulplaag van silicium in combinatie met een oxydatieproces.
35 Een werkwijze van de in de aanhef beschreven soort is volgens de uitvinding daardoor gekenmerkt, dat op de eerste siliciumlaag tenminste een eerste oxydatieverhinderende laag en daarop een tweede siliciumlaag worden aangebracht, dat vervolgens een deel van de tweede siliciumlaag 8202686
'* J
PHN 10397 3 wordt verwijderd, waarbij de randen van het overblijvende deel van deze laag nagenoeg samenvallen met de randen van de aan te brengen stuurelek-trode, dat daarna althans de randdelen van de tweede siliciumlaag in een eerste oxydatiestap thermisch geoxideerd worden, waarna de onbedekte delen 5 van de eerste oxydatieverhinderende laag selectief worden weggeëtst, dat vervolgens de geoxideerde randdelen worden weggeëtst en het vrijliggende siliciumoppervlak in een tweede oxidatiestap thermisch wordt geoxideerd, dat daarna de vrij liggende delen van de eerste oxydatieverhinderende. laag worden weggeëtst, en vervolgens de zo vrij gelegde delen van de eerste si-10 liciumlaag tenminste tot qp de isolerende laag worden weggeëtst, dat via de zo verkregen openingen in de eerste siliciumlaag de verlengingsdelen van de aan- en afvoerzones worden geïmplanteerd, vervolgens de vrij liggende oxydelagen worden weggeëtst, en tijdens een derde oxidaties tap het zo vrijgelegde silicium van een thermische oxydelaag wordt voorzien.
15 Door toepassing van de werkwijze volgens de uitvinding worden aan- en afvoerzoneverlengingsdelen met nauwkeurig bepaalde en regelbare afmetingen verkregen. Daarbij is een belangrijk punt, dat het etsen van de siliciumlaag zeer selectief is ten opzichte van het eronder gelegen poortdiëlectricum (de isolerende laag), en daardoor zeer goed controleer-20 baar is.
Ook kan, zoals reeds vermeld, door toepassing van de werkwijze volgens de uitvinding een begraven stuurelektrodes truktuur worden verkregen waarbij het poortdiëlectricum uit een isolerende laag van homogene samenstelling, bij voorkeur uit siliciumoxyde, bestaat. Dit in tegenstel-25 ling tot de meeste bekende technieken voor het verkrijgen van begraven stuurelektrodestrukturen, waarbij meestal het poortdiëlectricum uit op elkaar gelegen lagen van siliciumoxyde en siliciumnitride bestaat, hetgeen tot instabiliteiten en etsproblemen kan leiden.
Volgens een eerste voorkeursuitvoering wordt de tweede silicium-30 laag verwijderd ter plaatse van de te vormen stuurelektrode. Bij deze voorkeursuitvoering kunnen de hooggedoteerde delen van de aan- en afvoerzones worden gevormd door na de derde oxydatiestap de resterende delen van ten minste de eerste oxydatieverhinderende laag, en desgewenst tevens de daaronder liggende delen van de eerste siliciumlaag te verwijderen en 35 daaronder, aansluitend aan de aan- en afvoerzoneverlengingsdelen, de hooggedoteerde contactdelen van de aan- en afvoerzones te vormen, bij voorkeur door ionenimplantatie.
Volgens een tweede voorkeursuitvoering wordt, bij het verwijderen 8202686
* V
PHN 10397 4 van een deel van de tweede siliciumlaag, er voor gezorgd dat het deel ter plaatse van de te vormen stuurelektrode overblijft. Bij deze voorkeursuitvoering worden net voordeel na het wegetsen van de eerste oxydatieverhin-derende laag, en vóór het wegetsen van de geoxideerde randdelen, de hoog-5 gedoteerde contactdelen van de aan- en afvoerzones door de eerste sili-ciumlaag heen in het halfgeleidergebied van het eerste geleidingstype ge-implanteerd.
De isolerende laag kan over het gehele oppervlak worden aangebracht, doch wordt vaak bij voorkeur praktisch slechts ter plaatse van de 10 te vormen stuurelektrode aangebracht.
Volgens een verdere belangrijke voorkeursuitvoering wordt de tweede siliciumlaag bedekt net een tweede oxydatieverhinderende laag, waarbij, alvorens een deel van de tweede siliciumlaag te verwijderen, het hierop gelegen deel van de tweede oxydatieverhinderende laag wordt 15 verwijderd. Daarbij bestaan de eerste en tweede oxydatieverhinderende laag beide bij voorkeur uit hetzelfde materiaal, dat met voordeel siliciumni-tride bevat.
De uitvinding zal nader worden toegelicht aan de hand van enkele uitvoeringsvoorbeelden en de tekening, waarin 20 Figuur 1 t/m 7 schematisch in dwarsdoorsnede opeenvolgende sta dia van een eerste voorkeursuitvoering van de werkwijze volgens de uitvinding tonen,
Figuur 8 t/m 11 een variant qp de werkwijze volgens Figuur 1 t/m 7 tonen.
25 Figuur 12 t/m 17 schematisch in dwarsdoorsnede een andere voor keursuitvoering van de werkwijze volgens de uitvinding in opeenvolgende stadia weergeven,
Figuur 18 t/m 22 een verdere variant qp de werkwijze van Fig.
1 t/m 7 tonen en 30 Figuur 23 t/m 27 een variant op de werkwijze volgens Fig. 12 t/m 17 weergeven.
De figuren zijn zuiver schematisch en niet qp schaal getekend.
Dit geldt in het bijzonder voor de afmetingen in de dikterichting. Overeenkomstige delen zijn als regel met dezelfde verwijzingscijfers aange-35 duid. Halfgeleidergebieden met hetzelfde geleidingstype zijn als regel in dezelfde richting gearceerd.
De Figuren 1 t/m 7 tonen schematisch in dwarsdoorsnede opeenvolgende stadia van een eerste voorkeursuitvoering van de werkwijze vol- 8202686 EHN 10397 5 è » gens de uitvinding. Zoals in Figuur 1 is aangegeven, worden eerst qp een oppervlak 2 van een halfgeleidergebied 1 van een eerste geleidingstype, in dit voorbeeld een p-type siliciumgebied met een soortelijke weerstand van ongeveer 10 Ohm cm, bijvoorbeeld door thermische oxydatie, een elek-5 trisch isolerende laag 3 van siliciumoxyde aangebracht, waarcp een eerste siliciumlaag 4 vordt neergeslagen. In dit voorbeeld wordt de laag 4 in de vorm van een sterk n-type gedoteerde polykristallijne siliciumlaag vanuit de gasphase door thermische decompositie van een siliciumverbinding zoals SiH^ onder toevoeging van een doteringsstof, bijvoorbeeld fosfor in 10 de vorm van PH^, volgens algemeen bekende technieken neergeslagen. De dikte van de laag 3 bedraagt Q,05^um , die van de laag 4 bedraag 0,5^um. Zoals hierna in detail zal worden beschreven, zal uit de genoemde eerste siliciumlaag 4 door etsen een stuurelektrcde (Fig.5) worden gevormd, aan weerszijden waarvan door ionenimplantatie n-type aan- en afvoerzonever-15 lengingsdelen 12 en 13, en op een langs zelfregistrerende weg bepaalde afstand van de stuurelektrode hooggedoteerde n-type contactdelen (15,16) van de aan- en afvoerzones worden gevormd (zie Fig. 7).
Volgens de uitvinding wordt daartoe op de eerste siliciumlaag 4 een eerste oxydatieverhinderende laag 5 en daarop een tweede siliciumlaag 20 6 aangebracht. Daarop wordt, in dit voorbeeld, nog een tweede oxydatie-verhinderende laag 7 aangebracht, zie Figuur 1. Daarbij bestaan in dit voorbeeld de oxydatieverhinderende lagen 5 en 7 beide uit siliciumnitride, terwijl de laag 6 een, al dan niet gedoteerde , polykristallijne siliciumlaag kan zijn en op analoge wijze als de laag 4 kan worden aangebracht.
25 De dikten van de lagen 5,6 en 7 bedragen respectievelijk 0,1^/um, 0,3^um en 0,2^um. In dit voorbeeld worden alle genoemde lagen over het gehele oppervlak aangebracht.
Vervolgens worden (zie Figuur 2) een deel van de tweede oxydatieverhinderende laag 7 en het daaronder gelegen deel van de tweede silicium-30 laag 6 door etsen verwijderd. Daarbij vallen de randen van de overblijvende delen van de lagen 6 en 7 ongeveer samen met de randen van de later te vormen stuurelektrode. Voor het selectief etsen van siliciumnitride kan met voordeel heet fosforzuur, voor het selectief etsen van polykristallijn silicium een oplossing van 20 gew.% KOH in water worden gebruikt.
35 Daarna worden de randdelen van de tweede siliciumlaag 6 in een eerste oxydatiestap bij 1000¾ gedurende 3 uur in waterdamp thermisch ge-oxydeerd, waarbij (zie Figuur 2) de geoxydeerde randdelen 8 net een breedte van ca. 0,7^,um ontstaan. Daarna worden zonder etsmasker de onbedekte 8202686 EHN 10397 6 i ί delen van de eerste siliciumnitridelaag 5 geheel, en de tweede silicium-nitrldelaag 7 (wegens zijn grotere dikte) slechts over een deel van zijn dikte weggeëtst, en worden vervolgens de geoxideerde randdelen 8 wegge-etst. Zo ontstaat de situatie die in Figuur 3 is weergegeven.
5 Tijdens een tweede oxydatiestap bij 850°C gedurende 90 minuten in waterdamp wordt het nu vrij liggende siliciumoppervlak thermisch geoxideerd. Hierbij wordt de oxydelaag 9 gevormd, terwijl ook de randdelen van de siliciumlaag 6 licht geoxideerd worden waarbij de oxydelaagjes 10 ontstaan, zie Figuur 4.
10 Vervolgens worden de tweede siliciumnitridelaag 7 en de vrij- liggende delen van de eerste siliciumnitridelaag 5 geheel weggeëtst, waarna de siliciumlaag 6 geheel, en de vrij liggende delen van de eerste siliciumlaag 4 tot op de oxidelaag 3 worden weggeëtst, bijvoorbeeld in een CCl^-chloor plasma bij een frequentie van bijvoorbeeld 13,56 MHz, 15 een druk van 9,3 Pa en een vermogen van 300 W. Daarbij ontstaan de stuur- elektrode 4A en de openingen 11, zie Figuur 5.
Via de openingen 11 worden nu door implantatie van fosforionen de laaggedoteerde verlengingsdelen 12 en 13 van de aan- en afvoerzones gevormd, zie Figuur 5. De energie van de geïmplanteerde ionen is daarbij 20 zodanig, dat ter plaatse van de stuurelektrode 4A, en ook van de lagen 4 en 5, de ionen niet in het halfgeleidergebied 1 doordringen. In dit voor- 13 2 beeld bedroeg de energie 100 KéV en de dosis 10 ionen per cm en de dikte van de gebieden 12 en 13 0,25^um, terwijl de Implantatie door de poortoxydelaag 3 heen werd uitgevoerd. Men kan echter desgewenst binnen 25 de openingen 11 de oxydelaag 3 verwijderen alvorens de implantatie uit te voeren.
Dan worden alle vrij liggende oxydelagen door etsen verwijderd, waarna tijdens een derde oxydatiestap bij 850^C gedurende 300 min. in waterdamp het zo vrij gelegde silicium van een thermische oxydelaag 14 30 wordt voorzien, zie Figuur 6.
De hooggedoteerde contactdelen 15 en 16 (zie Figuur 7) van de aan- en afvoerzones worden in dit voorbeeld aangebracht door eerst de lagen 5 en 4, en desgewenst ook de laag 3 door etsen te verwijderen, en vervolgens de gebieden 15 en 16 te implanteren met fosforionen, waarbij 35 de oxydelaag 14 tegen deze implantatie maskeert, bijvoorbeeld bij een 15 2 energie van 25 Kev en een dosis van 5x10 ionen/cm . Ook kunnen de gebieden 15 en 16 desgewenst door diffusie worden verkregen.
Het contacteren van de gebieden 15 en 16 en van de stuurelektrode 4A
8202686 PHN 10397 7 i « kan op de gebruikelijke wijze door etsen van contactvensters en metalliseren worden uitgevoerd. Dit is in de figuren niet nader aangegeven. De aan- ai afvoerzonedelen 15 en 16 kunnen in een geïntegreerde schakeling aansluiten op geleidende halfgeleiderbanen en behoeven in dat geval niet 5 via contactvensters te worden gecontacteerd. De stuurelektrode kan deel uitmaken van een patroon van polykristallijne silicium interconnecties.
De afstand van de hooggedoteerde contactdelen 15 en 16 tot de stuurelektrode 4A, met andere woorden de afmeting, gezien in de richting van aan- naar afvoerzone, van de laaggedoteerde verlengingsdelen 12 en 13 10 is bij de werkwijze volgens de uitvinding dus geheel langs zelf registrerende weg bepaald, vastgelegd als zij is door de eerder geoxydeerde rand-delen 8. De afmeting van de delen 12 en 13 kan zeer klein (<1 ^um) zijn.
Tevens wordt een begraven stuurelektrode 4A, geheel door isolerend materiaal cmgeven, verkregen met een poortdiëlectricum 3 dat geheel uit sili-15 ciumoxyde bestaat.
Een variant van deze voorkeursuitvoering wordt thans beschreven aan de hand van de figuren 8 t/m 11, waarin de verwijzingscijfers met die van Fig. 1 t/m 7 overeenstemmen. Daarbij kont Figuur 8 overeen met het stadium van Figuur 4, met dit verschil, dat de isolerende laag 3, het 20 poortdiëlectricum, hier praktisch slechts ter plaatse van de te vormen stuurelektrode werd aangebracht. Verder bestaan de lagen 3,4,5,6 en 7 alsmede het gebied 1 uit dezelfde materialen als in het voorafgaande voorbeeld, en hebben de lagen ook dezelfde dikte.
Figuur 9 komt overeen met het stadium van Figuur 5. Ook hier 25 werden de openingen 11 tot op de isolerende laag 3 geëtst, en werd de » fosforimplantatie ter vorming van de laaggedoteerde aan- en afvoerzone-verlengingsdelen 12 en 13 door de isolerende laag 3, voor zover binnen de openingen 11 aanwezig, heen uitgevoerd.
De stadia van Figuur 10 en 11 stemmen overeen met die van Fi-30 guur 6 en 7. In dit geval werden echter de hooggedoteerde aan- en afvoer-contactgebieden 15 en 16 op enigszins andere wijze, namelijk in en door de eerste siliciumlaag 4, aangebracht. De daardoor sterk n-type gedoteerde delen van de laag 4 behoren eveneens tot de hooggedoteerde contactdelen van de aan- en afvoerzones.
35 In de beide voorafgaande voorbeelden werden de tweede oxydatie- verhinderende siliciumnitridelaag 7 en het daaronder liggende deel van de tweede siliciumlaag 6 verwijderd ter plaatse van de te vormen stuurelektrode 4A. Complementair daaraan is de volgende, aan de hand van de figuren 3202686 i "ϊ FHN 10397 8 12 t/m 17 geïllustreerde voorkeursuitvoering.
Evenals in de vorige voorbeelden wordt qp een halfgeleidergebied 1 van p-type silicium een isolerende laag 3, het poortdiëlectricum, en daarop achtereenvolgens een eerste siliciumlaag 4, een eerste oxydatie-5 verhinderende laag 5, een tweede siliciumlaag 6 en een tweede oxydatie-verhinderende laag 7 aangebracht. De lagen kunnen dezelfde samenstelling, dikte en dotering hebben als in de voorafgaande voorbeelden. De isolerende laag 3 is, evenals in het voorbeeld volgens Fig. 8 t/m 11, praktisch slechts ter plaatse van de te vormen stuurelektrode aangebracht.
10 In tegenstelling tot de voorafgaande voorbeelden warden nu echter de lagen 7 en 6 niet ter plaatse van de te vormen stuurelektrode verwijderd, maar blijven zij juist ter plaatse van de stuurelektrode staan. De randen van de overblijvende delen van de lagen 6 en 7 vallen ook in dit geval nagenoeg samen met die van de later te vormen s tuur elektrode. Daar-15 na worden de randdelen 8 van de laag 6 geoxydeerd, en vervolgens worden de onbedekte delen van de siliciumnitridelaag 5 geheel weggeëtst waarbij wegens zijn grotere dikte, de siliciumnitridelaag 7 slechts ten dele wordt verwijderd. Vervolgens worden de hooggedoteerde contactdelen'15 en 16 van de aan- en afvoerzones door de eerste siliciumlaag 4 (en de l^g 3) heen 20 geïmplanteerd door middel van een implantatie van fosfor ionen, die door de lagen 5,6,8 en 7 worden gemaskeerd. Zo ontstaat de struktuur volgens Figuur 13.
Na selectief wegetsen van de geoxydeerde randdelen 8 wordt de struktuur volgens Figuur 14 verkregen. Dan worden, tijdens een tweede 25 oxydatiestap, de oxydelagen 9 en 10 gevormd, zie Figuur 15. Na eerst de siliciumnitridelagen 5 en 7 en daarna de tweede- siliciumlaag 6 en de blootliggende delen van de eerste siliciumlaag 4 tot op de isolerende laag 3 selectief weg te etsen ontstaan (zie Figuur 16) de openingen 11. Door implantatie van fosforionen worden vervolgens de laaggedoteerde aan-30 en afvoerzoneverlengingsdelen 12 en 13 gevormd. Na selectief wegetsen van de oxydelagen 3,9 en 10 wordt een derde oxydatiestap uitgevoerd, waarbij de oxydelaag 14 ontstaat. In dit geval is de stuurelektrode 4A niet geheel door oxyde omgeven,doch aan de bovenzijde door de siliciumnitridelaag 5 bedekt. Wanneer echter deze laag 5 vóór het vormen van de oxydelaag 14 35 wordt weggeëtst, wordt een begraven stuurelektrodestruktuur .analoog aan die van Figuur 7 en 11 verkregen.
De aan- en afvoerzones kunnen weer op gebruikelijke wijze door het etsen van contactvensters en metalliseren worden gecontacteerd.
8202686 ^ ί ΡΗΝ 10397 9
De aanwezigheid van een tweede oxydatieverhinderende laag 7 is niet steeds vereist. Zo kan de werkwijze volgens Figuur 1 t/m 7 worden uitgevoerd in afwezigheid van de laag 7. Zie ter illustratie de figuren 18 t/m 22, die overeenkomen met respectievelijk de figuren 1 t/m 5 voor het 5 geval dat de laag 7 achterwege wordt gelaten. In dat geval worden (zie Figuur 19) tijdens de eerste oxydatiestap de randdelen van de tweede siliciumlaag 6 geheel in oxyde 8, en de overige delen van de laag 6 over slechts een deel van hun dikte in oxyde 8A omgezet. Wanneer het overgebleven deel van de siliciumlaag 6 voldoende dun is, wordt het na het weg-10 etsen van het oxyde (8, 8A) overgebleven deel van de siliciumlaag 6 tijdens de tweede oxydatiestap geheel in oxyde 10 omgezet (zie Figuur 21).
Na etsen van de openingen 11 wordt de werkwijze als in Fig, 6 en 7 beëindigd. Op analoge wijze kan de werkwijze volgens Figuur 12 t/m 17 zonder de laag 7 worden uitgevoerd. Zie de figuren 23 t/m 27, die overeenkomen 15 met respectievelijk de figuren 12 t/m 17 in afwezigheid van de laag 7. Ook hier wordt tijdens de eerste oxydatiestap (zie Figuur 24) buiten de randdelen 8 ook een deel 8A van de rest van de laag 6 in oxyde omgezet. Als het resterende deel van de laag 6 voldoende dun is, wordt dit tijdens de tweede oxydatiestap geheel geoxydeerd (Figuur 26). Na etsen van de ope-20 ningen 11 wordt de werkwijze met de stappen van Figuur 16 en 17 beëindigd.
Wanneer geen tweede oxydatieverhinderende laag 7 wordt gebruikt, neet de eerste oxydatiestap nauwkeurig worden gecontroleerd, omdat de siliciumlaag 6 buiten de randdelen 8 slechts over een bepaald deel van 25 zijn dikte mag warden geoxydeerd. Daarom kan toepassing van een tweede oxydatieverhinderende laag 7 soms van voordeel zijn.
Wanneer de tweede siliciumlaag 6 voldoende dun is, bijvoorbeeld dunner dan 50 nm is, kan in het voorbeeld van Fig. 1 t/m 7 de silicium-nitridelaag 7 even dik, of dunner zijn dan de siliciumnitridelaag 5. De 30 laag 7 is dan in het stadium van Figuur 3 geheel weggeëtst, en tijdens de tweede oxydatiestap. (Figuur 4) wordt de dunne siliciumlaag 6 geheel geoxydeerd. De verdere afwerking kan met dezelfde stappen als in Figuur 5 t/m 7 geschieden. Dezelfde variant kan natuurlijk worden toegepast op het voorbeeld van Figuur 12 t/m 17.
35 Het zal duidelijk zijn dat binnen het kader Van de uitvinding nog vele andere varianten mogelijk zijn. Zo kan het halfgeleidergebied 1 uit een ander halfgeleidermateriaal dan silicium bestaan. Ook kunnen de oxydatieverhinderende lagen 5 en 7 in plaats van uit siliciumnitride uit 8202686 FHN 10397 10
* "V
siliciumoxynitride of een ander oxydatieverhinderend materiaal bestaan.
De lagen 5 en 7 behoeven zelfs niet uit hetzelfde materiaal te bestaan (ofschoon het aantal etsstappen daardoor zou toenemen). De dikten van de lagen 4,5,6 en 7 kunnen door de vakman voor elke toepassing geschikt ge- 5 kozen worden. Ook kan het poortdiëlectricum 3 desgewenst uit een ander materiaal dan siliciumoxyde bestaan.
Wanneer een extra masker wordt gebruikt, kan voor het vormen van het gebied 12 een andere implantatiedosis worden gebruikt dan voor de vorming van het gebied 13. Dit is van belang wanneer men bijvoorbeeld 10 alleen de afvoerzone, doch niet de aanvoerzone wil voorzien van een relatief laaggedoteerd verlengingsdeel 13. Het verlengingsdeel 12 kan dan hoger gedoteerd en/of dikker dan het gebied 13 worden uitgevoerd. De toepassing van een extra masker is echter alleen bij wat grotere afmetingen mogelijk.
15 Ofschoon bij de gegeven uitvoeringsvoorbeelden n-kanaal MDS- transistors van het verrijkingstype werden gerealiseerd, kunnen door omkering van alle geleidingstypen en met implantatie van acceptorionen, bijvoorbeeld boorionen, p-kanaal-transistors worden gemaakt. Ook kunnen in plaats van verrij kings trans is'tor s ver armings trans is tors worden ver- 20 vaardigd door vóór het aanbrengen van de laag 3 een n- of p-type kanaal te implanteren of te diffunderen ter plaatse van de te vormen stuur elektrode. In plaats van één stuurelektrode kunnen ook meerdere stuurelektro-den worden gerealiseerd ter vorming van bijvoorbeeld een tetrode-MOST of een ladingsgekoppelde inrichting (OGD).
25 30 1 8202686

Claims (15)

1. Werkwijze ter vervaardiging van een veldeffektinrichting net geïsoleerde stuurelektrode, waarbij qp een oppervlak van een halfgeleider-' gebied van een eerste geleidings type althans ter plaatse van de te vonten stuurelektrode een elektrisch isolerende laag, en daarop een eerste sili-5 ciumlaag wordt aangebracht, waarna uit de eerste siliciumlaag door etsen een stuurelektrode wordt gevormd en aan weerszijden daarvan verlengings-delen van aan- en afvoerzones van het tweede, tegengestelde geleidings-type worden aangebracht door implantatie van ionen met een zodanige energie dat ter plaatse van de stuurelektrode de ionen niet in het halfgelei-10 dergebied doordringen, en qp een langs zelfregistrerende weg bepaalde afstand van de s tuurelektrode hooggedoteerde contactdelen van de aan- en afvoerzones worden gevormd, met het kenmerk dat op de eerste siliciumlaag tenminste een eerste oxydatieverhinderende laag en daarop een tweede siliciumlaag worden aangebracht, dat vervolgens een deel van de tweede sili-15 ciumlaag wordt verwijderd, waarbij de randen van het overblijvende deel van deze laag nagenoeg samenvallen met de randen van de aan te brengen stuurelektrode, dat daarna althans de randdelen van de tweede siliciumlaag in een eerste oxydatiestap thermisch geoxydeerd worden, waarna de onbedekte delen van de eerste oxydatieverhinderende laag selectief worden 20 weggeëtst, dat vervolgens de geoxydeerde randdelen worden weggeëtst en het vrij liggende siliciumoppervlak in een tweede oxydatiestap thermisch wordt geoxydeerd, dat daarna de vrij liggende delen van de eerste oxydatieverhinderende laag worden weggeëtst en vervolgens de zo vrij gelegde delen van de eerste siliciumlaag ten minste tot qp de isolerende laag worden 25 waggeëtst, dat via de zo verkregen openingen in de eerste siliciumlaag de verlengingsdelen van de aan- en afvoerzones worden geïmplanteerd, vervolgens de vrij liggende oxydelagen worden weggeëtst, en tijdens een derde oxydatiestap het zo vrijgelegde silicium van een thermische oxydelaag wordt voorzien.
2. Werkwijze volgens conclusie 1, met het kenmerk dat tijdens de eerste oxydatiestap de randdelen van de tweede siliciumlaag geheel, en de overige delen van de tweede siliciumlaag over slechts een deel van hun dikte worden geoxydeerd, en dat tijdens de tweede oxydatiestap het overgebleven deel van de tweede siliciumlaag geheel wordt geoxydeerd.
3. Werkwijze volgens conclusie 1, met het kenmerk dat de tweede siliciumlaag bedekt wordt met een tweede oxydatieverhinderende laag en dat alvorens een deel van de tweede siliciumlaag te verwijderen het hierop ge- t legen deel van de tweede oxydatieverhinderende laag wordt verwijderd. 8202686 ΪΉΝ 10397 12
4. Werkwijze volgens conclusie 3, met het kenmerk dat de eerste en tweede oxydatieverhinderende lagen uit hetzelfde materiaal bestaan.
5. Werkwijze volgens conclusie 4, met het kenmerk dat de tweede oxydatieverhinderende laag een grotere dikte heeft dan de eerste oxydatie- 5 verhinderende laag, en dat na het oxyderen van de randdelen de eerste oxydatieverhinderende laag geheel, en de tweede oxydatieverhinderende laag slechts over een deel van zijn dikte verwijderd wordt tijdens dezelfde etsstap.
6. Werkwijze volgens een der voorgaande conclusies, met het kenmerk 10 dat de isolerende laag praktisch slechts ter plaatse van de te vormen stuurelektrode wordt aangebracht.
7. Werkwijze volgens een der voorgaande conclusies, met het kenmerk dat de tweede siliciumlaag wordt verwijderd ter plaatse van de te vormen stuurelektrode.
8. Werkwijze volgens conclusie 7, met het kenmerk dat na de derde oxydatiestap de resterende delen van tenminste de eerste oxydatieverhinderende laag worden verwijderd, en daaronder aansluitend aan de genoemde verlengingsdelen de hooggedoteerde contactdelen van de aan- en afvoorzones worden gevormd.
9. Werkwijze volgens een der conclusies 1 t/m 6 met het kenmerk dat bij het verwijderen van een deel van de tweede siliciumlaag het deel ter plaatse van de te vormen stuurelektrode overblijft.
10. Werkwijze volgens conclusie 9, met het kenmerk dat na het wegetsen van de eerste oxydatieverhinderende laag, en vóór het wegetsen van 25 de geoxydeerde randdelen de hooggedoteerde contactdelen van de aan- en afvoerzones door de eerste siliciumlaag heen in het halfgeleidergebied van het eerste geleidingstype worden aangebracht.
11. Werkwijze volgens een der voorgaande conclusies, met het kenmerk dat althans een der oxydatieverhinderende lagen siliciumnitride bevat.
12. Werkwijze volgens een der voorgaande conclusies, met het kenmerk dat de verlengingsdelen van de aanvoerzone en van de afvoerzone verschillende doteringsconcentraties hebben.
13. Werkwijze volgens een der voorgaande conclusies, met het kenmerk dat de isolerende laag uit siliciumoxyde bestaat.
14. Werkwijze volgens een der voorgaande conclusies, met het kenmerk dat het halfgeleidergebied van het eerste geleidingstype uit silicium bestaat.
15. Veldefféktinrichting vervaardigd door toepassing van de werk- 8202686 EHN 10397 13 wijze volgens een der voorgaande conclusies. 5 10 15 20 25 30 35 8202686
NL8202686A 1982-07-05 1982-07-05 Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze. NL8202686A (nl)

Priority Applications (6)

Application Number Priority Date Filing Date Title
NL8202686A NL8202686A (nl) 1982-07-05 1982-07-05 Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze.
DE8383200968T DE3366266D1 (en) 1982-07-05 1983-06-29 Method of manufacturing an insulated gate field effect device and device manufactured by the method
EP83200968A EP0098652B1 (en) 1982-07-05 1983-06-29 Method of manufacturing an insulated gate field effect device and device manufactured by the method
CA000431567A CA1206625A (en) 1982-07-05 1983-06-30 Method of manufacturing an insulated gate field effect transistor having source and drain extension regions
JP58120420A JPS5922366A (ja) 1982-07-05 1983-07-04 絶縁ゲ−ト電界効果デバイスの製造方法
US06/648,603 US4545110A (en) 1982-07-05 1984-09-07 Method of manufacturing an insulated gate field effect device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8202686 1982-07-05
NL8202686A NL8202686A (nl) 1982-07-05 1982-07-05 Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze.

Publications (1)

Publication Number Publication Date
NL8202686A true NL8202686A (nl) 1984-02-01

Family

ID=19839970

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8202686A NL8202686A (nl) 1982-07-05 1982-07-05 Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze.

Country Status (6)

Country Link
US (1) US4545110A (nl)
EP (1) EP0098652B1 (nl)
JP (1) JPS5922366A (nl)
CA (1) CA1206625A (nl)
DE (1) DE3366266D1 (nl)
NL (1) NL8202686A (nl)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8302541A (nl) * 1983-07-15 1985-02-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, en halfgeleiderinrichting vervaardigd volgens de werkwijze.
NL8400224A (nl) * 1984-01-25 1985-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting vervaardigd door toepassing daarvan.
NL8402223A (nl) * 1984-07-13 1986-02-03 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en inrichting, vervaardigd door toepassing daarvan.
NL8402859A (nl) * 1984-09-18 1986-04-16 Philips Nv Werkwijze voor het vervaardigen van submicrongroeven in bijvoorbeeld halfgeleidermateriaal en met deze werkwijze verkregen inrichtingen.
FR2573919B1 (fr) * 1984-11-06 1987-07-17 Thomson Csf Procede de fabrication de grilles pour circuit integre
JPS61140122A (ja) * 1984-12-13 1986-06-27 Mitsubishi Electric Corp 負荷時タツプ切換装置
US4653173A (en) * 1985-03-04 1987-03-31 Signetics Corporation Method of manufacturing an insulated gate field effect device
GB2172743B (en) * 1985-03-23 1988-11-16 Stc Plc Improvements in integrated circuits
US4649629A (en) * 1985-07-29 1987-03-17 Thomson Components - Mostek Corp. Method of late programming a read only memory
NL8700640A (nl) * 1987-03-18 1988-10-17 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
JPS63262873A (ja) * 1987-04-21 1988-10-31 Fuji Xerox Co Ltd 半導体装置
GB2215515A (en) * 1988-03-14 1989-09-20 Philips Electronic Associated A lateral insulated gate field effect transistor and a method of manufacture
JPH0258206A (ja) * 1988-08-23 1990-02-27 Mitsubishi Electric Corp 負荷時タップ切換装置
EP0452720A3 (en) * 1990-04-02 1994-10-26 Nat Semiconductor Corp A semiconductor structure and method of its manufacture
US5039621A (en) * 1990-06-08 1991-08-13 Texas Instruments Incorporated Semiconductor over insulator mesa and method of forming the same
EP0730309B1 (en) * 1995-02-21 1998-10-14 STMicroelectronics S.r.l. A high voltage MOSFET structure with field plate electrode and process for its fabrication
US5888873A (en) * 1996-11-06 1999-03-30 Advanced Micro Devices, Inc. Method of manufacturing short channel MOS devices
US6525340B2 (en) * 2001-06-04 2003-02-25 International Business Machines Corporation Semiconductor device with junction isolation
US7166867B2 (en) 2003-12-05 2007-01-23 International Rectifier Corporation III-nitride device with improved layout geometry
JP2006275124A (ja) * 2005-03-29 2006-10-12 Shinwa Sangyo Co Ltd 都市ガス用ガスコック

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5284981A (en) * 1976-01-06 1977-07-14 Mitsubishi Electric Corp Production of insulated gate type semiconductor device
JPS54140483A (en) * 1978-04-21 1979-10-31 Nec Corp Semiconductor device
US4173818A (en) * 1978-05-30 1979-11-13 International Business Machines Corporation Method for fabricating transistor structures having very short effective channels
JPS5621372A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Manufacture of semiconductor device
NL187328C (nl) * 1980-12-23 1991-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4419809A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Fabrication process of sub-micrometer channel length MOSFETs

Also Published As

Publication number Publication date
EP0098652B1 (en) 1986-09-17
DE3366266D1 (en) 1986-10-23
EP0098652A2 (en) 1984-01-18
JPS5922366A (ja) 1984-02-04
US4545110A (en) 1985-10-08
CA1206625A (en) 1986-06-24
EP0098652A3 (en) 1984-02-22

Similar Documents

Publication Publication Date Title
NL8202686A (nl) Werkwijze ter vervaardiging van een veldeffektinrichting met geisoleerde stuurelektrode, en inrichting vervaardigd volgens de werkwijze.
US5372960A (en) Method of fabricating an insulated gate semiconductor device
US7382024B2 (en) Low threshold voltage PMOS apparatus and method of fabricating the same
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
US5861334A (en) Method for fabricating semiconductor device having a buried channel
US20020074589A1 (en) Semiconductor varactor with reduced parasitic resistance
RU2197769C2 (ru) Моп-транзистор с высоким быстродействием и с высокой производительностью и способ его изготовления
NL8802219A (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin door ionenimplantaties halfgeleidergebieden worden gevormd.
US6388298B1 (en) Detached drain MOSFET
JPS61259576A (ja) 電界効果トランジスタ
US6350639B1 (en) Simplified graded LDD transistor using controlled polysilicon gate profile
EP0198336B1 (en) Hybrid extended drain concept for reduced hot electron effect
NL8701251A (nl) Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
US6077736A (en) Method of fabricating a semiconductor device
JP2004516652A (ja) 電界効果型トランジスタを備えた半導体装置の製造方法
US4900688A (en) Pseudo uniphase charge coupled device fabrication by self-aligned virtual barrier and virtual gate formation
US6287922B1 (en) Method for fabricating graded LDD transistor using controlled polysilicon gate profile
KR20000053400A (ko) 실리콘 엠오에스에프이티 트랜지스터 및 그 제조 방법
US6303453B1 (en) Method of manufacturing a semiconductor device comprising a MOS transistor
US5973381A (en) MOS capacitor and MOS capacitor fabrication method
US20010044191A1 (en) Method for manufacturing semiconductor device
KR0154306B1 (ko) 모스 트랜지스터의 제조방법
NL8303441A (nl) Geintegreerde schakeling met komplementaire veldeffekttransistors.
JPS62232164A (ja) 半導体装置およびその製造方法
EP0197501A2 (en) Extended drain concept for reduced hot electron effect

Legal Events

Date Code Title Description
A1B A search report has been drawn up
A85 Still pending on 85-01-01
BT A notification was added to the application dossier and made available to the public
BV The patent application has lapsed