JP2004516652A - 電界効果型トランジスタを備えた半導体装置の製造方法 - Google Patents
電界効果型トランジスタを備えた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004516652A JP2004516652A JP2002550305A JP2002550305A JP2004516652A JP 2004516652 A JP2004516652 A JP 2004516652A JP 2002550305 A JP2002550305 A JP 2002550305A JP 2002550305 A JP2002550305 A JP 2002550305A JP 2004516652 A JP2004516652 A JP 2004516652A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- layer
- drain region
- spacer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 230000005669 field effect Effects 0.000 title claims description 5
- 125000006850 spacer group Chemical group 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 65
- 238000010586 diagram Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000003631 wet chemical etching Methods 0.000 description 3
- -1 boron ions Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Abstract
【課題】ゲート酸化膜がゲート電極下部並びに両側に堆積されたいわゆるＬＤＭＯＳＦＥＴの製造方法を提供する。
【解決手段】ゲート電極（１）の両側に窒化シリコン並びにスペーサ（５）が配される。スペーサはゲート酸化膜（１）の材料から選択的に除去できる材料より成る。ゲート電極（１）と接する部分にドレイン（３）の低濃度不純物部分（３Ａ）が設けられる。このドレイン（３）の低濃度不純物部分（３Ａ）は二つのマスク層（６，７）を用いて形成され、ドレイン（３）はスペーサ（５）の幅より大きい距離だけゲート電極（１）から離される。この方法により、高動作電圧、高周波数が要求される移 動電話システムの基地局で用いるの特に有効なディスクリートＬＤＳＭＯＳＴが簡単に製造できる。なお、シールド電極（２７）をゲート電極（１）上に設けるとよい。
【解決手段】ゲート電極（１）の両側に窒化シリコン並びにスペーサ（５）が配される。スペーサはゲート酸化膜（１）の材料から選択的に除去できる材料より成る。ゲート電極（１）と接する部分にドレイン（３）の低濃度不純物部分（３Ａ）が設けられる。このドレイン（３）の低濃度不純物部分（３Ａ）は二つのマスク層（６，７）を用いて形成され、ドレイン（３）はスペーサ（５）の幅より大きい距離だけゲート電極（１）から離される。この方法により、高動作電圧、高周波数が要求される移 動電話システムの基地局で用いるの特に有効なディスクリートＬＤＳＭＯＳＴが簡単に製造できる。なお、シールド電極（２７）をゲート電極（１）上に設けるとよい。
Description
【０００１】
【発明の属する技術分野】
この発明は、電界効果型トランジスタを備えた半導体装置の製造方法であって、電界効果型トランジスタがゲート電極、ソ−ス領域、ドレイン領域を有し、ゲート酸化膜をシリコン半導体表面に形成し、ゲート酸化膜上の一部に多結晶シリコン層を有するゲート電極を形成し、シリコン半導体内においてソ−ス領域とドレイン領域をゲート電極の両側に形成し、ゲート電極と接するドレイン領域部分の不純物注入濃度を小さくし、ゲート酸化膜に対して選択的にエッチングできる材料でスペーサをゲート電極の両側に形成する半導体装置の製造方法に関する。このような方法は特に、多方面に用いられるいわゆるＬＤＭＯＳＦＥＴ（横方向拡散ＭＯＳＦＥＴ）の製造に適している。ドレイン領域の低濃度不純物注入部分の存在により高電界に起因するホットチャージキャリアがゲート電極近辺に発生しにくく、トランジスタの寿命が延び、また信頼性も高まる。
【０００２】
【従来の技術】
同様な方法が１９９５年６月１３日に発行された米国特許番号５、４２４、２３４に記載されている。この方法では、ゲート酸化膜とその上のゲート電極がシリコン半導体表面に形成される。スペーサがゲート電極の両側に設けられ、これにより、ゲート電極と接するドレイン領域（及びソース領域）部分の不純物注入濃度が小さくなる。このＬＤＤＭＯＳＴ（低ドープドレインＭＯＳＴ）のスペーサは二つの部分から成り、やはり二つの部分から成るドレインの低濃度不純物注入部分を形成する上でのマスクとなる。
【０００３】
【発明が解決しようとする課題】
この方法の欠点としては、例えば移動通信の基地局における増幅器に用いるＬＤＭＯＳＦＥＴの製造にはそれ程適していないということである。このような場合、ＬＤＭＯＳＦＥＴは２５ボルト程度の比較的高動作電圧と約２ＧＨｚ程度の高周波数で動作させなければならない。
【０００４】
この発明は、上記方面に用いることができ比較的高動作電圧、高周波数で確実に動作するＬＤＭＯＳＦＥＴの製造方法を提供することを目的としている。さらに加えて簡単で低コストで実現できるＬＤＭＯＳＦＥＴの製造方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】
この発明によれば、冒頭で述べた方法であって、ドレイン領域並びに低濃度不純物注入部分を形成するために半導体表面に二つのマスク層を形成する。ドレイン領域はスペーサ幅より大きい距離だけゲート電極から離される。三つ以上のマスク層ではドレイン領域とこの低濃度不純物注入部分は簡単には形成できず、スペーサ幅によって決まる低濃度不純物注入部分が（非常に）長くなってしまうという驚くべき見識を基にしている。この発明の方法による装置は高電圧使用に適する。さらに、スペーサを用いることにより、ドレイン領域側、即ち、ゲート電極、ソース、ドレイン領域上にシリサイド層を堆積するのに効果的である。これにより、特にゲート電極の抵抗が大幅に減少するので、高周波数動作で必要となる小ゲート面積が達成できる。この発明の方法によれば、低濃度不純物注入部分を拡張することなくシリサイド化でき、これは装置動作に重要なことである。何故ならば、ゲート電極以外の部分にもゲート酸化膜が存在するからであり、とりわけゲート酸化膜の材料に対して選択的に除去できる材料を含むスペーサによりこのゲート酸化膜をゲート電極以外の部分にも残すことができるからである。従って、簡単な方法により、移動通信の基地局での使用に適するＬＤＭＯＳＦＥＴを製造することができる。
【０００６】
この発明の重要な実施形態では、半導体表面に形成されるソース領域のゲート電極側のドレイン領域の低濃度不純物注入部分の形成において、ゲート電極上に延在するように第１のマスク層を堆積し、ドレイン領域の形成においては、ゲート電極から形成すべきドレイン領域まで延在する半導体表面に第２のマスク層を堆積する。マスク層にはフォトレジスト層を用いるとよい。また、ドレイン領域とこの低濃度不純物注入部分の形成にはイオン注入が最も適している。なお、イオン注入時に、ゲート電極上に保護層を堆積するとよい。これにより、ゲート電極材料とゲート電極下部領域材料とが、フォトレジスト層で覆われていなければ、このフォトレジスト層から保護される。
【０００７】
チャネル領域形成に際しさらなるイオン注入を行うとよい。その後、この第１追加マスク層を用いてドレイン領域での低濃度不純物注入が行われる。この（又は複数の）マスク層を除去した後、イオン注入に起因する結晶欠損回復をこれら各注入工程直後に行うとよい。また各工程後でなく一度で行ってもよい。これら工程により、各領域がゲート電極下部の所定部分に正確に形成されることになる。次にさらなるマスク層を用いてイオン注入を行い、トランジスタのソース、ドレイン領域を形成し、その後、アニールを施す。なお、ゲート電極からドレイン領域が１乃至４μｍ離れるようにこれら追加マスク層を配置するとよい。この距離がドレイン領域の低不純物注入部分の長さに相当する。これら工程により製造された半導体装置は、低濃度不純物注入部分がスペーサ幅に相当する場合に比べて、十分に高い電圧での動作が可能になる。実際、この低濃度不純物注入部分長さは１μｍの数十分の一以下である。
【０００８】
この発明の好ましい実施形態では、ソース、ドレイン領域上の所定部分のゲート酸化膜内に複数の開口が形成され、これら開口部分であって、ゲート電極、ソース、ドレイン領域上に金属層が形成される。この金属層と下部シィコンによりシリサイドが形成される。金属層としては例えばチタニウム層が用いられるが、タングステン、コバルト、プラチナ等他の金属でもよい。シリサイド形成後に加熱処理を行い、チタニウム層の無変化部分をエッチングにより除去する。
【０００９】
この発明の好ましい変形例では、ゲート電極上に絶縁層を堆積し、ゲート電極上の所定部分のこの絶縁層上にシールド電極を形成する。ＬＤＭＯＳＦＥＴにおいて十分出力ゲインを得るにはゲート電極とドレイン領域間容量は小さいほどよい。現状では、ゲート電極とドレイン領域の間の絶縁層上にいわゆるシールド電極を形成することにより低容量を達成しているが、シールド電極はソース領域外部で短絡、この変形例では、接地されている。ゲート電極を金属ではなくシリサイド化することにより、通常ＬＤＭＯＳＦＥＴ製造において、ゲート電極とドレイン領域間ではなくゲート電極上に（もさらに）シールド電極を設けることができる。このシールド電極はゲート電極全体に対し近隣ソース領域に短絡してもよい。これによりシールド効果が高まり高出力ゲインが得られる。
【００１０】
ゲート電極上にシリコン窒化膜を堆積して複数のスペーサを形成してもよい。プラズマエッチングによりシリコン窒化膜を除去することによりゲート電極の両側にスペーサが残される。窒化シリコンと多結晶シリコンの二重層によりスペーサを形成してもい。多結晶シリコン層エッチング後に形成されるスペーサの多結晶部分は、その後のリン酸による下部窒化膜のエッチングの際にマスクとして用いられる。このようにして、ゲート電極に対してＬ形にスペーサが形成される。これらスペーサ多結晶部分は水酸化カリウムによりエッチング除去すればよい。この方法には様々な特徴がある。主要な特徴としては、選択的シリサイド化に重要なゲート酸化膜がゲート電極両側に残されるということである。なお、スペーサを用いてドレイン領域の低濃度不純物注入部分を二つの注入濃度が異なる部分としてもよい。
【００１１】
この発明は特にＬＤＭＯＳＦＥＴ製造に有効であるが、半導体素子等の他の素子、特にパッシブな素子をＬＤＭＯＳＦＥＴに組み込むことによりいわゆるＭＭＩＣ（モノリシックマイクロウエーブ集積回路）を実現することができる。
【００１２】
【発明の実施の形態】
図面を参照してこの発明の実施形態を詳細に説明する。各図においては理解しやすくするため特に厚み方向における寸法が強調されている。さらに、各図において同じ領域には同じ参照番号が付与され、また同じ領域は同じハッチングで示されている。
【００１３】
図１はこの発明の方法により形成されたＬＤＭＯＳトランジスタを有する半導体装置を示す厚み方向に垂直な断面図を示す図である。この半導体装置は半導体素子１０を備え、この半導体素子１０は、ｐ型エピタキシャル層２１を有するｐ型シリコン基板２０を備える。エピタキシャル層２１の厚みは４乃至１０μｍで抵抗率は５乃至３０Ωｃｍである。シリコン基板２０の厚みは１００乃至５００μｍで抵抗率は５乃至１０００ｍΩｃｍである。ＬＤＭＯＳＦＥＴはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）領域２２で囲まれている。低濃度不純物注入部分３Ａを有するｎ型ドレイン領域３の両側にはゲート電極１が設けられている。このゲート電極１はソ−ス領域２で囲まれている。半導体素子１０はさらにｐ型プラグ領域２３を備え、これによりシリコン基板２０とｐ型チャネル領域２４が電気的に導通してＬＤＭＯＳＦＥＴの導電特性が調整される。ここでは約１μｍ幅のゲート電極１はＰ原子が注入された多結晶シリコン層１で形成され、５０乃至９０ｎｍ厚の二酸化シリコンによるゲート酸化膜４の上に位置している。このゲート酸化膜４はゲート電極１両側の半導体素子１０の表面に延在している。ゲート電極１は二酸化シリコンによる側部層２５を有し、これに対向するように窒化シリコンによるスペーサ５Ａが設けられている。ゲート電極１の上部でありソース領域２とドレイン領域３上のゲート酸化膜４内の開口８，９にはチタニウムシリサイドによる導電層１１が形成れており、ここでは、半導体装置を覆う絶縁層２６内にある。ゲート電極１上部でありドレイン領域３とゲート電極１の間の絶縁層２６上にはシールド電極２７が設けられている。この半導体装置の領域ＩＩにこの発明において重要な要素が形成されている。この発明の方法によるこの半導体装置の製造方法を図１の領域ＩＩを参照して説明する。
【００１４】
図２乃至９はこの発明の方法の一実施形態における各工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。（図２において）基礎部分となるのはｐ型シリコン基板２０でありｐ型エピタキシャル層２１により覆われている。半導体素子１０の表面にはＬＯＣＯＳ領域２２が設けられ、この内部にゲート酸化膜４が形成される。ゲート酸化膜４上には厚みが２００乃至５００ｎｍの多結晶シリコンによるゲート電極１が形成される。ゲート電極１は厚みが５乃至１０ｎｍの二酸化シリコンによる中間層３０と厚みが１００乃至３００ｎｍの窒化シリコンによるシールド層３１により覆われる。次に、ゲート電極１と、この上部と右部に位置する図示しないマスク層を介して、ここでは、２乃至８ｘ１０１３ａｔ／ｃｍ２の磁束密度、３０乃至９０ＫｅＶのエネルギでボロンイオンを注入してｐ型チャネル領域２５を形成する。そしてフォトレジスト層６により１μｍ厚のさらなるマスク層６をゲート電極１の左側上部に堆積する。この後、ドレイン領域３の低濃度不純物注入部分３ＡがＰイオン注入により形成される。ここでは、１乃至６ｘ１０１２ａｔ／ｃｍ２の磁束密度、１０乃至１６０ＫｅＶのエネルギで行う。フォトレジスト層６を除去した後、９５０乃至１１００℃、２０乃至６０分の加熱処理を行い、ｐ型チャネル領域２５とドレイン領域３の低濃度不純物注入部分３Ａの原子を電気的に活性化させる。この工程ではさらに、イオン注入に起因する結晶欠損を回復させ、上記領域２５、３Ａをゲート電極１下部の所定部分に拡散させる。
【００１５】
次に（図３において）、第２のさらなるマスク層７、ここではフォトレジスト層７をゲート電極１の右側上部に堆積する。その後、２乃至８ｘ１０１５ａｔ／ｃｍ１５の磁束密度、１００乃至１７０ＫｅＶのエネルギで砒素イオンを注入して（図４に示す）ソース領域とドレイン領域３を形成する。ここでは、ドレイン領域３はゲート電極１から３μｍ離れて形成される。フォトレジスト層７を除去した後、９００℃、１５分の加熱処理により注入されたイオンを活性化させる。
【００１６】
次に（図５において）、８５０乃至１０００℃の熱酸化処理によりゲート電極１に側部酸化層２４を形成する。この層によりゲート電極端部下の電界強度が低下し、半導体装置の信頼性が向上する。側部酸化層２４の厚みは５乃至２０μｍである。この後、リン酸によるウエット化学エッチングでゲート電極１上の窒化シールド層３１を除去する。次に（図６において）、３０乃至８０ｎｍ厚の窒化シリコン層５Ａと２００ｎｍ厚の多結晶シリコン層５Ｂを半導体素子１０上に堆積する。多結晶シリコン層５Ｂをプラズマエッチングで除去してスペーサ５の部分５Ｂが残される。窒化シリコン層５Ａはエッチングストップ層となる。この二重層５Ａ、５Ｂによりスペーサ５を形成することによりゲート電極直下のゲート酸化膜がダメージを受けずに残るという効果がある。スペーサ部分５Ｂをマスクとして用い（図７において）、窒化シリコン層５Ａの余剰部分をリン酸によるウエット化学エッチングで除去する。ここではゲート酸化膜４がエッチングストップ層となる。スペーサ５は高さが約０．２５μｍで幅が約０．２μｍである。次に（図８おいて）、ＫＯＨにより上記同様にエッチングによりスペーサ５の部分５Ｂが除去されて、残る部分５Ａがスペーサ５となる。その後、酸化物を含む中間層３０をウエット化学エッチングで除去する。この中間層３０とゲート酸化膜の厚みを適切に選択することによりゲート電極外側に延在するゲート酸化膜部分が多く残される。
【００１７】
次に（図９おいて）、半導体素子１０表面に金属層１１（ここでは２０乃至７０ｎｍ厚のチタニウム層１１）を堆積する。この金属層１１は、６５０乃至８００℃で約３０秒の熱処理により、ゲート電極上並びに下部シリコンとゲート酸化物４内に形成された開口８，９部分で反応してシリサイド化合物を形成する。シリコンとは反応しなかった金属層１１部分を金属シリサイド１１に対して選択的なエッチャントを用いて除去する。次に、厚みが０．５乃至１．５μｍで二酸化シリコンを含むガラス層２６を半導体素子１０表面に堆積する。この層の上に５００乃至８００ｎｍ厚のアルミニウム又は金の導電層２７を堆積する。ここでは、ゲート電極１上でゲート電極１とドレイン領域３の間にシールド電極２７が形成されるように導電層２７をパターン化する。さらに、接続用導電体２７，２８をソース、ドレイン領域２，３のチタニウムシリサイド１１上に形成する。ここでは、ソース領域２の接続用導電体２７をゲート電極３上のシールド電極２７に接続する。
【００１８】
いわゆるスクラッチ保護層を形成し、基板２０を所望の厚みに研磨してこの発明によるＬＤＭＯＳＦＥＴを形成した後、半導体素子１０（図１）を分離して最終工程に移る。
【００１９】
以上の実施形態はこの発明の一例であり、この発明の範囲と精神から外れることなく各種の変形例が実現されるものである。例えば、上記説明した以外の厚み、（半導体）材料、化合物を用いてもよい。さらには上記説明したすべての導電型を同時に反対の導電型としてもよい。イオン注入された半導体領域、絶縁領域、導電領域は上記説明した以外の方法により堆積してもよい。
【００２０】
さらには、各工程は上記説明したような順番で行わなくてもよい。例えば、ソース、ドレイン領域及び／又はその低濃度不純物部分は後工程で形成してもよい。
【図面の簡単な説明】
【図１】
この発明の方法により形成されたＬＤＭＯＳトランジスタを有する半導体装置を示す厚み方向に垂直な断面図を示す図である。
【図２】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【図３】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【図４】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【図５】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【図６】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【図７】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【図８】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【図９】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【発明の属する技術分野】
この発明は、電界効果型トランジスタを備えた半導体装置の製造方法であって、電界効果型トランジスタがゲート電極、ソ−ス領域、ドレイン領域を有し、ゲート酸化膜をシリコン半導体表面に形成し、ゲート酸化膜上の一部に多結晶シリコン層を有するゲート電極を形成し、シリコン半導体内においてソ−ス領域とドレイン領域をゲート電極の両側に形成し、ゲート電極と接するドレイン領域部分の不純物注入濃度を小さくし、ゲート酸化膜に対して選択的にエッチングできる材料でスペーサをゲート電極の両側に形成する半導体装置の製造方法に関する。このような方法は特に、多方面に用いられるいわゆるＬＤＭＯＳＦＥＴ（横方向拡散ＭＯＳＦＥＴ）の製造に適している。ドレイン領域の低濃度不純物注入部分の存在により高電界に起因するホットチャージキャリアがゲート電極近辺に発生しにくく、トランジスタの寿命が延び、また信頼性も高まる。
【０００２】
【従来の技術】
同様な方法が１９９５年６月１３日に発行された米国特許番号５、４２４、２３４に記載されている。この方法では、ゲート酸化膜とその上のゲート電極がシリコン半導体表面に形成される。スペーサがゲート電極の両側に設けられ、これにより、ゲート電極と接するドレイン領域（及びソース領域）部分の不純物注入濃度が小さくなる。このＬＤＤＭＯＳＴ（低ドープドレインＭＯＳＴ）のスペーサは二つの部分から成り、やはり二つの部分から成るドレインの低濃度不純物注入部分を形成する上でのマスクとなる。
【０００３】
【発明が解決しようとする課題】
この方法の欠点としては、例えば移動通信の基地局における増幅器に用いるＬＤＭＯＳＦＥＴの製造にはそれ程適していないということである。このような場合、ＬＤＭＯＳＦＥＴは２５ボルト程度の比較的高動作電圧と約２ＧＨｚ程度の高周波数で動作させなければならない。
【０００４】
この発明は、上記方面に用いることができ比較的高動作電圧、高周波数で確実に動作するＬＤＭＯＳＦＥＴの製造方法を提供することを目的としている。さらに加えて簡単で低コストで実現できるＬＤＭＯＳＦＥＴの製造方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】
この発明によれば、冒頭で述べた方法であって、ドレイン領域並びに低濃度不純物注入部分を形成するために半導体表面に二つのマスク層を形成する。ドレイン領域はスペーサ幅より大きい距離だけゲート電極から離される。三つ以上のマスク層ではドレイン領域とこの低濃度不純物注入部分は簡単には形成できず、スペーサ幅によって決まる低濃度不純物注入部分が（非常に）長くなってしまうという驚くべき見識を基にしている。この発明の方法による装置は高電圧使用に適する。さらに、スペーサを用いることにより、ドレイン領域側、即ち、ゲート電極、ソース、ドレイン領域上にシリサイド層を堆積するのに効果的である。これにより、特にゲート電極の抵抗が大幅に減少するので、高周波数動作で必要となる小ゲート面積が達成できる。この発明の方法によれば、低濃度不純物注入部分を拡張することなくシリサイド化でき、これは装置動作に重要なことである。何故ならば、ゲート電極以外の部分にもゲート酸化膜が存在するからであり、とりわけゲート酸化膜の材料に対して選択的に除去できる材料を含むスペーサによりこのゲート酸化膜をゲート電極以外の部分にも残すことができるからである。従って、簡単な方法により、移動通信の基地局での使用に適するＬＤＭＯＳＦＥＴを製造することができる。
【０００６】
この発明の重要な実施形態では、半導体表面に形成されるソース領域のゲート電極側のドレイン領域の低濃度不純物注入部分の形成において、ゲート電極上に延在するように第１のマスク層を堆積し、ドレイン領域の形成においては、ゲート電極から形成すべきドレイン領域まで延在する半導体表面に第２のマスク層を堆積する。マスク層にはフォトレジスト層を用いるとよい。また、ドレイン領域とこの低濃度不純物注入部分の形成にはイオン注入が最も適している。なお、イオン注入時に、ゲート電極上に保護層を堆積するとよい。これにより、ゲート電極材料とゲート電極下部領域材料とが、フォトレジスト層で覆われていなければ、このフォトレジスト層から保護される。
【０００７】
チャネル領域形成に際しさらなるイオン注入を行うとよい。その後、この第１追加マスク層を用いてドレイン領域での低濃度不純物注入が行われる。この（又は複数の）マスク層を除去した後、イオン注入に起因する結晶欠損回復をこれら各注入工程直後に行うとよい。また各工程後でなく一度で行ってもよい。これら工程により、各領域がゲート電極下部の所定部分に正確に形成されることになる。次にさらなるマスク層を用いてイオン注入を行い、トランジスタのソース、ドレイン領域を形成し、その後、アニールを施す。なお、ゲート電極からドレイン領域が１乃至４μｍ離れるようにこれら追加マスク層を配置するとよい。この距離がドレイン領域の低不純物注入部分の長さに相当する。これら工程により製造された半導体装置は、低濃度不純物注入部分がスペーサ幅に相当する場合に比べて、十分に高い電圧での動作が可能になる。実際、この低濃度不純物注入部分長さは１μｍの数十分の一以下である。
【０００８】
この発明の好ましい実施形態では、ソース、ドレイン領域上の所定部分のゲート酸化膜内に複数の開口が形成され、これら開口部分であって、ゲート電極、ソース、ドレイン領域上に金属層が形成される。この金属層と下部シィコンによりシリサイドが形成される。金属層としては例えばチタニウム層が用いられるが、タングステン、コバルト、プラチナ等他の金属でもよい。シリサイド形成後に加熱処理を行い、チタニウム層の無変化部分をエッチングにより除去する。
【０００９】
この発明の好ましい変形例では、ゲート電極上に絶縁層を堆積し、ゲート電極上の所定部分のこの絶縁層上にシールド電極を形成する。ＬＤＭＯＳＦＥＴにおいて十分出力ゲインを得るにはゲート電極とドレイン領域間容量は小さいほどよい。現状では、ゲート電極とドレイン領域の間の絶縁層上にいわゆるシールド電極を形成することにより低容量を達成しているが、シールド電極はソース領域外部で短絡、この変形例では、接地されている。ゲート電極を金属ではなくシリサイド化することにより、通常ＬＤＭＯＳＦＥＴ製造において、ゲート電極とドレイン領域間ではなくゲート電極上に（もさらに）シールド電極を設けることができる。このシールド電極はゲート電極全体に対し近隣ソース領域に短絡してもよい。これによりシールド効果が高まり高出力ゲインが得られる。
【００１０】
ゲート電極上にシリコン窒化膜を堆積して複数のスペーサを形成してもよい。プラズマエッチングによりシリコン窒化膜を除去することによりゲート電極の両側にスペーサが残される。窒化シリコンと多結晶シリコンの二重層によりスペーサを形成してもい。多結晶シリコン層エッチング後に形成されるスペーサの多結晶部分は、その後のリン酸による下部窒化膜のエッチングの際にマスクとして用いられる。このようにして、ゲート電極に対してＬ形にスペーサが形成される。これらスペーサ多結晶部分は水酸化カリウムによりエッチング除去すればよい。この方法には様々な特徴がある。主要な特徴としては、選択的シリサイド化に重要なゲート酸化膜がゲート電極両側に残されるということである。なお、スペーサを用いてドレイン領域の低濃度不純物注入部分を二つの注入濃度が異なる部分としてもよい。
【００１１】
この発明は特にＬＤＭＯＳＦＥＴ製造に有効であるが、半導体素子等の他の素子、特にパッシブな素子をＬＤＭＯＳＦＥＴに組み込むことによりいわゆるＭＭＩＣ（モノリシックマイクロウエーブ集積回路）を実現することができる。
【００１２】
【発明の実施の形態】
図面を参照してこの発明の実施形態を詳細に説明する。各図においては理解しやすくするため特に厚み方向における寸法が強調されている。さらに、各図において同じ領域には同じ参照番号が付与され、また同じ領域は同じハッチングで示されている。
【００１３】
図１はこの発明の方法により形成されたＬＤＭＯＳトランジスタを有する半導体装置を示す厚み方向に垂直な断面図を示す図である。この半導体装置は半導体素子１０を備え、この半導体素子１０は、ｐ型エピタキシャル層２１を有するｐ型シリコン基板２０を備える。エピタキシャル層２１の厚みは４乃至１０μｍで抵抗率は５乃至３０Ωｃｍである。シリコン基板２０の厚みは１００乃至５００μｍで抵抗率は５乃至１０００ｍΩｃｍである。ＬＤＭＯＳＦＥＴはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）領域２２で囲まれている。低濃度不純物注入部分３Ａを有するｎ型ドレイン領域３の両側にはゲート電極１が設けられている。このゲート電極１はソ−ス領域２で囲まれている。半導体素子１０はさらにｐ型プラグ領域２３を備え、これによりシリコン基板２０とｐ型チャネル領域２４が電気的に導通してＬＤＭＯＳＦＥＴの導電特性が調整される。ここでは約１μｍ幅のゲート電極１はＰ原子が注入された多結晶シリコン層１で形成され、５０乃至９０ｎｍ厚の二酸化シリコンによるゲート酸化膜４の上に位置している。このゲート酸化膜４はゲート電極１両側の半導体素子１０の表面に延在している。ゲート電極１は二酸化シリコンによる側部層２５を有し、これに対向するように窒化シリコンによるスペーサ５Ａが設けられている。ゲート電極１の上部でありソース領域２とドレイン領域３上のゲート酸化膜４内の開口８，９にはチタニウムシリサイドによる導電層１１が形成れており、ここでは、半導体装置を覆う絶縁層２６内にある。ゲート電極１上部でありドレイン領域３とゲート電極１の間の絶縁層２６上にはシールド電極２７が設けられている。この半導体装置の領域ＩＩにこの発明において重要な要素が形成されている。この発明の方法によるこの半導体装置の製造方法を図１の領域ＩＩを参照して説明する。
【００１４】
図２乃至９はこの発明の方法の一実施形態における各工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。（図２において）基礎部分となるのはｐ型シリコン基板２０でありｐ型エピタキシャル層２１により覆われている。半導体素子１０の表面にはＬＯＣＯＳ領域２２が設けられ、この内部にゲート酸化膜４が形成される。ゲート酸化膜４上には厚みが２００乃至５００ｎｍの多結晶シリコンによるゲート電極１が形成される。ゲート電極１は厚みが５乃至１０ｎｍの二酸化シリコンによる中間層３０と厚みが１００乃至３００ｎｍの窒化シリコンによるシールド層３１により覆われる。次に、ゲート電極１と、この上部と右部に位置する図示しないマスク層を介して、ここでは、２乃至８ｘ１０１３ａｔ／ｃｍ２の磁束密度、３０乃至９０ＫｅＶのエネルギでボロンイオンを注入してｐ型チャネル領域２５を形成する。そしてフォトレジスト層６により１μｍ厚のさらなるマスク層６をゲート電極１の左側上部に堆積する。この後、ドレイン領域３の低濃度不純物注入部分３ＡがＰイオン注入により形成される。ここでは、１乃至６ｘ１０１２ａｔ／ｃｍ２の磁束密度、１０乃至１６０ＫｅＶのエネルギで行う。フォトレジスト層６を除去した後、９５０乃至１１００℃、２０乃至６０分の加熱処理を行い、ｐ型チャネル領域２５とドレイン領域３の低濃度不純物注入部分３Ａの原子を電気的に活性化させる。この工程ではさらに、イオン注入に起因する結晶欠損を回復させ、上記領域２５、３Ａをゲート電極１下部の所定部分に拡散させる。
【００１５】
次に（図３において）、第２のさらなるマスク層７、ここではフォトレジスト層７をゲート電極１の右側上部に堆積する。その後、２乃至８ｘ１０１５ａｔ／ｃｍ１５の磁束密度、１００乃至１７０ＫｅＶのエネルギで砒素イオンを注入して（図４に示す）ソース領域とドレイン領域３を形成する。ここでは、ドレイン領域３はゲート電極１から３μｍ離れて形成される。フォトレジスト層７を除去した後、９００℃、１５分の加熱処理により注入されたイオンを活性化させる。
【００１６】
次に（図５において）、８５０乃至１０００℃の熱酸化処理によりゲート電極１に側部酸化層２４を形成する。この層によりゲート電極端部下の電界強度が低下し、半導体装置の信頼性が向上する。側部酸化層２４の厚みは５乃至２０μｍである。この後、リン酸によるウエット化学エッチングでゲート電極１上の窒化シールド層３１を除去する。次に（図６において）、３０乃至８０ｎｍ厚の窒化シリコン層５Ａと２００ｎｍ厚の多結晶シリコン層５Ｂを半導体素子１０上に堆積する。多結晶シリコン層５Ｂをプラズマエッチングで除去してスペーサ５の部分５Ｂが残される。窒化シリコン層５Ａはエッチングストップ層となる。この二重層５Ａ、５Ｂによりスペーサ５を形成することによりゲート電極直下のゲート酸化膜がダメージを受けずに残るという効果がある。スペーサ部分５Ｂをマスクとして用い（図７において）、窒化シリコン層５Ａの余剰部分をリン酸によるウエット化学エッチングで除去する。ここではゲート酸化膜４がエッチングストップ層となる。スペーサ５は高さが約０．２５μｍで幅が約０．２μｍである。次に（図８おいて）、ＫＯＨにより上記同様にエッチングによりスペーサ５の部分５Ｂが除去されて、残る部分５Ａがスペーサ５となる。その後、酸化物を含む中間層３０をウエット化学エッチングで除去する。この中間層３０とゲート酸化膜の厚みを適切に選択することによりゲート電極外側に延在するゲート酸化膜部分が多く残される。
【００１７】
次に（図９おいて）、半導体素子１０表面に金属層１１（ここでは２０乃至７０ｎｍ厚のチタニウム層１１）を堆積する。この金属層１１は、６５０乃至８００℃で約３０秒の熱処理により、ゲート電極上並びに下部シリコンとゲート酸化物４内に形成された開口８，９部分で反応してシリサイド化合物を形成する。シリコンとは反応しなかった金属層１１部分を金属シリサイド１１に対して選択的なエッチャントを用いて除去する。次に、厚みが０．５乃至１．５μｍで二酸化シリコンを含むガラス層２６を半導体素子１０表面に堆積する。この層の上に５００乃至８００ｎｍ厚のアルミニウム又は金の導電層２７を堆積する。ここでは、ゲート電極１上でゲート電極１とドレイン領域３の間にシールド電極２７が形成されるように導電層２７をパターン化する。さらに、接続用導電体２７，２８をソース、ドレイン領域２，３のチタニウムシリサイド１１上に形成する。ここでは、ソース領域２の接続用導電体２７をゲート電極３上のシールド電極２７に接続する。
【００１８】
いわゆるスクラッチ保護層を形成し、基板２０を所望の厚みに研磨してこの発明によるＬＤＭＯＳＦＥＴを形成した後、半導体素子１０（図１）を分離して最終工程に移る。
【００１９】
以上の実施形態はこの発明の一例であり、この発明の範囲と精神から外れることなく各種の変形例が実現されるものである。例えば、上記説明した以外の厚み、（半導体）材料、化合物を用いてもよい。さらには上記説明したすべての導電型を同時に反対の導電型としてもよい。イオン注入された半導体領域、絶縁領域、導電領域は上記説明した以外の方法により堆積してもよい。
【００２０】
さらには、各工程は上記説明したような順番で行わなくてもよい。例えば、ソース、ドレイン領域及び／又はその低濃度不純物部分は後工程で形成してもよい。
【図面の簡単な説明】
【図１】
この発明の方法により形成されたＬＤＭＯＳトランジスタを有する半導体装置を示す厚み方向に垂直な断面図を示す図である。
【図２】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【図３】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【図４】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【図５】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【図６】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【図７】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【図８】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
【図９】
この発明の方法の一実施形態における一工程で形成された図１の領域ＩＩで示す部分の厚み方向に垂直な断面図を示す図である。
Claims (9)
- ゲート電極、ソ−ス領域、ドレイン領域を有し、ゲート酸化膜がシリコン半導体表面に形成され、前記ゲート酸化膜上の一部に多結晶シリコン層を有するゲート電極が形成され、前記半導体内で前記ゲート電極の両側に前記ソ−ス領域、ドレイン領域が形成され、前記ゲート電極に接するドレイン領域部分の不純物注入濃度が小さく、前記ゲート電極に対して選択的にエッチングされる材料のスペーサが前記ゲート電極の両側に形成された電界効果型トランジスタを含む半導体装置の製造方法であって、前記ドレイン領域及び前記低濃度不純物注入部分の形成に際し、
前記半導体表面に二つのマスク層を堆積し、
前記スペーサの幅より大きい距離だけ前記ゲート電極から離して前記ドレイン領域を形成することを特徴とする半導体装置の製造方法。 - 前記ドレイン領域の低濃度不純物注入部分の形成に際し、
前記半導体表面に形成される前記ソース領域の前記ゲート電極の両側であって前記ゲート電極上に延在する第１のマスク層を形成し、
前記ゲート電極から前記半導体表面に形成される前記ドレイン領域まで延在する第２のマスク層を形成することを特徴とする請求項１記載の半導体装置の製造方法。 - 前記ソ−ス領域と前記ドレイン領域上で前記ゲート酸化膜に開口を設け、
前記開口、前記ゲート電極、前記ソ−ス領域及び前記ドレイン領域に金属層を設け、
下部シリコンを用いて前記金属層をシリサイド層に変化させることを特徴とする請求項１又は２記載の半導体装置の製造方法。 - 前記ドレイン領域から前記ゲート電極までの距離は１乃至４μｍの範囲から選ばれることを特徴とする請求項１、２又は３記載の半導体装置の製造方法。
- 前記ゲート電極上に絶縁層を堆積し、
前記絶縁層上で前記ゲート電極の位置にシールド電極を形成することを特徴とする請求項１乃至４いずれかに記載の半導体装置の製造方法。 - 窒化シリコン層により前記スペーサを形成することを特徴とする請求項１乃至５いずれかに記載の半導体装置の製造方法。
- 窒化シリコン層により前記スペーサを形成し、
前記窒化シリコン層上に多結晶シリコン層を形成することを特徴とする請求項１乃至６いずれかに記載の半導体装置の製造方法。 - さらなる半導体要素好ましくは一つ以上のパッシブな要素を前記半導体に組み込むことを特徴とする請求項１乃至７いずれかに記載の半導体装置の製造方法。
- 請求項１乃至８いずれかに記載の半導体装置の製造方法により製造された電界効果型トランジスタを備えた半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00204429 | 2000-12-11 | ||
| PCT/EP2001/013811 WO2002049092A1 (en) | 2000-12-11 | 2001-11-26 | Method for the manufacture of a semiconductor device with a field-effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004516652A true JP2004516652A (ja) | 2004-06-03 |
Family
ID=8172407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002550305A Pending JP2004516652A (ja) | 2000-12-11 | 2001-11-26 | 電界効果型トランジスタを備えた半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020102800A1 (ja) |
| EP (1) | EP1346406A1 (ja) |
| JP (1) | JP2004516652A (ja) |
| WO (1) | WO2002049092A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310791A (ja) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2007053257A (ja) * | 2005-08-18 | 2007-03-01 | Toshiba Corp | 半導体装置及びその製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1321985B1 (en) * | 2001-12-20 | 2007-10-24 | STMicroelectronics S.r.l. | Method of integrating metal oxide semiconductor field effect transistors |
| WO2005022645A2 (en) * | 2003-08-27 | 2005-03-10 | Koninklijke Philips Electronics N.V. | Electronic device comprising an ldmos transistor |
| KR100632057B1 (ko) * | 2003-12-30 | 2006-10-04 | 동부일렉트로닉스 주식회사 | Ｃｍｏｓ 트랜지스터 형성 방법 |
| US7307314B2 (en) * | 2004-06-16 | 2007-12-11 | Cree Microwave Llc | LDMOS transistor with improved gate shield |
| KR100565751B1 (ko) * | 2004-12-29 | 2006-03-29 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| CN102254913A (zh) * | 2010-05-20 | 2011-11-23 | 上海华虹Nec电子有限公司 | 射频ldmos器件结构及其制备方法 |
| CN102184941B (zh) * | 2011-04-19 | 2013-07-17 | 电子科技大学 | 一种槽型功率mosfet器件 |
| CN103137540B (zh) * | 2011-11-29 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | Rfldmos的厚隔离介质层结构的制造方法 |
| CN103035514B (zh) * | 2012-05-16 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | Rfldmos中形成厚氧化硅隔离层的制造方法 |
| CN103050531B (zh) * | 2012-08-13 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | Rf ldmos器件及制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950000141B1 (ko) * | 1990-04-03 | 1995-01-10 | 미쓰비시 뎅끼 가부시끼가이샤 | 반도체 장치 및 그 제조방법 |
| US5424234A (en) * | 1991-06-13 | 1995-06-13 | Goldstar Electron Co., Ltd. | Method of making oxide semiconductor field effect transistor |
| US5629220A (en) * | 1993-07-27 | 1997-05-13 | United Microelectronics Corporation | Method of manufacture of pull down transistor with drain off-set for low leakage SRAM's |
| JPH09186324A (ja) * | 1995-12-21 | 1997-07-15 | Texas Instr Inc <Ti> | ケイ化物化されたゲートおよび接触体を備えた電力用トランジスタ |
| US5789298A (en) * | 1996-11-04 | 1998-08-04 | Advanced Micro Devices, Inc. | High performance mosfet structure having asymmetrical spacer formation and method of making the same |
| JPH10178172A (ja) * | 1996-12-17 | 1998-06-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| TW437099B (en) * | 1997-09-26 | 2001-05-28 | Matsushita Electronics Corp | Non-volatile semiconductor memory device and the manufacturing method thereof |
| US6350665B1 (en) * | 2000-04-28 | 2002-02-26 | Cypress Semiconductor Corporation | Semiconductor structure and method of making contacts and source and/or drain junctions in a semiconductor device |
-
2001
- 2001-11-26 EP EP01270903A patent/EP1346406A1/en not_active Withdrawn
- 2001-11-26 WO PCT/EP2001/013811 patent/WO2002049092A1/en not_active Application Discontinuation
- 2001-11-26 JP JP2002550305A patent/JP2004516652A/ja active Pending
- 2001-12-11 US US10/014,243 patent/US20020102800A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310791A (ja) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2007053257A (ja) * | 2005-08-18 | 2007-03-01 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7692242B2 (en) | 2005-08-18 | 2010-04-06 | Kabushiki Kaisha Toshiba | Semiconductor device used as high-speed switching device and power device |
| US7998849B2 (en) | 2005-08-18 | 2011-08-16 | Kabushiki Kaisha Toshiba | Semiconductor device used as high-speed switching device and power device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002049092A1 (en) | 2002-06-20 |
| US20020102800A1 (en) | 2002-08-01 |
| EP1346406A1 (en) | 2003-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4703551A (en) | Process for forming LDD MOS/CMOS structures | |
| KR100512029B1 (ko) | 마스킹 단계들이 감소된 ｎｍｏｓ 및 ｐｍｏｓ 디바이스 제조 방법 | |
| US5583067A (en) | Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication | |
| US5102815A (en) | Method of fabricating a composite inverse T-gate metal oxide semiconductor device | |
| US5770508A (en) | Method of forming lightly doped drains in metalic oxide semiconductor components | |
| CN100401528C (zh) | 具有与应变半导体基片形成肖特基或肖特基类接触的源极和/或漏极的场效应晶体管 | |
| US5097301A (en) | Composite inverse T-gate metal oxide semiconductor device and method of fabrication | |
| US6388298B1 (en) | Detached drain MOSFET | |
| US20090321823A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
| TWI423343B (zh) | 半導體積體電路裝置及其製造方法 | |
| CN101379601B (zh) | 用于减少应变硅中的缺陷的基于氮的植入 | |
| JP2004516652A (ja) | 電界効果型トランジスタを備えた半導体装置の製造方法 | |
| US6218251B1 (en) | Asymmetrical IGFET devices with spacers formed by HDP techniques | |
| JP2002124671A (ja) | 半導体装置とその製造方法 | |
| KR0180310B1 (ko) | 상보형 모스 트랜지스터 및 그 제조방법 | |
| EP0964454A1 (en) | Field-effect transistor having a lightly doped drain region and method of making the same | |
| JP3057436B2 (ja) | 半導体デバイス及びその製造方法 | |
| JPH09219520A (ja) | トランジスタ及びその製造方法 | |
| US20010044191A1 (en) | Method for manufacturing semiconductor device | |
| KR100732023B1 (ko) | 반도체 장치 | |
| WO2004114412A1 (ja) | 半導体装置及びその製造方法 | |
| EP0817247A1 (en) | Process for the fabrication of integrated circuits with contacts self-aligned to active areas | |
| JP3802331B2 (ja) | 半導体装置とその製造方法 | |
| JP3714396B2 (ja) | 半導体装置の製造方法 | |
| KR101102775B1 (ko) | 반도체 소자의 제조 방법 |