JP3802331B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP3802331B2 JP3802331B2 JP2000318805A JP2000318805A JP3802331B2 JP 3802331 B2 JP3802331 B2 JP 3802331B2 JP 2000318805 A JP2000318805 A JP 2000318805A JP 2000318805 A JP2000318805 A JP 2000318805A JP 3802331 B2 JP3802331 B2 JP 3802331B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- forming
- low concentration
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関し、更に言えば、駆動能力の低下を抑えつつ、動作耐圧の向上を図る技術に関する。
【０００２】
【従来の技術】
図６は従来の半導体装置を説明するための断面図である。
【０００３】
図６において、５１は一導電型、例えばＰ型の半導体基板で、当該基板５１上にゲート酸化膜５２を介してゲート電極５３が形成され、当該ゲート電極５３に隣接するように片側ＬＤＤ構造のソース・ドレイン領域が形成されている。即ち、ソース領域側には前記ゲート電極５３に隣接するように高濃度（Ｎ＋型）のソース領域５５が形成され、ドレイン領域側には前記ゲート電極５３に隣接するように低濃度（Ｎ−型）のドレイン領域５４が形成され、当該低濃度のドレイン領域５４内に高濃度（Ｎ＋型）のドレイン領域５６が形成された片側ＬＤＤ構造のソース・ドレイン領域を有する半導体装置である。
【０００４】
【発明が解決しようとする課題】
上述したようなドレイン領域側にしか高電圧が印加されない片側ＬＤＤ構造の半導体装置において、ドレイン領域側は、電界が集中するのを緩和するために前述したように高濃度のドレイン領域５６を低濃度のドレイン領域５４で囲んでいたが、ソース領域側は高濃度のソース領域５５だけであった。
【０００５】
このような構造の半導体装置であっても静的な耐圧に関しては、特に問題にする必要はなかった。しかし、動作時には、以下に説明する問題が発生していた。
【０００６】
即ち、ソース領域（エミッタ領域）、基板（ベース領域）、そしてドレイン領域（コレクタ領域）から成るバイポーラ構造において、エミッタ領域は高濃度のソース領域５５が剥き出しのため、キャリアの注入効率が良く、少ない基板電流（Ｉsub）で容易にバイポーラトランジスタがオンしてしまう。
【０００７】
つまり、バイポーラトランジスタにおける電流利得βが高いため、両側ＬＤＤ構造の半導体装置に比して動作時のドレイン耐圧が低下してしまう。
【０００８】
ここで、一般的に用いられている両側ＬＤＤ構造を採用すれば電流利得βが下がり確かに耐圧はもつが、本来、ソース側は耐圧を必要としないにもかかわらず、ソース側にも通常のＬＤＤ構造を採用することで、図６に示すようなドレイン側と同様のドリフト領域の距離（Ｌ）を持つことになり、オン抵抗が上昇し、駆動能力が低下することになる。
【０００９】
【課題を解決するための手段】
そこで、上記課題に鑑みて本発明の半導体装置は、一導電型の半導体基板上に第１、第２のゲート酸化膜を介して形成されたゲート電極と、当該ゲート電極に隣接するように形成された逆導電型の低濃度及び高濃度のソース・ドレイン領域とを有するものにおいて、前記低濃度及び高濃度のソース領域に隣接するように形成された一導電型の低濃度領域及び高濃度領域とを具備したことを特徴とする。
【００１０】
また、その製造方法は、前記基板上のソース・ドレイン形成領域上に開口を有する第１のレジスト膜を形成し、当該レジスト膜をマスクにして前記基板に逆導電型の第１の不純物をイオン注入して第１の不純物注入領域を形成する。次に、前記基板上の前記ソース形成領域近傍に開口を有する第２のレジスト膜を形成し、当該レジスト膜をマスクにして前記基板に一導電型の第２の不純物をイオン注入して第２の不純物注入領域を形成する。続いて、前記第１，第２の不純物を拡散させて逆導電型の低濃度のソース・ドレイン領域を形成すると共に、当該低濃度のソース領域に隣接するように一導電型の低濃度領域を形成する。更に、前記基板上に形成した耐酸化性膜をマスクに選択酸化して所定領域に素子分離膜を形成すると共に第1のゲート酸化膜を形成した後に、当該素子分離膜及び第1のゲート酸化膜以外の領域に第２のゲート酸化膜を形成し、前記第1のゲート酸化膜から第２のゲート酸化膜上に跨るようにゲート電極を形成する。また、前記基板上の高濃度のソース・ドレイン形成領域上に開口を有する第３のレジスト膜を形成した後に、当該レジスト膜、前記ゲート電極、前記素子分離膜及び前記第1のゲート酸化膜をマスクにして前記基板に逆導電型の第３の不純物をイオン注入して前記ゲート電極の一端部に隣接するように前記低濃度のソース領域内の極近傍に逆導電型の高濃度のソース領域を形成すると共に、前記ゲート電極の他端部から離間された領域に逆導電型の高濃度のドレイン領域を形成する。そして、前記一導電型の低濃度領域上に開口を有する第４のレジスト膜を形成した後に、当該レジスト膜をマスクにして前記基板に一導電型の第４の不純物をイオン注入して前記低濃度領域内に一導電型の高濃度領域を形成する工程とを具備したことを特徴とする。
【００１１】
このとき、前記逆導電型の低濃度のソース領域と前記一導電型の低濃度領域とを形成する工程が、前記基板に注入された導電型の異なる第１及び第２の不純物を同一拡散工程により同時に拡散処理することを特徴とする。
【００１２】
これにより、逆導電型の高濃度のソース領域に隣接するように一導電型の高濃度領域を形成することで、ソース領域近傍の電位をより強固に固定し、基板電流によるバイポーラ動作が起こり難くすることができ、しかも、逆導電型の高濃度のソース領域及び一導電型の高濃度領域をそれぞれに包み込むように逆導電型の低濃度のソース領域及び一導電型の低濃度領域を形成し、かつ拡散深さＸｊを互いに同じ位まで深く形成することで、基板の比較的深い箇所までソース領域近傍の電位を抑えることができ、より電位を固定することができる。
【００１３】
【発明の実施の形態】
以下、本発明の半導体装置とその製造方法に係る一実施形態について図面を参照しながら説明する。
【００１４】
本発明の半導体装置は、図５に示すように一導電型、例えばＰ型の半導体基板１上に第１のゲート酸化膜５Ａから第２のゲート酸化膜６に跨るようにゲート電極７が形成されている。また、前記ゲート電極７の一端（第２のゲート酸化膜６の一端部）に隣接するように低濃度（ＬＮ型）のソース領域３Ａが形成され、当該低濃度のソース領域３Ａ内の極近傍に高濃度（Ｎ＋型）のソース領域８Ａが形成されている。更に、前記ゲート電極７の他端（第２のゲート酸化膜６の他端部）に隣接するように低濃度（ＬＮ型）のドレイン領域３Ｂが形成され、当該低濃度のドレイン領域３Ａ内の前記第１のゲート酸化膜５Ａの一端部に隣接するように高濃度（Ｎ＋型）のドレイン領域８Ｂが形成されている。そして、本発明の特徴である前記低濃度のソース領域３Ａに隣接するように一導電型（ＬＰ型）の低濃度領域４が形成され、前記高濃度のソース領域８Ａに隣接するように一導電型（Ｐ＋型）の高濃度領域９が形成されている。
【００１５】
そして、このような構成を採用することで、従来のようなソース・ドレイン領域とも略対称な低濃度のソース・ドレイン領域を有するＬＤＤ構造の半導体装置に比してドリフト領域を持たないため、その駆動能力の低下を抑えつつ、電流利得βのみを引き下げることができる。従って、動作時におけるドレイン耐圧を向上させることができる。
【００１６】
更には、高濃度（Ｎ＋型）のソース領域８Ａに隣接するように一導電型（Ｐ＋型）の高濃度領域９を形成することで、ソース領域近傍の電位がより強固に固定され、基板電流によるバイポーラ動作が起こり難くすることができる。
【００１７】
しかも、高濃度（Ｎ＋型）のソース領域８Ａ及び一導電型（Ｐ＋型）の高濃度領域９をそれぞれに包み込むように低濃度（ＬＮ型）のソース領域３Ａ及び一導電型（ＬＰ型）の低濃度領域４を形成し、かつ後述するように同一熱処理のため、拡散深さＸｊが互いに同じ位にまで深く形成されることで、基板の比較的深い箇所までソース領域近傍の電位を抑えることができ、より電位を固定することができる。
【００１８】
以下、上記半導体装置の製造方法について図面を参照しながら説明する。
【００１９】
先ず、図１において、Ｐ型の半導体基板１上に形成したレジスト膜をマスクにし、不純物をイオン注入して不純物注入領域を形成する。尚、図１では、その開口幅が少なくともドレイン形成領域側よりもソース形成領域側が狭くなるように形成された不図示のレジスト膜をマスクにして、リンイオンをおよそ１００ＫｅＶの加速電圧で、およそ６×１０12／ｃｍ2の注入量でイオン注入し、第１の不純物注入領域２を形成した後の、第２の不純物注入領域４を形成する工程を示している。即ち、前記第１の不純物注入領域２を形成した後に、第２の不純物注入領域形成領域上に開口を有するレジスト膜（ＰＲ）３をマスクにして、ボロンイオンをおよそ８０ＫｅＶの加速電圧で、およそ１．９×１０13／ｃｍ2の注入量でイオン注入して、第２の不純物注入領域４を形成した状態を示している。
【００２０】
続いて、図２において、前記レジスト膜（ＰＲ）３を除去した後に、前記リンイオン及びボロンイオンを熱拡散させて低濃度（ＬＮ型）のソース・ドレイン領域３Ａ，３Ｂを形成すると共に、当該低濃度（ＬＮ型）のソース領域３Ａに隣接するように一導電型（ＬＰ型）の低濃度領域（低濃度のＰ型領域）４を形成する。このとき、同一熱処理であるため、低濃度（ＬＮ型）のソース領域３Ａと一導電型（ＬＰ型）の低濃度領域４は、拡散深さＸｊが互いに同じ位にまで深く形成される。尚、このとき、１１００℃で４時間の熱拡散処理を施している。
【００２１】
次に、図３において、前記基板１上に不図示のパッド酸化膜及び所定領域（第１のゲート酸化膜形成領域及び素子分離膜形成領域）に開口を有する耐酸化性膜としてのシリコン窒化膜を形成した後に、当該シリコン窒化膜をマスクにして周知なＬＯＣＯＳ法により選択酸化しておよそ１０００ｎｍの膜厚の第１のゲート酸化膜５Ａ及び素子分離膜５Ｂをそれぞれ形成する。更に、前記パッド酸化膜及びシリコン窒化膜を除去した後に、前記第１のゲート酸化膜５Ａ及び素子分離膜５Ｂが形成されていない基板１上を熱酸化しておよそ１５０ｎｍの膜厚の第２のゲート酸化膜６を形成する。そして、前記基板１上におよそ４００ｎｍの膜厚のポリシリコン膜を形成し、当該ポリシリコン膜を導電化処理した後に、不図示のレジスト膜をマスクにパターニングして前記第１のゲート酸化膜５Ａから第２のゲート酸化膜６に跨るようにゲート電極７を形成する。このとき、ゲート電極７が形成された以外の基板１上の第２のゲート酸化膜６は除去される。
【００２２】
更に、図４において、前記基板１上に形成したレジスト膜１１をマスクにして、前記ゲート電極７の一端部に隣接するようにＮ型の不純物をイオン注入し、また前記ゲート電極７の他端部から離間され、かつ前記第１のゲート酸化膜５Ａの一端部に隣接するようにＮ型の不純物をイオン注入して、前記低濃度のソース領域３Ａ内の極近傍に高濃度（Ｎ＋型）のソース領域８Ａを形成すると共に、前記低濃度のドレイン領域３Ｂ内の前記第１のゲート酸化膜５Ａの一端部に隣接するように高濃度（Ｎ＋型）のドレイン領域８Ｂを形成する。このとき、ヒ素イオンをおよそ８０ＫｅＶの加速電圧で、およそ６×１０15／ｃｍ2の注入量でイオン注入している。
【００２３】
更にまた、図５に示すように前記基板１上に形成したレジスト膜１２をマスクにして、前記高濃度（Ｎ＋型）のソース領域８Ａに隣接するようにＰ型の不純物をイオン注入して、前記一導電型（ＬＰ型）の低濃度領域４内に一導電型（Ｐ＋型）の高濃度領域（高濃度のＰ型領域）９を形成する。このとき、ボロンイオンをおよそ３０ＫｅＶの加速電圧で、およそ１．８×１０15／ｃｍ2の注入量でイオン注入している。
【００２４】
以下図示した説明は省略するが、全面に層間絶縁膜を形成し、前記ソース・ドレイン領域にコンタクトするように当該層間絶縁膜にコンタクト孔を形成した後に、当該コンタクト孔を介してソース・ドレイン電極を形成する。
【００２５】
このように本発明の製造方法では、前述したように前記基板１表層に形成した低濃度のソース領域３Ａ内の極近傍に高濃度のソース領域８Ａを（図６に示すようなドリフト領域の距離（Ｌ）を持たせずに）形成することができ、従来の両側ＬＤＤ構造の半導体装置にみられるドリフト領域の距離（Ｌ）に起因する駆動能力の低下（オン抵抗が上昇する）という問題を抑止でき、電流利得βのみを引き下げることができる。従って、動作時におけるドレイン耐圧を向上させることができる。
【００２６】
しかも、高濃度（Ｎ＋型）のソース領域８Ａ及び一導電型（Ｐ＋型）の高濃度領域９をそれぞれに包み込むように低濃度（ＬＮ型）のソース領域３Ａ及び一導電型（ＬＰ型）の低濃度領域４を形成することで、基板の比較的深い箇所までソース領域近傍の電位がより強固に固定され、基板電流によるバイポーラ動作が起こり難くすることができる。
【００２７】
更に言えば、いわゆる片側ＬＤＤ構造の半導体装置における高濃度（Ｎ＋型）のソース領域８Ａに隣接するように一導電型（Ｐ＋型）の高濃度領域９を形成するだけでもソース領域近傍の電位が固定され、基板電流によるバイポーラ動作が起こり難くすることができる。
【００２８】
【発明の効果】
本発明によれば、低濃度のソース領域の極近傍に高濃度のソース領域を（従来のようなドリフト領域の距離を持たせずに）形成することで、従来の両側ＬＤＤ構造の半導体装置にみられるドリフト領域の距離に起因する駆動能力の低下という問題を抑止でき、電流利得βのみを引き下げ、動作時におけるドレイン耐圧を向上させることができる。
【００２９】
また、逆導電型の高濃度のソース領域に隣接するように一導電型の高濃度領域を形成することで、ソース領域近傍の電位が固定され、基板電流によるバイポーラ動作が起こり難くなり、動作時におけるドレイン耐圧を向上させることができる。
【００３０】
更に、逆導電型の高濃度のソース領域及び一導電型の高濃度領域をそれぞれに包み込むように逆導電型の低濃度のソース領域及び一導電型の低濃度領域を形成することで、基板の比較的深い箇所までソース領域近傍の電位がより強固に固定され、基板電流によるバイポーラ動作が起こり難くすることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図２】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図３】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図４】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図５】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図６】従来の半導体装置を示す断面図である。
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関し、更に言えば、駆動能力の低下を抑えつつ、動作耐圧の向上を図る技術に関する。
【０００２】
【従来の技術】
図６は従来の半導体装置を説明するための断面図である。
【０００３】
図６において、５１は一導電型、例えばＰ型の半導体基板で、当該基板５１上にゲート酸化膜５２を介してゲート電極５３が形成され、当該ゲート電極５３に隣接するように片側ＬＤＤ構造のソース・ドレイン領域が形成されている。即ち、ソース領域側には前記ゲート電極５３に隣接するように高濃度（Ｎ＋型）のソース領域５５が形成され、ドレイン領域側には前記ゲート電極５３に隣接するように低濃度（Ｎ−型）のドレイン領域５４が形成され、当該低濃度のドレイン領域５４内に高濃度（Ｎ＋型）のドレイン領域５６が形成された片側ＬＤＤ構造のソース・ドレイン領域を有する半導体装置である。
【０００４】
【発明が解決しようとする課題】
上述したようなドレイン領域側にしか高電圧が印加されない片側ＬＤＤ構造の半導体装置において、ドレイン領域側は、電界が集中するのを緩和するために前述したように高濃度のドレイン領域５６を低濃度のドレイン領域５４で囲んでいたが、ソース領域側は高濃度のソース領域５５だけであった。
【０００５】
このような構造の半導体装置であっても静的な耐圧に関しては、特に問題にする必要はなかった。しかし、動作時には、以下に説明する問題が発生していた。
【０００６】
即ち、ソース領域（エミッタ領域）、基板（ベース領域）、そしてドレイン領域（コレクタ領域）から成るバイポーラ構造において、エミッタ領域は高濃度のソース領域５５が剥き出しのため、キャリアの注入効率が良く、少ない基板電流（Ｉsub）で容易にバイポーラトランジスタがオンしてしまう。
【０００７】
つまり、バイポーラトランジスタにおける電流利得βが高いため、両側ＬＤＤ構造の半導体装置に比して動作時のドレイン耐圧が低下してしまう。
【０００８】
ここで、一般的に用いられている両側ＬＤＤ構造を採用すれば電流利得βが下がり確かに耐圧はもつが、本来、ソース側は耐圧を必要としないにもかかわらず、ソース側にも通常のＬＤＤ構造を採用することで、図６に示すようなドレイン側と同様のドリフト領域の距離（Ｌ）を持つことになり、オン抵抗が上昇し、駆動能力が低下することになる。
【０００９】
【課題を解決するための手段】
そこで、上記課題に鑑みて本発明の半導体装置は、一導電型の半導体基板上に第１、第２のゲート酸化膜を介して形成されたゲート電極と、当該ゲート電極に隣接するように形成された逆導電型の低濃度及び高濃度のソース・ドレイン領域とを有するものにおいて、前記低濃度及び高濃度のソース領域に隣接するように形成された一導電型の低濃度領域及び高濃度領域とを具備したことを特徴とする。
【００１０】
また、その製造方法は、前記基板上のソース・ドレイン形成領域上に開口を有する第１のレジスト膜を形成し、当該レジスト膜をマスクにして前記基板に逆導電型の第１の不純物をイオン注入して第１の不純物注入領域を形成する。次に、前記基板上の前記ソース形成領域近傍に開口を有する第２のレジスト膜を形成し、当該レジスト膜をマスクにして前記基板に一導電型の第２の不純物をイオン注入して第２の不純物注入領域を形成する。続いて、前記第１，第２の不純物を拡散させて逆導電型の低濃度のソース・ドレイン領域を形成すると共に、当該低濃度のソース領域に隣接するように一導電型の低濃度領域を形成する。更に、前記基板上に形成した耐酸化性膜をマスクに選択酸化して所定領域に素子分離膜を形成すると共に第1のゲート酸化膜を形成した後に、当該素子分離膜及び第1のゲート酸化膜以外の領域に第２のゲート酸化膜を形成し、前記第1のゲート酸化膜から第２のゲート酸化膜上に跨るようにゲート電極を形成する。また、前記基板上の高濃度のソース・ドレイン形成領域上に開口を有する第３のレジスト膜を形成した後に、当該レジスト膜、前記ゲート電極、前記素子分離膜及び前記第1のゲート酸化膜をマスクにして前記基板に逆導電型の第３の不純物をイオン注入して前記ゲート電極の一端部に隣接するように前記低濃度のソース領域内の極近傍に逆導電型の高濃度のソース領域を形成すると共に、前記ゲート電極の他端部から離間された領域に逆導電型の高濃度のドレイン領域を形成する。そして、前記一導電型の低濃度領域上に開口を有する第４のレジスト膜を形成した後に、当該レジスト膜をマスクにして前記基板に一導電型の第４の不純物をイオン注入して前記低濃度領域内に一導電型の高濃度領域を形成する工程とを具備したことを特徴とする。
【００１１】
このとき、前記逆導電型の低濃度のソース領域と前記一導電型の低濃度領域とを形成する工程が、前記基板に注入された導電型の異なる第１及び第２の不純物を同一拡散工程により同時に拡散処理することを特徴とする。
【００１２】
これにより、逆導電型の高濃度のソース領域に隣接するように一導電型の高濃度領域を形成することで、ソース領域近傍の電位をより強固に固定し、基板電流によるバイポーラ動作が起こり難くすることができ、しかも、逆導電型の高濃度のソース領域及び一導電型の高濃度領域をそれぞれに包み込むように逆導電型の低濃度のソース領域及び一導電型の低濃度領域を形成し、かつ拡散深さＸｊを互いに同じ位まで深く形成することで、基板の比較的深い箇所までソース領域近傍の電位を抑えることができ、より電位を固定することができる。
【００１３】
【発明の実施の形態】
以下、本発明の半導体装置とその製造方法に係る一実施形態について図面を参照しながら説明する。
【００１４】
本発明の半導体装置は、図５に示すように一導電型、例えばＰ型の半導体基板１上に第１のゲート酸化膜５Ａから第２のゲート酸化膜６に跨るようにゲート電極７が形成されている。また、前記ゲート電極７の一端（第２のゲート酸化膜６の一端部）に隣接するように低濃度（ＬＮ型）のソース領域３Ａが形成され、当該低濃度のソース領域３Ａ内の極近傍に高濃度（Ｎ＋型）のソース領域８Ａが形成されている。更に、前記ゲート電極７の他端（第２のゲート酸化膜６の他端部）に隣接するように低濃度（ＬＮ型）のドレイン領域３Ｂが形成され、当該低濃度のドレイン領域３Ａ内の前記第１のゲート酸化膜５Ａの一端部に隣接するように高濃度（Ｎ＋型）のドレイン領域８Ｂが形成されている。そして、本発明の特徴である前記低濃度のソース領域３Ａに隣接するように一導電型（ＬＰ型）の低濃度領域４が形成され、前記高濃度のソース領域８Ａに隣接するように一導電型（Ｐ＋型）の高濃度領域９が形成されている。
【００１５】
そして、このような構成を採用することで、従来のようなソース・ドレイン領域とも略対称な低濃度のソース・ドレイン領域を有するＬＤＤ構造の半導体装置に比してドリフト領域を持たないため、その駆動能力の低下を抑えつつ、電流利得βのみを引き下げることができる。従って、動作時におけるドレイン耐圧を向上させることができる。
【００１６】
更には、高濃度（Ｎ＋型）のソース領域８Ａに隣接するように一導電型（Ｐ＋型）の高濃度領域９を形成することで、ソース領域近傍の電位がより強固に固定され、基板電流によるバイポーラ動作が起こり難くすることができる。
【００１７】
しかも、高濃度（Ｎ＋型）のソース領域８Ａ及び一導電型（Ｐ＋型）の高濃度領域９をそれぞれに包み込むように低濃度（ＬＮ型）のソース領域３Ａ及び一導電型（ＬＰ型）の低濃度領域４を形成し、かつ後述するように同一熱処理のため、拡散深さＸｊが互いに同じ位にまで深く形成されることで、基板の比較的深い箇所までソース領域近傍の電位を抑えることができ、より電位を固定することができる。
【００１８】
以下、上記半導体装置の製造方法について図面を参照しながら説明する。
【００１９】
先ず、図１において、Ｐ型の半導体基板１上に形成したレジスト膜をマスクにし、不純物をイオン注入して不純物注入領域を形成する。尚、図１では、その開口幅が少なくともドレイン形成領域側よりもソース形成領域側が狭くなるように形成された不図示のレジスト膜をマスクにして、リンイオンをおよそ１００ＫｅＶの加速電圧で、およそ６×１０12／ｃｍ2の注入量でイオン注入し、第１の不純物注入領域２を形成した後の、第２の不純物注入領域４を形成する工程を示している。即ち、前記第１の不純物注入領域２を形成した後に、第２の不純物注入領域形成領域上に開口を有するレジスト膜（ＰＲ）３をマスクにして、ボロンイオンをおよそ８０ＫｅＶの加速電圧で、およそ１．９×１０13／ｃｍ2の注入量でイオン注入して、第２の不純物注入領域４を形成した状態を示している。
【００２０】
続いて、図２において、前記レジスト膜（ＰＲ）３を除去した後に、前記リンイオン及びボロンイオンを熱拡散させて低濃度（ＬＮ型）のソース・ドレイン領域３Ａ，３Ｂを形成すると共に、当該低濃度（ＬＮ型）のソース領域３Ａに隣接するように一導電型（ＬＰ型）の低濃度領域（低濃度のＰ型領域）４を形成する。このとき、同一熱処理であるため、低濃度（ＬＮ型）のソース領域３Ａと一導電型（ＬＰ型）の低濃度領域４は、拡散深さＸｊが互いに同じ位にまで深く形成される。尚、このとき、１１００℃で４時間の熱拡散処理を施している。
【００２１】
次に、図３において、前記基板１上に不図示のパッド酸化膜及び所定領域（第１のゲート酸化膜形成領域及び素子分離膜形成領域）に開口を有する耐酸化性膜としてのシリコン窒化膜を形成した後に、当該シリコン窒化膜をマスクにして周知なＬＯＣＯＳ法により選択酸化しておよそ１０００ｎｍの膜厚の第１のゲート酸化膜５Ａ及び素子分離膜５Ｂをそれぞれ形成する。更に、前記パッド酸化膜及びシリコン窒化膜を除去した後に、前記第１のゲート酸化膜５Ａ及び素子分離膜５Ｂが形成されていない基板１上を熱酸化しておよそ１５０ｎｍの膜厚の第２のゲート酸化膜６を形成する。そして、前記基板１上におよそ４００ｎｍの膜厚のポリシリコン膜を形成し、当該ポリシリコン膜を導電化処理した後に、不図示のレジスト膜をマスクにパターニングして前記第１のゲート酸化膜５Ａから第２のゲート酸化膜６に跨るようにゲート電極７を形成する。このとき、ゲート電極７が形成された以外の基板１上の第２のゲート酸化膜６は除去される。
【００２２】
更に、図４において、前記基板１上に形成したレジスト膜１１をマスクにして、前記ゲート電極７の一端部に隣接するようにＮ型の不純物をイオン注入し、また前記ゲート電極７の他端部から離間され、かつ前記第１のゲート酸化膜５Ａの一端部に隣接するようにＮ型の不純物をイオン注入して、前記低濃度のソース領域３Ａ内の極近傍に高濃度（Ｎ＋型）のソース領域８Ａを形成すると共に、前記低濃度のドレイン領域３Ｂ内の前記第１のゲート酸化膜５Ａの一端部に隣接するように高濃度（Ｎ＋型）のドレイン領域８Ｂを形成する。このとき、ヒ素イオンをおよそ８０ＫｅＶの加速電圧で、およそ６×１０15／ｃｍ2の注入量でイオン注入している。
【００２３】
更にまた、図５に示すように前記基板１上に形成したレジスト膜１２をマスクにして、前記高濃度（Ｎ＋型）のソース領域８Ａに隣接するようにＰ型の不純物をイオン注入して、前記一導電型（ＬＰ型）の低濃度領域４内に一導電型（Ｐ＋型）の高濃度領域（高濃度のＰ型領域）９を形成する。このとき、ボロンイオンをおよそ３０ＫｅＶの加速電圧で、およそ１．８×１０15／ｃｍ2の注入量でイオン注入している。
【００２４】
以下図示した説明は省略するが、全面に層間絶縁膜を形成し、前記ソース・ドレイン領域にコンタクトするように当該層間絶縁膜にコンタクト孔を形成した後に、当該コンタクト孔を介してソース・ドレイン電極を形成する。
【００２５】
このように本発明の製造方法では、前述したように前記基板１表層に形成した低濃度のソース領域３Ａ内の極近傍に高濃度のソース領域８Ａを（図６に示すようなドリフト領域の距離（Ｌ）を持たせずに）形成することができ、従来の両側ＬＤＤ構造の半導体装置にみられるドリフト領域の距離（Ｌ）に起因する駆動能力の低下（オン抵抗が上昇する）という問題を抑止でき、電流利得βのみを引き下げることができる。従って、動作時におけるドレイン耐圧を向上させることができる。
【００２６】
しかも、高濃度（Ｎ＋型）のソース領域８Ａ及び一導電型（Ｐ＋型）の高濃度領域９をそれぞれに包み込むように低濃度（ＬＮ型）のソース領域３Ａ及び一導電型（ＬＰ型）の低濃度領域４を形成することで、基板の比較的深い箇所までソース領域近傍の電位がより強固に固定され、基板電流によるバイポーラ動作が起こり難くすることができる。
【００２７】
更に言えば、いわゆる片側ＬＤＤ構造の半導体装置における高濃度（Ｎ＋型）のソース領域８Ａに隣接するように一導電型（Ｐ＋型）の高濃度領域９を形成するだけでもソース領域近傍の電位が固定され、基板電流によるバイポーラ動作が起こり難くすることができる。
【００２８】
【発明の効果】
本発明によれば、低濃度のソース領域の極近傍に高濃度のソース領域を（従来のようなドリフト領域の距離を持たせずに）形成することで、従来の両側ＬＤＤ構造の半導体装置にみられるドリフト領域の距離に起因する駆動能力の低下という問題を抑止でき、電流利得βのみを引き下げ、動作時におけるドレイン耐圧を向上させることができる。
【００２９】
また、逆導電型の高濃度のソース領域に隣接するように一導電型の高濃度領域を形成することで、ソース領域近傍の電位が固定され、基板電流によるバイポーラ動作が起こり難くなり、動作時におけるドレイン耐圧を向上させることができる。
【００３０】
更に、逆導電型の高濃度のソース領域及び一導電型の高濃度領域をそれぞれに包み込むように逆導電型の低濃度のソース領域及び一導電型の低濃度領域を形成することで、基板の比較的深い箇所までソース領域近傍の電位がより強固に固定され、基板電流によるバイポーラ動作が起こり難くすることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図２】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図３】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図４】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図５】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図６】従来の半導体装置を示す断面図である。
Claims (6)
- 一導電型の半導体基板上に第１、第２のゲ−ト酸化膜を介して形成されたゲ−ト電極を有する半導体装置において、
前記ゲート電極と隣接するように形成された逆導電型の低濃度のドレイン領域及びソース領域と、
前記低濃度のドレイン領域内に形成された逆導電型の高濃度のドレイン領域と、
前記低濃度のソース領域内に形成された逆導電型の高濃度のソース領域と、
前記低濃度のソース領域と、前記ゲート電極に離間する側で隣接するように形成された一導電型の低濃度領域と、
前記高濃度のソース領域と、前記ゲート電極に離間する側で隣接するように形成された一導電型の高濃度領域と、を具備したことを特徴とする半導体装置。 - 前記逆導電型の低濃度のソ−ス領域と前記一導電型の低濃度領域とが、前記基板に注入された導電型の異なる２種類の不純物が同時に拡散処理されて成ることを特徴とする請求項１に記載の半導体装置。
- 一導電型の半導体基板上の第１及び第２の所定領域内にそれぞれ逆導電型の第１の不純物及び一導電型の第２の不純物が注入された第１の不純物注入領域及び第２の不純物注入領域を形成する第１の工程と、
前記第１，第２の不純物を拡散させて逆導電型の低濃度のソ−ス・ドレイン領域を形成すると共に当該低濃度のソ−ス領域に隣接するように一導電型の低濃度領域を形成する第２の工程と、
前記逆導電型の低濃度のソ−ス・ドレイン領域および前記一導電型の低濃度領域が形成された前記基板上に形成した耐酸化性膜をマスクに選択酸化して所定領域に素子分離膜を形成すると共に第１のゲ−ト酸化膜を形成した後に、当該素子分離膜及び第１のゲ−ト酸化膜以外の領域に第２のゲ−ト酸化膜を形成する第３の工程と、
前記第１のゲ−ト酸化膜から第２のゲ−ト酸化膜上に跨るようにゲ−ト電極を形成する第４の工程と、
前記基板上の高濃度 のソ−ス・ドレイン形成領域上に開口を有する第３のレジスト膜を形成する第５の工程と、
前記第３のレジスト膜、前記ゲ−ト電極、前記素子分離膜及び前記第１のゲ−ト酸化膜をマスクにして前記基板に逆導電型の第３の不純物をイオン注入して前記ゲ−ト電極の一端部に隣接するように前記低濃度のソ−ス領域内の極近傍に逆導電型の高濃度のソ−ス領域を形成すると共に前記ゲ−ト電極の他端部から離間された領域に逆導電型の高濃度のドレイン領域を形成する第６の工程と、
前記一導電型の低濃度領域上に開口を有する第４のレジスト膜を形成した後に当該レジスト膜をマスクにして前記基板に一導電型の第４の不純物をイオン注入して、前記低濃度領域内に前記逆導電型の高濃度のソ−ス領域と前記ゲート電極に離間する側で隣接するよう導電型の高濃度領域を形成する第７の工程と、を具備し、上記の工程順序に従うことを特徴とする半導体装置の製造方法。 - 前記逆導電型の低濃度のソ−ス・ドレイン領域と前記一導電型の低濃度領域とを形成する工程が、前記基板に注入された導電型の異なる第１及び第２の不純物を同一拡散工程により同時に拡散処理することを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記逆導電型の低濃度のソ−ス・ドレイン領域を形成する工程がリンイオンから成る前記第１の不純物をイオン注入し拡散させるもので、一導電型の低濃度領域を形成する工程がボロンイオンから成る前記第２の不純物をイオン注入し拡散させるものであることを特徴とする請求項３または請求項４に記載の半導体装置の製造方法。
- 前記逆導電型の低濃度のソ−ス・ドレイン領域を形成する工程がリンイオンから成る前記第１の不純物をイオン注入し拡散させるもので、一導電型の低濃度領域を形成する工程がボロンイオンから成る前記第２の不純物をイオン注入し拡散させるもので、前記高濃度のソ−ス・ドレイン領域を形成する工程がヒ素イオンから成る前記第３の不純物をイオン注入したもので、前記一導電型の高濃度領域を形成する工程がニフツ化ボロンイオンから成る第４の不純物をイオン注入したものであることを特徴とする請求項３に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000318805A JP3802331B2 (ja) | 2000-10-19 | 2000-10-19 | 半導体装置とその製造方法 |
| TW090120059A TW521437B (en) | 2000-10-19 | 2001-08-16 | Semiconductor device and process thereof |
| US09/944,452 US6713331B2 (en) | 2000-10-19 | 2001-08-31 | Semiconductor device manufacturing using one element separation film |
| US10/738,002 US7161210B2 (en) | 2000-10-19 | 2003-12-17 | Semiconductor device with source and drain regions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000318805A JP3802331B2 (ja) | 2000-10-19 | 2000-10-19 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124670A JP2002124670A (ja) | 2002-04-26 |
| JP3802331B2 true JP3802331B2 (ja) | 2006-07-26 |
Family
ID=18797376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000318805A Expired - Fee Related JP3802331B2 (ja) | 2000-10-19 | 2000-10-19 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3802331B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4839578B2 (ja) * | 2004-04-26 | 2011-12-21 | 富士電機株式会社 | 横形半導体装置 |
| WO2013069070A1 (ja) * | 2011-11-11 | 2013-05-16 | パイオニア株式会社 | 半導体装置およびこれを用いたアクティブマトリクス駆動回路 |
-
2000
- 2000-10-19 JP JP2000318805A patent/JP3802331B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002124670A (ja) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3443355B2 (ja) | 半導体装置の製造方法 | |
| JP3831602B2 (ja) | 半導体装置の製造方法 | |
| JP3831598B2 (ja) | 半導体装置とその製造方法 | |
| JP2003158178A (ja) | 半導体装置およびその製造方法 | |
| KR100236098B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP2013179333A (ja) | 半導体装置 | |
| JP3448546B2 (ja) | 半導体装置とその製造方法 | |
| EP0964454A1 (en) | Field-effect transistor having a lightly doped drain region and method of making the same | |
| JP3485491B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| JP2010118622A (ja) | 半導体装置及びその製造方法 | |
| US6713331B2 (en) | Semiconductor device manufacturing using one element separation film | |
| JP2006253334A (ja) | 半導体装置及びその製造方法 | |
| JP2004022769A (ja) | 横型高耐圧半導体装置 | |
| JP2004031805A (ja) | 半導体装置及びその製造方法 | |
| JP3802331B2 (ja) | 半導体装置とその製造方法 | |
| JP2834058B2 (ja) | 半導体装置の製造方法 | |
| KR100342804B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4186247B2 (ja) | 半導体装置の製造方法および導電性シリコン膜の形成方法 | |
| JPH09260659A (ja) | 半導体素子およびその製造方法 | |
| JP2002134738A (ja) | 半導体装置とその製造方法 | |
| JP2004063918A (ja) | 横型ｍｏｓトランジスタ | |
| KR20110078531A (ko) | 고전압 반도체 소자 및 고전압 반도체 소자의 제조 방법 | |
| JP4050077B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3714396B2 (ja) | 半導体装置の製造方法 | |
| KR100479820B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040720 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060427 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |