JP2004031805A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004031805A JP2004031805A JP2002188283A JP2002188283A JP2004031805A JP 2004031805 A JP2004031805 A JP 2004031805A JP 2002188283 A JP2002188283 A JP 2002188283A JP 2002188283 A JP2002188283 A JP 2002188283A JP 2004031805 A JP2004031805 A JP 2004031805A
- Authority
- JP
- Japan
- Prior art keywords
- drain layer
- concentration drain
- forming
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005468 ion implantation Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 230000015556 catabolic process Effects 0.000 abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 96
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】高耐圧ＭＯＳトランジスタの静電破壊耐量を向上させる。
【解決手段】ＭＯＳトランジスタのＮ＋型ドレイン層９の下にはＮ−型ドレイン層１１が形成されないようにし、かつＮ＋型ドレイン層９の下の領域にＰ＋型埋め込み層１１を形成した。Ｎ＋型ドレイン層９とＰ＋型埋め込み層１１との間で、濃度の高いＰＮ接合が形成される。即ち、局所的に接合耐圧が小さい領域が形成される。このため、ゲート電極６の下のＮ−型ドレイン層２が熱破壊する前に、サージ電流はこのＰＮ接合を通ってシリコン基板１に逃げる。その結果、ＥＳＤ耐量を向上することができる。
【選択図】図３
【解決手段】ＭＯＳトランジスタのＮ＋型ドレイン層９の下にはＮ−型ドレイン層１１が形成されないようにし、かつＮ＋型ドレイン層９の下の領域にＰ＋型埋め込み層１１を形成した。Ｎ＋型ドレイン層９とＰ＋型埋め込み層１１との間で、濃度の高いＰＮ接合が形成される。即ち、局所的に接合耐圧が小さい領域が形成される。このため、ゲート電極６の下のＮ−型ドレイン層２が熱破壊する前に、サージ電流はこのＰＮ接合を通ってシリコン基板１に逃げる。その結果、ＥＳＤ耐量を向上することができる。
【選択図】図３
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に半導体集積回路に内蔵される高耐圧ＭＯＳトランジスタに関する。
【０００２】
【従来の技術】
高耐圧ＭＯＳトランジスタは、高いソースドレイン耐圧（ＢＶＤＳ）、あるいは高いゲート耐圧を有しており、ＬＣＤドライバー、ＥＬドライバーや電源回路等に応用されている。
【０００３】
図９は、従来例に係るＮチャネル型の高耐圧ＭＯＳトランジスタの構造を示す断面図である。Ｐ型のシリコン基板１００の表面にゲート酸化膜１０１、厚いフィールド酸化膜１０２が形成されている。そして、ゲート酸化膜１０１から隣接するフィールド酸化膜１０２の一部上に延在するゲート電極１０３が形成されている。このゲート電極１０３の一方の端に隣接するシリコン基板１００の表面領域にＮ＋型ソース層１０４が形成されている。また、ゲート電極１０３の他方の端から離間して、半導体基板１００の表面にＮ＋型ドレイン層１０５が形成されている。
【０００４】
このＮ＋型ドレイン層１０５とゲート電極１０３の他端の間であってシリコン基板１の表面領域（オフセット領域）には、Ｎ−型ドレイン層１０６が形成されている。Ｎ−型ドレイン層１０６は、Ｎ＋型ドレイン層１０５より深く拡散され、フィールド酸化膜１０２の下方からゲート電極１０３の端に至る領域に広がっている。
【０００５】
上記の高耐圧ＭＯＳトランジスタ構造によれば、Ｎ−型ドレイン層１０６を設けたことにより、ドレイン層１０６に高電圧を印加した場合に、Ｎ−型ドレイン層１０６の中に空乏層が広がることでドレイン電界が緩和されるため、高いソースドレイン耐圧を得ることができる。また、ゲート電極１０３はゲート酸化膜１０１から隣接するフィールド酸化膜１０２の一部上に延在しているため、ゲート酸化膜１０３の破壊にも強い構造を有している。
【０００６】
【発明が解決しようとする課題】
しかしながら、本発明者の実験によれば、上記従来のトランジスタ構造では、静電破壊耐量（以下、ＥＳＤ耐量という）が低いという問題があった。例えば、人体モデルに基づく一般的な静電破壊試験（容量１００ｐＦ、抵抗１．５ＫΩ）によれば、５００Ｖ程度のＥＳＤ耐量であり、これは不充分な値であった。
【０００７】
【課題を解決するための手段】
そこで、本発明者は従来のトランジスタの静電破壊の原因を検討したところ、サージ電流がゲート電極１０３の下のＮ−型ドレイン層１０６（図９中のＡの部分）に集中し、この部分が熱破壊してしまうことが判明した。
【０００８】
そこで、本発明は図３（ａ）に示すように、Ｎ＋型ドレイン層９の下にはＮ−型ドレイン層２が形成されないようにし、かつＮ＋型ドレイン層９の下の領域にＰ＋型埋め込み層１１を形成した。これにより、Ｎ＋型ドレイン層９とＰ＋型埋め込み層１１との間でＰＮ接合が形成される。局所的に接合耐圧が小さい領域が形成される。このため、ゲート電極６の下のＮ−型ドレイン層２が熱破壊する前に、サージ電流はＮ＋型ドレイン層９からシリコン基板１に逃げる。その結果、ＥＳＤ耐量を向上することができる。
【０００９】
【発明の実施の形態】
次に、本発明の第１の実施形態による半導体装置及びその製造方法について図面を参照しながら説明する。
【００１０】
まず、図１（ａ）に示すように、Ｐ型シリコン基板１の表面にイオン注入・熱拡散によりＮ−型ドレイン層２Ａ，２Ｂを形成する。Ｎ−型ドレイン層２Ａ，２Ｂの間は離間されている。すなわち、所定のマスクを用い、この離間領域にはイオン注入がされないようにしているため、Ｎ−型ドレイン層は形成されない。ここで、Ｐ型シリコン基板１の不純物濃度は約１×１０１５／ｃｍ３である。また、イオン注入は、例えばリン（１１Ｐ＋）をｄｏｓｅ量１×１０１３／ｃｍ２の条件でＰ型シリコン基板１に打ち込む。また、熱拡散の条件は例えば１１００°Ｃ、Ｎ２雰囲気である。この結果、Ｎ−型ドレイン層２Ａ，２Ｂは、約１．２μｍの深さに拡散される。
【００１１】
次に、図１（ｂ）に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法を用いて、Ｎ−型ドレイン層２Ａ，２Ｂの表面に、それぞれ厚いフィールド酸化膜４Ａ，４Ｂを形成する。フィールド酸化膜４Ａ，４Ｂは一般には素子分離用に形成されるが、この半導体装置では高耐圧トランジスタの耐圧を向上するために利用している。その膜厚は目標耐圧によって異なるが、３００ｎｍ〜６００ｎｍ程度である。さらに厚いフィールド酸化膜４Ａ，４Ｂを除く、シリコン基板１の表面領域にゲート酸化膜３を形成する。その膜厚もトランジスタのゲート耐圧の目標耐圧によって異なるが、１５ｎｍ〜１００ｎｍ程度である。厚いフィールド酸化膜４Ａ，４Ｂは、ゲート酸化膜３よりも相当厚い膜厚を有している。
【００１２】
次に、図１（ｃ）に示すように、ＬＰＣＶＤ法により全面にポリシリコン層５を堆積し、更にリン等の不純物を拡散して低抵抗化する。
【００１３】
次に、図２（ａ）に示すように、ポリシリコン層５を不図示のフォトレジストを用いて選択的にエッチングし、ゲート電極６を形成する。ゲート電極６は、
ゲート酸化膜３上から隣接するフィールド酸化膜４Ａの一部上に延在するようにエッチングされる。
【００１４】
次に、図２（ｂ）に示すように、Ｎ＋型ソース層８及びＮ＋型ドレイン層９を形成する。この工程は、Ｎ−型ドレイン層２Ａ，２Ｂの間に開口を有するフォトレジスト層７を形成し、このフォトレジスト層７をマスクとしてイオン入入を行う。このイオン注入は、例えば砒素（７５Ａｓ＋）をｄｏｓｅ量４×１０１５／ｃｍ２、加速エネルギー４０ＫｅＶの条件で打ち込み、その後、リン（３１Ｐ＋）をｄｏｓｅ量４×１０１５／ｃｍ２、加速エネルギー４０ＫｅＶの条件で打ち込む。即ち、Ｎ＋型ソース層８及びＮ＋型ドレイン層９は、砒素（７５Ａｓ＋）とリン（３１Ｐ＋）の２種類のＮ型不純物で形成される。その後の熱処理で、リン（３１Ｐ＋）は砒素（７５Ａｓ＋）より深く拡散されるため、ソースドレイン耐圧の向上に効果がある。
【００１５】
次に、図２（ｃ）に示すように、フォトレジスト層７を除去した後に、さらに別のフォトレジスト層１０をマスク露光及び現像により形成する。このフォトレジスト層１０は、フォトレジスト層７よりも小さな開口を有している。すなわち、Ｎ＋型ドレイン層９のイオン注入領域よりも内側の領域をイオン注入領域として設定している。そして、フォトレジスト層１０をマスクとして、例えばボロン（１１Ｂ＋）をｄｏｓｅ量４×１０１２／ｃｍ２、加速エネルギー１６０ＫｅＶの条件で打ち込む。
【００１６】
これにより、Ｎ＋型ドレイン層９よりも深い領域にＰ＋型埋め込み層１１が形成される。上記のようにイオン注入領域を設定しているので、Ｐ＋型埋め込み層１１はＮ−型ドレイン層２Ａ，２Ｂとの重畳が起こりにくくなる。このため、Ｎ−型ドレイン層２Ａ，２Ｂの不純物濃度に影響されずに、Ｐ＋型埋め込み層１１の不純物濃度を高精度で制御することがでるようになり、ＥＳＤ耐量の制御が容易になる。
【００１７】
次に、図３（ａ）に示すように、フォトレジスト層１０を除去し、８００°Ｃで、Ｎ＋型ソース層８及びＮ＋型ドレイン層９のアニールを行う。
【００１８】
そして、図３（ｂ）に示すように、層間絶縁膜としてＢＰＳＧ膜１２をＣＶＤ法により堆積する。その後、Ｎ＋型ソース層８及びＮ＋型ドレイン層９上にコンタクトホールを形成し、Ｎ＋型ソース層８上にソース電極１３、Ｎ＋型ドレイン層９上にドレイン電極１４を形成する。
【００１９】
このようにして完成した半導体装置によれば、Ｎ＋型ドレイン層９の下にはＮ−型ドレイン層２が形成されないようにし、かつＮ＋型ドレイン層９の下の領域にＰ＋型埋め込み層１１を形成している。Ｎ＋型ドレイン層９とＰ＋型埋め込み層１１との間で、濃度の高いＰＮ接合が形成される。即ち、局所的に接合耐圧が小さい領域が形成される。このため、ゲート電極６の下のＮ−型ドレイン層２が熱破壊する前に、サージ電流はこのＰＮ接合を通ってシリコン基板１に逃げる。その結果、ＥＳＤ耐量を向上することができる。
【００２０】
図４は、Ｐ＋型埋め込み層１１を形成するための上記イオン注入工程におけるボロン（１１Ｂ＋）のｄｏｓｅ量と最小ソースドレイン耐圧ＢＶＤＳｍｉｎとの関係を示す図である。ここで、最小ソースドレイン耐圧ＢＶＤＳｍｉｎは、トランジスタが動作中の場合を含めて最も低いソースドレイン耐圧である。一般に、Ｎチャネル型ＭＯＳトランジスタのソースドレイン耐圧はゲート電圧依存性を示し、ソースドレイン間に電流が流れている状態に対応して、あるゲート電圧の時に最小となる。図４に示すように、ボロン（１１Ｂ＋）のｄｏｓｅ量が０〜４×１０１２／ｃｍ２の範囲で、最小ソースドレイン耐圧ＢＶＤＳｍｉｎは３６Ｖでほぼ一定である。
【００２１】
図５は、Ｐ＋型埋め込み層１１を形成するための上記イオン注入工程におけるボロン（１１Ｂ＋）のｄｏｓｅ量とＥＳＤ耐量の関係を示す図である。ＥＳＤ耐量はボロン（１１Ｂ＋）のｄｏｓｅ量が「０」の場合には、８００Ｖである。この場合でも従来例に比してＥＳＤ耐量は向上しているが、ボロン（１１Ｂ＋）のｄｏｓｅ量が４×１０１２／ｃｍ２の場合には、２７００Ｖに向上することが実験的に確認された。
【００２２】
次に、本発明の第２の実施形態による半導体装置及びその製造方法について図面を参照しながら説明する。なお、第１の実施形態の図１〜図３と同一の構成部分については同一の符号を付す。
【００２３】
まず、図６（ａ）に示すように、Ｐ型シリコン基板１の表面にＮ−型ドレイン層を形成する。第１の実施形態と異なる点は、Ｎ−型ドレイン層２は、離間領域を有しない点である。その他のプロセス条件は第１の実施形態と全く同じである。
【００２４】
次に、図６（ｂ）に示すように、ゲート酸化膜３、フィールド酸化膜４Ａ，４Ｂを形成する。そして、図６（ｃ）に示すように、全面にポリシリコン層５を形成する。ここまでの工程も第１の実施形態と全く同じである。
【００２５】
次に、図７（ａ）に示すように、Ｎ−型ドレイン層２上にフォトレジスト層２０を形成し、例えば砒素（７５Ａｓ＋）をｄｏｓｅ量４×１０１５／ｃｍ２、加速エネルギー４０ＫｅＶの条件で打ち込み、Ｎ＋型ソース層２１を形成する。
【００２６】
次に、図７（ｂ）に示すように、フォトレジスト層２０を除去した後に、別のフォトレジスト層２２を形成し、Ｎ＋型ドレイン層２３の形成予定領域に開口部を設ける。そして、この開口部から、例えば砒素（７５Ａｓ＋）をｄｏｓｅ量４×１０１５／ｃｍ２、加速エネルギー４０ＫｅＶの条件で打ち込み、その後、リン（３１Ｐ＋）をｄｏｓｅ量４×１０１５／ｃｍ２、加速エネルギー４０ＫｅＶの条件で打ち込む。即ち、Ｎ＋型ドレイン層２３は、砒素（７５Ａｓ＋）とリン（３１Ｐ＋）の２種類のＮ型不純物で形成される。その後の熱処理で、リン（３１Ｐ＋）は砒素（７５Ａｓ＋）より深く拡散されるため、ソースドレイン耐圧の向上に効果がある。
【００２７】
続いて、同じフォトレジスト層２２の開口部から、ボロン（１１Ｂ＋）を加速エネルギー１６０ＫｅＶの条件で打ち込むことにより、Ｎ＋型ドレイン層２３の下の領域にＰ＋型埋め込み層２４を形成する。
【００２８】
本実施形態では、Ｎ−型ドレイン層２がＮ＋型ドレイン層２３の下の領域に広がっているため、Ｐ＋型埋め込み層２４の濃度を第１の実施形態のものと同じにするためには、上記ボロンのｄｏｓｅ量よりも増加させる必要がある。
【００２９】
次に、図７（ｃ）に示すように、フォトレジスト層２２を除去し、例えば、８００°Ｃでアニールを行う。これにより、Ｎ＋型ドレイン層２３、Ｐ＋型埋め込み層２４は拡散する。ここで、サージ電流をシリコン基板１に迅速に逃がすためには、Ｐ＋型埋め込み層２４が拡散され、Ｐ型シリコン基板１に接触するようにすることが好ましい。
【００３０】
この後、図８に示すように、層間絶縁膜としてＢＰＳＧ膜１２をＣＶＤ法により堆積する。その後、Ｎ＋型ソース層２１及びＮ＋型ドレイン層２４上にコンタクトホールを形成し、Ｎ＋型ソース層２１上にソース電極１３、Ｎ＋型ドレイン層２４上にドレイン電極１４を形成する。
【００３１】
このように、本実施形態によれば、Ｎ＋型ドレイン層２３の下の領域にＰ＋型埋め込み層２４を形成しているので、Ｎ＋型ドレイン層２３とＰ＋型埋め込み層２４との間で、濃度の高いＰＮ接合が形成される。即ち、局所的に接合耐圧が小さい領域が形成される。このため、ゲート電極６の下のＮ−型ドレイン層２が熱破壊する前に、サージ電流はこのＰＮ接合を通ってシリコン基板１に逃げる。その結果、第１の実施形態と同様に、ＥＳＤ耐量を向上することが期待される。
【００３２】
なお、上記実施形態では、Ｎチャネル型ＭＯＳトランジスタについて説明したが、本発明はＰチャネル型ＭＯＳトランジスタについても同様に適用することができる。
【００３３】
【発明の効果】
本発明によれば、ＭＯＳトランジスタのＮ＋型ドレイン層９の下にはＮ−型ドレイン層２が形成されないようにし、かつＮ＋型ドレイン層９の下の領域にＰ＋型埋め込み層１１を形成した。これにより、ＥＳＤ耐圧を向上することができる。また、Ｐ＋型埋め込み層１１の形成用のボロン注入量を適切に設定することで、トランジスタの最小ソースドレイン耐圧を低下させることなく、ＥＳＤ耐量を少なくとも２７００Ｖに向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による半導体装置及びその製造方法を示す断面図である。
【図２】本発明の第１の実施形態による半導体装置及びその製造方法を示す断面図である。
【図３】本発明の第１の実施形態による半導体装置及びその製造方法を示す断面図である。
【図４】Ｐ＋型埋め込み層１１を形成するための上記イオン注入工程におけるボロン（１１Ｂ＋）のｄｏｓｅ量と最小ソースドレイン耐圧ＢＶＤＳｍｉｎとの関係を示す図である。
【図５】Ｐ＋型埋め込み層１１を形成するための上記イオン注入工程におけるボロン（１１Ｂ＋）のｄｏｓｅ量とＥＳＤ耐量の関係を示す図である。
【図６】本発明の第２の実施形態による半導体装置及びその製造方法を示す断面図である。
【図７】本発明の第２の実施形態による半導体装置及びその製造方法を示す断面図である。
【図８】本発明の第２の実施形態による半導体装置及びその製造方法を示す断面図である。
【図９】従来例に係る半導体装置を示す断面図である。
【発明の属する技術分野】
本発明は、半導体装置に関し、特に半導体集積回路に内蔵される高耐圧ＭＯＳトランジスタに関する。
【０００２】
【従来の技術】
高耐圧ＭＯＳトランジスタは、高いソースドレイン耐圧（ＢＶＤＳ）、あるいは高いゲート耐圧を有しており、ＬＣＤドライバー、ＥＬドライバーや電源回路等に応用されている。
【０００３】
図９は、従来例に係るＮチャネル型の高耐圧ＭＯＳトランジスタの構造を示す断面図である。Ｐ型のシリコン基板１００の表面にゲート酸化膜１０１、厚いフィールド酸化膜１０２が形成されている。そして、ゲート酸化膜１０１から隣接するフィールド酸化膜１０２の一部上に延在するゲート電極１０３が形成されている。このゲート電極１０３の一方の端に隣接するシリコン基板１００の表面領域にＮ＋型ソース層１０４が形成されている。また、ゲート電極１０３の他方の端から離間して、半導体基板１００の表面にＮ＋型ドレイン層１０５が形成されている。
【０００４】
このＮ＋型ドレイン層１０５とゲート電極１０３の他端の間であってシリコン基板１の表面領域（オフセット領域）には、Ｎ−型ドレイン層１０６が形成されている。Ｎ−型ドレイン層１０６は、Ｎ＋型ドレイン層１０５より深く拡散され、フィールド酸化膜１０２の下方からゲート電極１０３の端に至る領域に広がっている。
【０００５】
上記の高耐圧ＭＯＳトランジスタ構造によれば、Ｎ−型ドレイン層１０６を設けたことにより、ドレイン層１０６に高電圧を印加した場合に、Ｎ−型ドレイン層１０６の中に空乏層が広がることでドレイン電界が緩和されるため、高いソースドレイン耐圧を得ることができる。また、ゲート電極１０３はゲート酸化膜１０１から隣接するフィールド酸化膜１０２の一部上に延在しているため、ゲート酸化膜１０３の破壊にも強い構造を有している。
【０００６】
【発明が解決しようとする課題】
しかしながら、本発明者の実験によれば、上記従来のトランジスタ構造では、静電破壊耐量（以下、ＥＳＤ耐量という）が低いという問題があった。例えば、人体モデルに基づく一般的な静電破壊試験（容量１００ｐＦ、抵抗１．５ＫΩ）によれば、５００Ｖ程度のＥＳＤ耐量であり、これは不充分な値であった。
【０００７】
【課題を解決するための手段】
そこで、本発明者は従来のトランジスタの静電破壊の原因を検討したところ、サージ電流がゲート電極１０３の下のＮ−型ドレイン層１０６（図９中のＡの部分）に集中し、この部分が熱破壊してしまうことが判明した。
【０００８】
そこで、本発明は図３（ａ）に示すように、Ｎ＋型ドレイン層９の下にはＮ−型ドレイン層２が形成されないようにし、かつＮ＋型ドレイン層９の下の領域にＰ＋型埋め込み層１１を形成した。これにより、Ｎ＋型ドレイン層９とＰ＋型埋め込み層１１との間でＰＮ接合が形成される。局所的に接合耐圧が小さい領域が形成される。このため、ゲート電極６の下のＮ−型ドレイン層２が熱破壊する前に、サージ電流はＮ＋型ドレイン層９からシリコン基板１に逃げる。その結果、ＥＳＤ耐量を向上することができる。
【０００９】
【発明の実施の形態】
次に、本発明の第１の実施形態による半導体装置及びその製造方法について図面を参照しながら説明する。
【００１０】
まず、図１（ａ）に示すように、Ｐ型シリコン基板１の表面にイオン注入・熱拡散によりＮ−型ドレイン層２Ａ，２Ｂを形成する。Ｎ−型ドレイン層２Ａ，２Ｂの間は離間されている。すなわち、所定のマスクを用い、この離間領域にはイオン注入がされないようにしているため、Ｎ−型ドレイン層は形成されない。ここで、Ｐ型シリコン基板１の不純物濃度は約１×１０１５／ｃｍ３である。また、イオン注入は、例えばリン（１１Ｐ＋）をｄｏｓｅ量１×１０１３／ｃｍ２の条件でＰ型シリコン基板１に打ち込む。また、熱拡散の条件は例えば１１００°Ｃ、Ｎ２雰囲気である。この結果、Ｎ−型ドレイン層２Ａ，２Ｂは、約１．２μｍの深さに拡散される。
【００１１】
次に、図１（ｂ）に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法を用いて、Ｎ−型ドレイン層２Ａ，２Ｂの表面に、それぞれ厚いフィールド酸化膜４Ａ，４Ｂを形成する。フィールド酸化膜４Ａ，４Ｂは一般には素子分離用に形成されるが、この半導体装置では高耐圧トランジスタの耐圧を向上するために利用している。その膜厚は目標耐圧によって異なるが、３００ｎｍ〜６００ｎｍ程度である。さらに厚いフィールド酸化膜４Ａ，４Ｂを除く、シリコン基板１の表面領域にゲート酸化膜３を形成する。その膜厚もトランジスタのゲート耐圧の目標耐圧によって異なるが、１５ｎｍ〜１００ｎｍ程度である。厚いフィールド酸化膜４Ａ，４Ｂは、ゲート酸化膜３よりも相当厚い膜厚を有している。
【００１２】
次に、図１（ｃ）に示すように、ＬＰＣＶＤ法により全面にポリシリコン層５を堆積し、更にリン等の不純物を拡散して低抵抗化する。
【００１３】
次に、図２（ａ）に示すように、ポリシリコン層５を不図示のフォトレジストを用いて選択的にエッチングし、ゲート電極６を形成する。ゲート電極６は、
ゲート酸化膜３上から隣接するフィールド酸化膜４Ａの一部上に延在するようにエッチングされる。
【００１４】
次に、図２（ｂ）に示すように、Ｎ＋型ソース層８及びＮ＋型ドレイン層９を形成する。この工程は、Ｎ−型ドレイン層２Ａ，２Ｂの間に開口を有するフォトレジスト層７を形成し、このフォトレジスト層７をマスクとしてイオン入入を行う。このイオン注入は、例えば砒素（７５Ａｓ＋）をｄｏｓｅ量４×１０１５／ｃｍ２、加速エネルギー４０ＫｅＶの条件で打ち込み、その後、リン（３１Ｐ＋）をｄｏｓｅ量４×１０１５／ｃｍ２、加速エネルギー４０ＫｅＶの条件で打ち込む。即ち、Ｎ＋型ソース層８及びＮ＋型ドレイン層９は、砒素（７５Ａｓ＋）とリン（３１Ｐ＋）の２種類のＮ型不純物で形成される。その後の熱処理で、リン（３１Ｐ＋）は砒素（７５Ａｓ＋）より深く拡散されるため、ソースドレイン耐圧の向上に効果がある。
【００１５】
次に、図２（ｃ）に示すように、フォトレジスト層７を除去した後に、さらに別のフォトレジスト層１０をマスク露光及び現像により形成する。このフォトレジスト層１０は、フォトレジスト層７よりも小さな開口を有している。すなわち、Ｎ＋型ドレイン層９のイオン注入領域よりも内側の領域をイオン注入領域として設定している。そして、フォトレジスト層１０をマスクとして、例えばボロン（１１Ｂ＋）をｄｏｓｅ量４×１０１２／ｃｍ２、加速エネルギー１６０ＫｅＶの条件で打ち込む。
【００１６】
これにより、Ｎ＋型ドレイン層９よりも深い領域にＰ＋型埋め込み層１１が形成される。上記のようにイオン注入領域を設定しているので、Ｐ＋型埋め込み層１１はＮ−型ドレイン層２Ａ，２Ｂとの重畳が起こりにくくなる。このため、Ｎ−型ドレイン層２Ａ，２Ｂの不純物濃度に影響されずに、Ｐ＋型埋め込み層１１の不純物濃度を高精度で制御することがでるようになり、ＥＳＤ耐量の制御が容易になる。
【００１７】
次に、図３（ａ）に示すように、フォトレジスト層１０を除去し、８００°Ｃで、Ｎ＋型ソース層８及びＮ＋型ドレイン層９のアニールを行う。
【００１８】
そして、図３（ｂ）に示すように、層間絶縁膜としてＢＰＳＧ膜１２をＣＶＤ法により堆積する。その後、Ｎ＋型ソース層８及びＮ＋型ドレイン層９上にコンタクトホールを形成し、Ｎ＋型ソース層８上にソース電極１３、Ｎ＋型ドレイン層９上にドレイン電極１４を形成する。
【００１９】
このようにして完成した半導体装置によれば、Ｎ＋型ドレイン層９の下にはＮ−型ドレイン層２が形成されないようにし、かつＮ＋型ドレイン層９の下の領域にＰ＋型埋め込み層１１を形成している。Ｎ＋型ドレイン層９とＰ＋型埋め込み層１１との間で、濃度の高いＰＮ接合が形成される。即ち、局所的に接合耐圧が小さい領域が形成される。このため、ゲート電極６の下のＮ−型ドレイン層２が熱破壊する前に、サージ電流はこのＰＮ接合を通ってシリコン基板１に逃げる。その結果、ＥＳＤ耐量を向上することができる。
【００２０】
図４は、Ｐ＋型埋め込み層１１を形成するための上記イオン注入工程におけるボロン（１１Ｂ＋）のｄｏｓｅ量と最小ソースドレイン耐圧ＢＶＤＳｍｉｎとの関係を示す図である。ここで、最小ソースドレイン耐圧ＢＶＤＳｍｉｎは、トランジスタが動作中の場合を含めて最も低いソースドレイン耐圧である。一般に、Ｎチャネル型ＭＯＳトランジスタのソースドレイン耐圧はゲート電圧依存性を示し、ソースドレイン間に電流が流れている状態に対応して、あるゲート電圧の時に最小となる。図４に示すように、ボロン（１１Ｂ＋）のｄｏｓｅ量が０〜４×１０１２／ｃｍ２の範囲で、最小ソースドレイン耐圧ＢＶＤＳｍｉｎは３６Ｖでほぼ一定である。
【００２１】
図５は、Ｐ＋型埋め込み層１１を形成するための上記イオン注入工程におけるボロン（１１Ｂ＋）のｄｏｓｅ量とＥＳＤ耐量の関係を示す図である。ＥＳＤ耐量はボロン（１１Ｂ＋）のｄｏｓｅ量が「０」の場合には、８００Ｖである。この場合でも従来例に比してＥＳＤ耐量は向上しているが、ボロン（１１Ｂ＋）のｄｏｓｅ量が４×１０１２／ｃｍ２の場合には、２７００Ｖに向上することが実験的に確認された。
【００２２】
次に、本発明の第２の実施形態による半導体装置及びその製造方法について図面を参照しながら説明する。なお、第１の実施形態の図１〜図３と同一の構成部分については同一の符号を付す。
【００２３】
まず、図６（ａ）に示すように、Ｐ型シリコン基板１の表面にＮ−型ドレイン層を形成する。第１の実施形態と異なる点は、Ｎ−型ドレイン層２は、離間領域を有しない点である。その他のプロセス条件は第１の実施形態と全く同じである。
【００２４】
次に、図６（ｂ）に示すように、ゲート酸化膜３、フィールド酸化膜４Ａ，４Ｂを形成する。そして、図６（ｃ）に示すように、全面にポリシリコン層５を形成する。ここまでの工程も第１の実施形態と全く同じである。
【００２５】
次に、図７（ａ）に示すように、Ｎ−型ドレイン層２上にフォトレジスト層２０を形成し、例えば砒素（７５Ａｓ＋）をｄｏｓｅ量４×１０１５／ｃｍ２、加速エネルギー４０ＫｅＶの条件で打ち込み、Ｎ＋型ソース層２１を形成する。
【００２６】
次に、図７（ｂ）に示すように、フォトレジスト層２０を除去した後に、別のフォトレジスト層２２を形成し、Ｎ＋型ドレイン層２３の形成予定領域に開口部を設ける。そして、この開口部から、例えば砒素（７５Ａｓ＋）をｄｏｓｅ量４×１０１５／ｃｍ２、加速エネルギー４０ＫｅＶの条件で打ち込み、その後、リン（３１Ｐ＋）をｄｏｓｅ量４×１０１５／ｃｍ２、加速エネルギー４０ＫｅＶの条件で打ち込む。即ち、Ｎ＋型ドレイン層２３は、砒素（７５Ａｓ＋）とリン（３１Ｐ＋）の２種類のＮ型不純物で形成される。その後の熱処理で、リン（３１Ｐ＋）は砒素（７５Ａｓ＋）より深く拡散されるため、ソースドレイン耐圧の向上に効果がある。
【００２７】
続いて、同じフォトレジスト層２２の開口部から、ボロン（１１Ｂ＋）を加速エネルギー１６０ＫｅＶの条件で打ち込むことにより、Ｎ＋型ドレイン層２３の下の領域にＰ＋型埋め込み層２４を形成する。
【００２８】
本実施形態では、Ｎ−型ドレイン層２がＮ＋型ドレイン層２３の下の領域に広がっているため、Ｐ＋型埋め込み層２４の濃度を第１の実施形態のものと同じにするためには、上記ボロンのｄｏｓｅ量よりも増加させる必要がある。
【００２９】
次に、図７（ｃ）に示すように、フォトレジスト層２２を除去し、例えば、８００°Ｃでアニールを行う。これにより、Ｎ＋型ドレイン層２３、Ｐ＋型埋め込み層２４は拡散する。ここで、サージ電流をシリコン基板１に迅速に逃がすためには、Ｐ＋型埋め込み層２４が拡散され、Ｐ型シリコン基板１に接触するようにすることが好ましい。
【００３０】
この後、図８に示すように、層間絶縁膜としてＢＰＳＧ膜１２をＣＶＤ法により堆積する。その後、Ｎ＋型ソース層２１及びＮ＋型ドレイン層２４上にコンタクトホールを形成し、Ｎ＋型ソース層２１上にソース電極１３、Ｎ＋型ドレイン層２４上にドレイン電極１４を形成する。
【００３１】
このように、本実施形態によれば、Ｎ＋型ドレイン層２３の下の領域にＰ＋型埋め込み層２４を形成しているので、Ｎ＋型ドレイン層２３とＰ＋型埋め込み層２４との間で、濃度の高いＰＮ接合が形成される。即ち、局所的に接合耐圧が小さい領域が形成される。このため、ゲート電極６の下のＮ−型ドレイン層２が熱破壊する前に、サージ電流はこのＰＮ接合を通ってシリコン基板１に逃げる。その結果、第１の実施形態と同様に、ＥＳＤ耐量を向上することが期待される。
【００３２】
なお、上記実施形態では、Ｎチャネル型ＭＯＳトランジスタについて説明したが、本発明はＰチャネル型ＭＯＳトランジスタについても同様に適用することができる。
【００３３】
【発明の効果】
本発明によれば、ＭＯＳトランジスタのＮ＋型ドレイン層９の下にはＮ−型ドレイン層２が形成されないようにし、かつＮ＋型ドレイン層９の下の領域にＰ＋型埋め込み層１１を形成した。これにより、ＥＳＤ耐圧を向上することができる。また、Ｐ＋型埋め込み層１１の形成用のボロン注入量を適切に設定することで、トランジスタの最小ソースドレイン耐圧を低下させることなく、ＥＳＤ耐量を少なくとも２７００Ｖに向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による半導体装置及びその製造方法を示す断面図である。
【図２】本発明の第１の実施形態による半導体装置及びその製造方法を示す断面図である。
【図３】本発明の第１の実施形態による半導体装置及びその製造方法を示す断面図である。
【図４】Ｐ＋型埋め込み層１１を形成するための上記イオン注入工程におけるボロン（１１Ｂ＋）のｄｏｓｅ量と最小ソースドレイン耐圧ＢＶＤＳｍｉｎとの関係を示す図である。
【図５】Ｐ＋型埋め込み層１１を形成するための上記イオン注入工程におけるボロン（１１Ｂ＋）のｄｏｓｅ量とＥＳＤ耐量の関係を示す図である。
【図６】本発明の第２の実施形態による半導体装置及びその製造方法を示す断面図である。
【図７】本発明の第２の実施形態による半導体装置及びその製造方法を示す断面図である。
【図８】本発明の第２の実施形態による半導体装置及びその製造方法を示す断面図である。
【図９】従来例に係る半導体装置を示す断面図である。
Claims (5)
- 第１導電型の半導体基板と、この半導体基板の表面に配置されたゲート絶縁膜と、このゲート絶縁膜上に配置されたゲート電極と、このゲート電極の一方の端に隣接し、前記半導体基板の表面に配置された第２導電型のソース層と、前記ゲート電極の他方の端から離間して、前記半導体基板の表面に配置された第２導電型の高濃度のドレイン層と、この高濃度のドレイン層と前記ゲート電極の他端の間であって前記半導体基板の表面に配置された第２導電型の低濃度のドレイン層と、前記高濃度のドレイン層より深い領域に配置されこの高濃度のドレイン層とＰＮ接合を成す第１導電型の埋め込み層と、を具備することを特徴とする半導体装置。
- 前記低濃度のドレイン層の表面に前記ゲート酸化膜よりも厚い酸化膜が配置され、前記ゲート電極はこの厚い酸化膜の一部上に延在することを特徴とする請求項１記載の半導体装置。
- 第１導電型の半導体基板の表面に第２導電型の低濃度のドレイン層を形成する工程と、
前記半導体基板の表面にゲート絶縁膜を形成する工程と、
このゲート絶縁膜上であって、前記低濃度のドレイン層に隣接してゲート電極を形成する工程と、
前記低濃度のドレイン層に隣接し、前記ゲート電極から離れた前記半導体基板の表面に第２導電型の高濃度のドレイン層を形成する工程と、
前記高濃度のドレイン層より深い位置に、この高濃度のドレイン層とＰＮ接合を成す第１導電型の埋め込み層を形成する工程とを具備することを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板の表面に第２導電型の低濃度のドレイン層を形成する工程と、
この低濃度のドレイン層の表面にフィールド酸化膜を形成する工程と、
前記半導体基板の表面にゲート絶縁膜を形成する工程と、
このゲート絶縁膜上から前記フィールド酸化膜の一部上に延在するゲート電極を形成する工程と、
前記低濃度のドレイン層に隣接し、前記ゲート電極から離れた前記半導体基板の表面に第２導電型の高濃度のドレイン層を形成する工程と、
前記高濃度のドレイン層より深い位置に、この高濃度のドレイン層とＰＮ接合を成す第１導電型の埋め込み層を形成する工程とを具備することを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板の表面に第２導電型の低濃度のドレイン層を形成する工程と、
この低濃度のドレイン層の表面にフィールド酸化膜を形成する工程と、
前記半導体基板の表面上にゲート絶縁膜を形成する工程と、このゲート絶縁上から前記フィールド酸化膜の一部上に延在するゲート電極を形成する工程と、
前記低濃度のドレイン層に接触し、前記ゲート電極から離れた前記半導体基板の表面に第２導電型の高濃度のドレイン層を形成するための第１イオン注入を行う工程と、
前記高濃度のドレイン層のイオン注入領域より内側の領域であって、前記高濃度のドレイン層のイオン注入領域より深い領域に、第１導電型の埋め込み層を形成するための第２イオンを行う工程とを具備することを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002188283A JP4131647B2 (ja) | 2002-06-27 | 2002-06-27 | 半導体装置の製造方法 |
| TW092115499A TW594995B (en) | 2002-06-27 | 2003-06-09 | Semiconductor device and method for manufacture of the same |
| US10/603,091 US6844593B2 (en) | 2002-06-27 | 2003-06-25 | Semiconductor device |
| CNB031478492A CN1240139C (zh) | 2002-06-27 | 2003-06-25 | 半导体装置及其制造方法 |
| KR10-2003-0041872A KR100535854B1 (ko) | 2002-06-27 | 2003-06-26 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002188283A JP4131647B2 (ja) | 2002-06-27 | 2002-06-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004031805A true JP2004031805A (ja) | 2004-01-29 |
| JP4131647B2 JP4131647B2 (ja) | 2008-08-13 |
Family
ID=31183082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002188283A Expired - Fee Related JP4131647B2 (ja) | 2002-06-27 | 2002-06-27 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6844593B2 (ja) |
| JP (1) | JP4131647B2 (ja) |
| KR (1) | KR100535854B1 (ja) |
| CN (1) | CN1240139C (ja) |
| TW (1) | TW594995B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180035155A (ko) | 2016-09-28 | 2018-04-05 | 에이블릭 가부시키가이샤 | 반도체 장치 |
| JP2018517306A (ja) * | 2015-04-10 | 2018-06-28 | 無錫華潤上華科技有限公司 | 横方向拡散金属酸化物半導体電界効果トランジスタ |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI262545B (en) * | 2005-08-30 | 2006-09-21 | Powerchip Semiconductor Corp | Semiconductor device and fabricating method thereof |
| TW200814320A (en) * | 2006-09-15 | 2008-03-16 | Sanyo Electric Co | Semiconductor device and method for making same |
| US8541848B2 (en) * | 2011-10-12 | 2013-09-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | High-voltage MOSFETs having current diversion region in substrate near fieldplate |
| US8907432B2 (en) * | 2012-02-10 | 2014-12-09 | Richtek Technology Corporation | Isolated device and manufacturing method thereof |
| US9559170B2 (en) * | 2012-03-01 | 2017-01-31 | X-Fab Semiconductor Foundries Ag | Electrostatic discharge protection devices |
| US9177953B2 (en) * | 2013-10-31 | 2015-11-03 | Taiwan Semiconductor Manufacturing Company Limited | Circular semiconductor device with electrostatic discharge (ESD) device and functional device |
| JP2017092297A (ja) * | 2015-11-12 | 2017-05-25 | ソニー株式会社 | 電界効果トランジスタ、および半導体装置 |
| KR102513081B1 (ko) | 2016-07-08 | 2023-03-24 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3186405B2 (ja) * | 1994-03-08 | 2001-07-11 | 富士電機株式会社 | 横型ｍｏｓｆｅｔ |
| US6534829B2 (en) * | 1998-06-25 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
-
2002
- 2002-06-27 JP JP2002188283A patent/JP4131647B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-09 TW TW092115499A patent/TW594995B/zh not_active IP Right Cessation
- 2003-06-25 US US10/603,091 patent/US6844593B2/en not_active Expired - Lifetime
- 2003-06-25 CN CNB031478492A patent/CN1240139C/zh not_active Expired - Fee Related
- 2003-06-26 KR KR10-2003-0041872A patent/KR100535854B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018517306A (ja) * | 2015-04-10 | 2018-06-28 | 無錫華潤上華科技有限公司 | 横方向拡散金属酸化物半導体電界効果トランジスタ |
| KR20180035155A (ko) | 2016-09-28 | 2018-04-05 | 에이블릭 가부시키가이샤 | 반도체 장치 |
| US10355077B2 (en) | 2016-09-28 | 2019-07-16 | Ablic Inc. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4131647B2 (ja) | 2008-08-13 |
| CN1479383A (zh) | 2004-03-03 |
| TW200401452A (en) | 2004-01-16 |
| CN1240139C (zh) | 2006-02-01 |
| US6844593B2 (en) | 2005-01-18 |
| TW594995B (en) | 2004-06-21 |
| KR100535854B1 (ko) | 2005-12-12 |
| KR20040002733A (ko) | 2004-01-07 |
| US20040051158A1 (en) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255154B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100909171B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4171251B2 (ja) | 半導体装置及びその製造方法 | |
| JP4131647B2 (ja) | 半導体装置の製造方法 | |
| JP2001308321A (ja) | 半導体装置とその製造方法 | |
| JP4677166B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004335812A (ja) | 高耐圧半導体装置及びその製造方法 | |
| JP2004039773A (ja) | 半導体装置及びその製造方法 | |
| US6451645B1 (en) | Method for manufacturing semiconductor device with power semiconductor element and diode | |
| JP5431663B2 (ja) | 半導体装置及びその製造方法 | |
| US7335549B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2009302114A (ja) | 半導体装置及びその製造方法 | |
| JP2004165648A (ja) | 半導体装置およびその製造方法 | |
| JP2008181934A (ja) | 半導体装置の製造方法 | |
| JP4062799B2 (ja) | 半導体装置およびその製造方法 | |
| JP3788439B2 (ja) | 半導体装置の製造方法 | |
| JP2001068561A (ja) | Ｌｄｍｏｓ型半導体装置の製造方法 | |
| JP2000174218A (ja) | 半導体装置とその製造方法 | |
| JP3802331B2 (ja) | 半導体装置とその製造方法 | |
| JP5784269B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005086140A (ja) | 半導体装置およびその製造方法 | |
| JPH1084111A (ja) | 高耐圧ｍｏｓトランジスタ | |
| JPH11135783A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP2006040907A (ja) | 半導体装置とその製造方法 | |
| JP2004079813A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080527 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |