JPS62232164A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は少なくとも１つの回路素子からなる半導体装置
の製造方法に関し、この層は表面を有する半導体本体を
有しており、この第１表面部分をこの表面に隣接する回
路素子の第１電極領域によって占有し、第１電極領域を
第１導電型とし、ドーピングに対してマスクする第１層
を表面上に存在させ、この層に第１ドーピング処理に用
いる第１開口を第２導電型の回路素子の第２電極領域に
対するドープ剤を設けるために形成し、表面上を見て第
２電極領域を第１電極領域で完全に包囲すると共に、第
１ドーピング処理後第２電極領域の電気的接続のための
導電層を設け、この導電層を第１電極領域から絶縁層で
分離し、かつ第２電極愕域の第２表面部分におけるこの
絶縁層における開口に位置させ、第２表面部分を実際に
第１開口と同じ大きさに形成している。

この種の方法は１９８３年４月６日に公開された欧州公
開特許出願第７６１０６号明細書に記載されている。

通常、回路素子の半導体領域の電気的接続のために、こ
れらの半導体領域をおおう絶縁層に接触開口を設け、そ
のうえ適当なパターン付き（ｐａｊｔｅｒｎｅｄ）導電
層を有する半導体本体を設けている。

これらの接触開口の形成には、例えば隣接する領域間に
形成したｐｎ−接合を残留させ、任意の状態に絶縁層で
おおうように関連する半導体領域に関して整列させるパ
ターンを有するマスキング層が要求される。この整列に
関して、整列公差（ａｌｉｇｎｍｅｎｔ　ｔｏｌｅｒａ
ｎｃｅ）を一体化する。この目的のために、接触開口の
縁と関連する半導体領域を得るのに用いるドーピング開
口の縁との間の最小距離を所望マスクによって規定して
いる。

種々の理由のために、上述する整列公差を考慮する必要
なく半導体領域を接触するのが望ましい。

この場合、ドーピング開口が接触開口としてしばしば用
いられている。この解決には、例えば、いわゆる［ウォ
ッシュド−アウト（ｗａｓｈｅｄ−ｏｕｔ）　Ｊエミッ
タが用いられている。これらの場合、ドーピング開口を
形成する段階と導電層を設ける段階との間において、酸
化媒体における高温度での処理を回避できるにもかかわ
らず、開口は導電層を設ける段階の直前において清浄に
する必要がある。

また、ドーピング開口の縁が僅かに腐食されることは、
実際上、避けられない。特に、小さい浸透深さを有する
半導体領域を使用する場合には、接触させるべき領域を
制限するｐｎ−接合を絶縁層によって十分に保護できな
い危険がある。

清浄ドーピング開口を接触開口として用いる場合には、
接触開口、すなわち、導電層で直接に被覆する関連半導
体領域の表面部分はドーピング開口と少なくとも同じ大
きさにするが、たとえ清浄操作を注意深く行っても、実
際にはこのドーピング開口より僅かに大きい。

上述する欧州公開特許出願第７６、１０６号明細書には
通常の整列公差を考慮する必要がない他の手段が記載さ
れている。この目的のために、酸化に対してマスクする
薄い窒化珪素層およびその上に堆積する多結晶質珪素層
からなる特別のドーピングマスクが使用されている。そ
こで、ドーピング開口を堆積シリコン層に設け、ドープ
剤をこの開口において窒化珪素層を介して注入している
。次いで、堆積７１７３７層を酸化珪素に高温度で転化
している。このように、シリコン層を酸化珪素に転化す
ることによって、元のドーピング開口の区域にドーピン
グ開口より小さい開口を有する酸化珪素層を得ている。

同時に、酸化珪素層をマスクとして使用して、窒化珪素
を減少した大きさのこの開口から除去し、この際この開
口を接触開口として作用させ、導電層を設けている。こ
の場合、絶縁層は半導体領域上に位置する薄い窒化物層
および転化によって得た酸化珪素層からなる二重層によ
って構成されている。

上述する２つの手段において、接触開口は必ずしもドー
ピング開口と同じ大きさでないが、しかし導電層で被覆
される関連半導体領域の表面部分はドーピング開口と実
際に同じ大きさである。ここに記載する「実際に同じ大
きさ」とは接触開口をドーピング開口と同一でないかぎ
り、この開口は通常の整列公差を考慮しないでドーピン
グ開口から任意の割合で誘導することを示している。

完全のために、接触させるべき第２電極領域は集積回路
におけるバイポーラ　トランジスタの小さいエミッタ領
域のみならず、例えばｐｎ−接合電界効果トランジスタ
のゲート電極またはパワートランジスタのエミッターサ
ブ領域を有することができる。このパワー　トランジス
タは、例えば数個のストリップ形状のエミッタ領域から
なる噛合構造を有し、この場合通常の整列公差を考慮す
る場合には平行配置エミッタ領域に対して少なくとも直
角方向において大きい表面積を占める大きい構造になり
、および／または、例えばエミッターベース　キャパシ
タンスが大きくなる。

本発明の目的は半導体領域からなる半導体装置を製造す
る方法を提供することにあり、この場合接触導電層によ
っておおう関連半導体領域の表面部分をこの半導体領域
に対するドーピング開口と実際に同じ大きさにし、特に
極めて小さい浸透深さを有し、構造において表面の下の
極めて小さい深さに位置するｐｎ−接合を有する半導体
領域を使用することができる。

本発明は、Ｗ　ｔａｐ接触開口をドーピング開口より大
きくすることを回避し、更に所望のドープ剤を与えた後
、ドープ剤の拡散を生じさせる高い温度での処理を最小
の絶対必要処理に制限し、この種の付加処理の導入を出
来るかぎり回避するという認識に基づいて達成されたも
のである。

本発明の方法は、第１ドーピング処理後、不動態化材料
（ｐａｓｓｉｖａｔｉｎｇ　ｍａｔｅｒｉａｌ）の第２
層を第１開口が存在する第１層の少なくとも１部分に設
け、この第２層を第１開口の区域において少なくとも異
方性腐食（ａｎｉｓｏｔｒｏｐｉｃ　ｅｔｃｈｉｎｇ）
により除去し、このために第１開口においてこの第１開
口の縁に沿って位置する第２層の縁部分を除去し、次い
で導電層を第１層上におよび第２層の縁部分上に設ける
ことを特徴とする。

本発明の方法は、ドープ剤の拡散を生じさせることので
きる高い温度での処理を必要とせずに、最終接触開口を
使用するドーピング開口より小さくできる利点を有して
いる。多くの場合、付加処理を製造プロセスに導入する
必要がない。更に、以下に説明するように、本発明の方
法は集積回路の製造に特に適当であり、この場合バイポ
ーラトランジスタおよび／またはｐｎ−接合電界効果ト
ランジスタのほかに、絶縁ゲート電界効果トランジスタ
を包含する。

第２層としては、絶縁材料の層を設けるのが好ましい。

本発明の方法の特に好ましい例においては、第１層とし
て少なくとも電気的導電性材料の層からなる層を使用す
る。この例は、特に絶縁ゲート電界効果トランジスタを
半導体装置に設ける場合に重要である。この場合、導電
性材料層は少なくとも１個の絶縁ゲート電界効果トラン
ジスタのゲート電極に対する電気的導電性材料と同時に
設けるのが好ましい。更に、導電性材料層には精密な形
状寸法（ｃｌｏｓｅｄ　ｇｅｏｍｅｔｒｙ）を有するパ
ターンを有するのが有利であり、このパターンは第１開
口を囲む。次いで、第２電極領域に対するドープ剤を電
界効果トランジスタのソースおよびドレイン領域に対す
るドープ剤と同時に設けることができ、更に付加処理段
階を第１開口を囲むパターンを設ける製造プロセスに導
入する必要がない。

導電材料としては半導体材料、チタン、タンクル、モリ
ブデンまたはタングステンの如き耐火性材料および／ま
たはこれらの材料の珪化物を用いるのが好ましい。

更に、本発明は本発明の方法により製造した半導体装置
に関する。

本発明の半導体装置は、回路素子の第１導電型の第１電
極領域に隣接する表面を有する半導体本体を有し、回路
素子は表面上を見て第１電極領域で完全に囲まれた第２
導電型の第２電極領域を有すると共に、第１電極領域か
ら絶縁層で分離し、かつこの絶縁層における接触開口を
介して第２電極領域に接続する第１導電層を存在させた
少なくとも１つの回路素子からなる半導体装置において
、第２導電層を絶縁層上に存在させ、この導電層は接触
開口の区域にこの接触開口に相当する第１開口を有する
と共に、第１開口の全縁に少なくとも沿って受動態化材
料の縁部分をこの第１開口に設け、第１導電層を第２導
電層および縁部分上から接触開口に延在させるように構
成したことを特徴とする。

次に、本発明を添付図面により説明する。

第１〜６図において、バイポーラ　トランジスタからな
る集積回路における１例の１つの半導体装置を製造の異
なる段階において示している。

例えはｐ−型シリコンの単結晶基体２から出発して、埋
込み層３に対するロー型ドープ剤を普通のようにして設
け、この際ｎ−型エビタキシアル層４を生長させる。例
えば、窒化珪素からなる酸化に対してマスクする層をこ
の半導体本体１の表面５上に設ける。この層を型押した
（ｐａｔｔｅｒｎｅｄ）後、半導体本体ｌを選択的に酸
化し、この結果フィールド分離として作用する比較的に
厚い酸化珪素のパターン６を得る。酸化珪禦層６の厚さ
は、例えば約０．６μｍである。普通の手段において、
ドープ剤をｐ−型分離領域７に対して局部的に設け、お
よびドープ剤を深いｎ−型コレクタ区域８に対して局部
的に設けることができる。次いで、これらのドープ剤を
半導体本体１の深い深さに拡散する高い温度での処理を
行う。選択された製造プロセスにより影雷するが、この
処理は酸化珪累層６を得る酸化処理と完全にまたは１部
分一致させる。半導体本体１から分離したエピタキシア
ル層４の最終的に得られた部分２０　（４）　はバイポ
ーラ　トランジスタのコレクタ領域の部分を形成する。

更に、普通の手段においてドープ剤をｐ−型べ一ス領域
９に対して局部的に設けることができる。

例えば、硼素を約１・１０”原子／ｃａｌの投与量およ
び約３ＱｋｅＶの注入エネルギーで注入できる。必要に
応じ、表面５を清浄にした後、第１図に示す構造を得る
。製造の次の段階において、ドーピングに対してマスク
するＢ１１（第２図）を表面５上に存在させ、この場合
開口１２および１３をエミッタ領域１４および浅いコレ
クタ接触領域１５に対するドープ剤を設けるために形成
する。第３図は第２図に関連する平面図に示す。

第２および第３図に示す製造の段階において、製造すべ
き半導体装置は１例においてバイポーラトランジスタで
ある少なくとも１つの回路素子からなり、および表面部
分ｔｏ（５）を有する半導体本体１を有しており、トラ
ンジスタ領域の第１電極領域９によって占有されるかか
る表面部分はこの表面５に隣接する。電極領域９は第１
導電型からなる。ドーピングに対してマスクする第１１
８１１は表面５上に存在し、この層において第１ドーピ
ング処理に使用する第１開口１２はトランジスタの第２
電極領域１４に対してドープ剤を設けるために存在する
。第２電極領域１４は第１導電型に対して反対の第２導
電型をなし、かつ第１電極領域９より高くドープされる
。表面５上を見て、第２電極領域１４は第１電極領域９
によって完全に囲まれ、または換言すると、開口１２は
第１表面部分１０（５）内におよび表面部分１０　（５
）の境界を形成するフィールド分離６から離れて金側部
上に完全に位置する。第１電極領域（９）右よび第２電
極領域（１４）は互いに隣接すると共に、表面５で終る
ｐｎ−接合２４を形成する。

本発明においては、第２電極領域１４を得る第１ドーピ
ング処理を行った後、ただちに受動態化材料の第２層１
６を第１層の少なくとも１部分上に設け（第４図）、こ
の部分に第１開口１２が存在する。

次いで、この第２層１６を異方性腐食により、例えば普
通のプラズマ腐食処理により完全にまたは局部的に、お
よび少なくとも第１開口１２の区域において除去する。

開口１２において、およびこの例における開口１３にお
いて、開口１２および１３のそれぞれの縁全体に沿って
位置する第２層１６の縁部分１７（１６）を除去する。

ベース領域９の電気的接続に対する開口１８はフォトレ
ジスト　マスクおよび腐食処理によって普通の手段で設
けることができる。必要に応じて、この開口１８は前に
開口１２および１３と同時に形成することができる。し
かしながら、この開口１８は、注入の場合、第１ドーピ
ング処理中、例えばフォトレジスト　マスクでおおう。

この第１ドーピング処理における適当な投与量は、例え
は約１．１０１６砒素原子／ｃｔｌである。

更に、普通の手段によって、例えばアルミニウムの導電
層をコレクタ領域２０（４）、　３　、８、ベース領域
９および第２電極領域（エミッタ領域）１４の電気的接
続のために堆積することができる。この層を押型した後
、コレクタ領域２０（４）、　３　、８を導電層１９に
接続し、ベース領域９を導電層２１に接続し、およびエ
ミッタ領域１４を導電層２２に接続する（第６図）。第
２電極領域１４の電気的接続のための導電層２２は絶縁
層１１によって第１電極領域９から分離し、第２電極領
域１４の第２表面部分２３　（５）上の開口１２から誘
導される絶縁層１１の開口に位置する。この場合、第２
表面部分２３　（５）は、実際に、第１開口１２と同じ
大きさを有する。なぜならば、ＩｎＩ３．１７．　（１
６）における開口は普通の整列公差を考慮することなく
ドーピング開口１２から誘導されるためである。

第１層１１は酸化珪素の如き絶縁材料から形成するのが
好ましい。また、例えば酸化珪素の下側サブ層および好
ましくは窒化珪素の薄い上側サブ層からなる第１複合層
１１を用いることができる。第１層１１を複合層とする
場合には、上側サブ層は第２囮１６の材料と異なる材料
にすることができる。

この場合、上側サブ層の存在は第２層１６の腐食段階中
、終点探知（ｅｎｄ　ｐｏｉｎｔ　ｄｅｔｅｃｔｉｏｎ
）を容易にする。第２層１６を腐食した後、この腐食処
理後、少なくとも露出される限り、上側サブ層を随意に
除去することができる。

第１層１１の厚さは、例えば約０．５　μｍであり、好
ましくは約０．１５μｍ以下にしないようにする。

第１層１１の厚さの選択および開口１２を成形するのに
用いる腐食処理の選択によって、第２層１６を腐食した
後、適当な寸法の縁部分１７（１６）を開口１２の縁に
沿って除去するように、開口１２の縁を適当な形状にす
ることができる。また、好ましくは開口１２をプラズマ
腐食のような異方性腐食処理によって得ることができる
。開口１２の縁を急勾配にし、および第２層１６の厚さ
を大きく選択することによって、得られる縁部分１７（
１６）は巾が大きくなり、この結果所望の接触開口は小
さくなる。第２層１６の適当な厚さは、例えば０．４　
μｍである。この厚さは約０．１５μｍ以下にしないよ
うにするのが好ましい。第２層１６は、例えは酸化珪素
、または窒化珪素の堆積によって得ることができる。第
２層１６を設けた後、例えばゲッターおよび同時にアニ
ール処理を約９２５℃の温度で約６０分間にわたって行
うことができる。

導電層１９．２１および２２の場合、アルミニウム以外
の材料を使用することができる。例えば、これらの導電
層はチタン−タングステン−アルミニウムから普通の手
段で形成でき、この場合珪化チタンを半導体表面におけ
る接触開口に形成することができる。また、他の適当な
材料またはその組合わせを使用することができる。

開口１２は、例えば約２×２μｍの寸法を有している。

それ故、第１電極領域９によって占有される表面部分１
０（５）の寸法は、例えば約４×９μｍである。ｐｎ−
接合２４は、例えば半導体表面５の下約０．２　μｍの
深さに位置する。ｐｎ−接合２４は全体として表面部分
ｔｏ　（５）で終り、フィールド分離６からある距離の
所で金側部上に位置する。かかるフィールド分離６は第
１電極領域９で占有される表面部分１０　（５）を制限
する。第１電極領域９と隣接区域２０　（４）　　との
間のｐｎ−１１合は、例えば表面５の下約０．３　μｍ
の深さに位置する。

第２の例としては、ロー型チャンネルまたはヒフチャン
ネルを有する絶縁ゲート電界効果トランジスタおよび垂
直構造を有する１または２個以上のバイポーラ　トラン
ジスタからなる集積回路を示すことができる。明らかに
するために、第７〜第１２図にはロー型チャンネルを有
する電界効果トランジスタおよび垂直ｎｐｎ　　）ラン
ジスタのみを示しており、またこれらの図面はそれぞれ
２個の関連部分Ａおよび已に分割し、同じ共通の半導体
本体ｌの異なる部分を示している。部分Ａはバイポーラ
トランジスタに関係し、部分Ｂは電界効果トランジスタ
に関係する。

第７ＡおよびＢ図は、例えばｐ−型シリコン基体または
基体区域２から構成され、かつ適当に選択されたドーピ
ング濃度プロフィールを有する１または２個以上の叶型
表面区域３２を通常の手段で設けられた半導体本体１を
示している。表面区域３２は、例えばイオン注入によっ
て得ることができ、また必要に応じてドーピングの部分
を基体に設けることができ、次にｐ−型エビタキシアル
層を生長させることができ、この結果付加ドーピングを
図に示さないエピタキシアル層に半導体本体１の表面５
を介して設けることができる。

ロー型表面区域３２のそばに、基体のｐ−型表面区域３
１におけるドーピング濃度プロフィールを、普通の手段
、例えば注入によって得るべき回路素子およびその所望
の電気的特性に適合することができる。

半導体本体１には、更に深い叶型接触領域８゜ｐ−型チ
ャンネル　ストッパー領域３３およびフィールド絶縁６
のパターンを普通の手段で設けることができる。かかる
パターンは、例えば半導体本体１の局部的酸化によって
得ることができる。それ故、パターンは酸化珪素からな
る。また、充満みぞ（ｆｉｌｌｅｄ　ｇｒｏｏｖｅｓ）
の如きフィールド分離の他の通常の形を用いることがで
きる。フィールド分離６は、表面５において、形成すべ
きトランジスタに対する活性区域を制限する。また、例
えば半導体本体１は絶縁ゲートおよびｐ−型チャンネル
を有するｌまたは２個以上の電界効果トランジスタを普
通のように適応する１または２個以上のｎ−型表面区域
３２（図に示していない）から構成すること〜ができる
。電界効果トランジスタを適応させる表面区域３２にお
いて、深い接触領域８を省くことができる。

活性区域において、表面５には電界効果トランジスタの
ゲート電極に対する誘電層として使用するのに適当な絶
縁層３４を設けることができる。例えば、層３４は半導
体本体１の熱酸化によって得ることができ、この層３４
は約２５ｎｍの厚さを有する。

次いで、フォトラフカー　マスク（図に示していない）
によって、上型ベース領域９（第１電極領域）に対する
ドープ剤を表面区域３２の部分に注入する。適当な投与
量は、例えば約２・１０１３〜１・１０′４１１１１素
原子／ｃｒｄである。注入エネルギーは、例えば約３０
〜５ＱｋｅＶの範囲に存在する。ベース領域９は表面５
の第１部分ｔｏ（５）を占有する。次いて、例えば多結
晶質または無定形シリコンの導電層またはチタン、クン
タル、モリブデンまたはタングステンの導電層を設ける
。シリコン層を導電層として用いる場合には、この層は
堆積中にまたはその後に、例えばＰＨ３で普通のように
してドープすることができる。このシリコン層の厚さは
、例えば５００ｎｍである。また、ゲート電極３５のそ
ばに、すでに存在する第１絶縁層３４上のベース領域９
の上に位置する導電材料のパターン１１を上記シリコン
層から得る。パターン１１は開口１２′の縁３６を画成
する（第８ＡおよびＢ図）。パターン１１は、例えは環
状であり、また少なくとも精密な寸法を有しており、ま
た縁３６はベース領域９の上のフィールド分離６の縁パ
ターンから離れた全側面に位置する。

上述する例において、またパターン１１は第１表面部分
ｔｏ（５）上の開口１２　’のそばに位置する他の開口
４０′の縁３８右よび３９の部分３８を画成する。実際
上、この様３８の残留部分３９はフィールド分離６のパ
ターンの縁の部分に一致する。

更に、絶縁層５４を導電層上に設け、次いでこの絶縁層
を導電層と同時に型押する。ゲート電極３５およびパタ
ーン１１は、その上側を上記絶縁層５４でおおう。この
絶縁層５４は、例えば酸化珪素または窒化珪素から形成
できる。また、絶縁層５４は省くことができる。

ゲート電極３５およびパターン１１を得た後、好ましく
は電界効果トランジスタのソースおよびドレイン領域４
１および４２に対するドープ剤を表面区域３１に局部的
に設ける（第９ＡおよびＢ図）。例えばりんを約１・１
０”／ｃａｆの投与量および約６０ｋｅＶの注入エネル
ギーで注入できる。このドーピング処理はソース領域４
１およびドレイン領域４２の比較的に弱いドープド部分
５３を得るように作用する。

また、このドーピング処理中、ソース領域４１を予定す
る表面５の部分は、マスキング層（図に示していない）
によって遮蔽でき、このためにドレイン領域４２のみが
比較的に弱いドープド部分５３　（４２）を有する。

次いで、例えば約５００ｎｍの厚さを有する酸化珪素の
絶縁層を半導体本体１の全表面に堆積する。

この絶縁層は再び普通のように異方性腐食によって除去
し、縁部分４３をゲート電極３５の直立した実際に垂直
な縁、およびパターン１１の直立縁３６および３８に沿
って除去する。縁３９のようなフィールド分離６のパタ
ーンでの縁を十分に急勾配にするかぎり、またこの絶縁
層の縁部分をこれらの縁に沿って維持する。これらの縁
部分は簡単にするために図面に示していない。

上述する最後に記載した処理の結果として、減少した大
きさの開口１２および４０が開口１２′および４０′の
区域に得られる。

例えばフォトレジストからなるマスキング層４４を得ら
れた構造上に設け、開口４０をおおう。このマスキング
層４４のために、ドープ剤はソースおよびドレイン領域
４１および４２に対して、または少なくともこれらの領
域４１および４２の比較的高ドープド表面部分に対して
局部的に注入される。この段階において、また浅いコレ
クタ接触領域１５に対するドープ剤を与えることができ
る。例えば、砒米イオンを約５１０１ｓ／ｃｄの投与量
＄よび約４ＱｋｅＶの注入エネルギーで注入する。この
処理後、厨４４を除去する。

マスキング層４５により（第１０ＡおよびＢ図）、ソー
スおよびドレイン領域４１および４２に対する開口、お
よび開口１２は遮蔽でき、ドーピング処理を行うことが
でき、この場合ドープ剤を開口４０に与える。例えばＢ
Ｆ２イオンを、硼素を注入するのに用いることができる
。投与量は約３・１０”／ｃｕｔであり、注入エネルギ
ーは例えば６５ｋｅＶである。このドーピングによって
、一層　高いドープド　ベース接触領域４６　（９）を
得ることができる。このドーピング処理中、ｐ−型チャ
ンネルを有する電界効果トランジスタのソースおよびド
レイン領域のドープ剤を半導体本体１に与えることがで
きる。このドーピング処理後、層４５を除去する。また
、このドーピング処理において、縁部分４３を設けたパ
ターン１１をドーピング　マスクとして用い、パターン
１１は第２電極領域１４に対向するドーピング開口４０
の縁を画成する。

引続く処理は絶縁層１６を設けることからなる（第１１
ＡおよびＢ図）。例えば約４００ｎｍの厚さの酸化珪素
を堆積する。絶縁層１６は本発明の方法における第２絶
縁層を構成する。層１６を設けた後、例えばアニール処
理を約９２５℃で約１時間にわたり行うことができる。

必要に応じて、与えられたドープ剤をこの処理により活
性化することができる。

マスキング層４８は絶縁層１６上に設ける。この層は、
例えはフォトレジストから形成でき、第２開口４９およ
び５０を設ける。本発明の範囲において、特に第２電極
領域１４上に位置する第２開口５０は重要である。この
第２開口５０を配置することによって、パターン１１の
ｉ！３６から誘導される第１開口１２の縁、すなわち、
縁部分４３で囲まれた第１開口１２の部分を第２開口５
０内に位置する。

次いで、半導体本体１を異方性腐食処理し、開口を第２
層１６に形成し、また開口４９および５０内に位置する
第１絶縁層３４の部分を除去する。特に、ゲート電極３
５上に位置する開口４９を図面に示している。実際的な
例において、この開口４９は主としてトランジスタのチ
ャンネル区域上には位置させないが、しかしトランジス
タのそばに示すおよびフィールド分離６上に示す断面の
外部に位置する。

開口５０内において、第２絶縁層１６の縁部分１７（１
６）を、この腐食処理後、第１開口１２の縁に沿って除
去する。好ましくは、開口１２からなる第２絶縁層１６
における開口の縁を導電性パターン１１上に完全に位置
させる。

上述する方法の変形において、開口１２および４０（第
１０ＡおよびＢ図）を形成する腐食処理中、腐食はこれ
らの開口１２および４０に位置する第１絶縁層３４の部
分を除去するような長時間にわたってすでに継続してい
る。この腐食処理に引続く上述するドーピング処理は適
応する注入エネルギーによって行うことができる。

第２絶縁層１６を腐食し、および開口４９および５０に
さらされる絶縁層５４の部分を除去した後、マスキング
層４８を除去でき、アルミニウムのような適当な材料の
導電層を設けることができる（第１２Ａ図およびＢ図）
。この導電層から、普通の手段において、コレクタ領域
３２．８．１５の接続のための導電層１９、ベース領域
９，４６の接続のための導電層２１、エミッタ領域１４
の接続のための導電層２２、ソースおよびドレイン領域
４１および４２の接続のための導電層５１、およびゲー
ト電極３５の接続のための導電層５２を形成することが
できる。特に、この結果、エミッタ領域１４の接続のた
めの導電層２２をエミッタ領域１４の第２表面部分２３
　（５）上に位置し、この第２表面部分２３　（５）を
、縁３６から誘導された第１開口１２の縁をｉ！３６に
対する第２開口５０内に位置する区域に延在する。エミ
ッタ領域１４の表面２３　（５）　　は実際上、ドーピ
ング開口１２と同じ大きさである。エミッタ領域１４に
対する接触開口は、普通の整列公差を考慮することなく
ドーピング開口１２から誘導する。

本発明の方法を用いることによって、比較的に浅い深さ
に位置するｐｎ−接合によって電極またはベース領域９
から分離する極めて小さい第２電極またはエミッタ領域
１４を用いることができる。またはエミッタ領域１４は
縁部分１７（１６）は、浅い深さに位置するこのｐｎ−
接合２４を導電層２２によって表面５において短絡する
のを防止する。

第２の例において、ドーピングに対してマスキングする
本発明の方法の第１層は縁４３を設けたパターン１１お
よびパターン付きマスキング層４４からなる。ドーピン
グ処理を行う前に、開口１２にさらされた層３４の部分
を除去する場合には、また絶縁層３４は第１層の部分を
形成するのに考慮することができる。絶縁層５４を導電
層上に設ける場合には、導電層からパターン１１を形成
し、およびこの頂部層がドーピング処理中パターン１１
上にまだ存在する場合には、この頂部層５４は第１層の
部分を形成する。

上述する例において、回路素子は垂直バイポーラ　トラ
ンジスタである。しかしながら、第２電極領域は横方向
構成（ｌａｔａｒａｌｌｙ　ｃｏｎｓｔｒｕｃｔｅｄ）
バイポーラ　トランジスタの主電極領域の１つであり、
第１電極領域はこのトランジスタの制御電極を構成する
。特に、最後に記載する例において、第１電極領域を必
要に応じ半導体本体の隣接お分から分離するエピタキシ
アル層の部分から構成できる。この場合、第１電極領域
は埋込み層から１雌れたところに実際的に均一のドーピ
ング濃度を有する。

また、回路素子は陽極領域および陰極領域またはｐｎ−
接合電界効果トランジスタを有するダイオードを構成で
き、この場合第２電極領域は、例えばゲート電極を構成
する。

第２の例は少なくとも１つの回路素子３２，９および１
４からなる半導体装置を構成し、この装置は回路素子の
第１導電型の第１電極領域９に隣接する表面５を具えた
半導体本体ｌを有し、回路素子は表面５上を見て第１電
極領域９で完全に囲まれる第２導電型の第２電極領域１
４を有し、また第１導電眉２２を存在させ、この第１導
電層２２は絶縁層３４により第１電極領域９から分離し
、かつこの絶縁層３４における接触開口において第２電
極領域１４に接続する。本発明においては、第２導電層
１１（導電性パターン１１）を絶縁層３４上に存在させ
、この第２導電層は接触開口の区域において該接触開口
に相当する第１開口１２を有すると共に、この第１開口
１２の全縁に少なくとも沿って、受動態化材料の縁部分
１７（１６）を存在させ、第１導電層２２を第２導電層
１１および縁部分１７　（１６）上を介して接触開口に
延在させる。

第１導電層２２は中間絶縁層５４により第２導電眉１１
から分離するのが好ましい。

本発明の装置の他の例においては、第１電極領域９を他
の導電層２１に接続し、導電接続（図に示していない）
を他の導電層２１と第２導電層１１との間に存在さける
。この例において、層５４は開口５０から除去せず、接
触開口（図に示していない）を導電層ｌｌ上のほかの場
所に設け、導電層１１をこの接触開口を介して適当に選
択した導体トラックに接続し、この場合導電層２１に接
続する。この例において、導電性パターン１１と第１電
極領域９との間のキャパシタンスは短絡する。

受動態化材料の第２層１６を第２導電層ｌｌ上に存在す
るのが有利であり、受動態化材料のこの層には第１開口
１２より大きい第３開口５０を設け、第１開口１２を第
３開口５０内に完全に位置させ、第１導電層２２を受動
態化材料の第２層１６上に延在させ、第３開口５０にお
いて第２導電層１１に直接に接続する。

第２の例において、パターン１１には、先づ第２電極領
域１４に対するドーピング処理を行う前に、縁部分４３
を設ける。しかしながら、パターン１１はドーピング　
マスクとして直接に、および縁部分４３なしで使用でき
、特に例えば絶縁ゲート電界効果トランジスタにおいて
縁部分４３はゲート電極３５に沿って必要としない。必
要に応じて、また不必要な縁部分４３をマスキング例え
ば湿腐食処理によって局部的に除去できる。

第２の例の他の変形において、パターン１１を電界効果
トランジスタのより弱いドープド部分５３を得るドーピ
ング処理中、ドーピング　マスクとして用い、次いで縁
部分４３を設け、これにより開口１２を得る。この手段
において、第２電極領域１４をｉｌ−る。この領域１４
は半導体表面において同じ導電型の隣接するより弱いド
ープド部分によって囲まれる中心のより高いドープド部
分を有している。

この変形例において、実際上ｐｎ−接合２４の保護は、
半導体表面においてｐｎ−接合２４０重ね合わさること
から導電層２２を防止する。

縁部分４３および１７（１６）の組合わせにより確実に
する。この変形例は、例えば浅い深さに位置するｐｎ−
接合２４による困難さをもってしてのみ得られる比較的
に高いエミッターベース破壊電圧が要求される場合に有
利に用いることができる。また、隣接する弱いドープド
部分で囲まれた中心の高いドープド部分からなるエミッ
タ領域を有するここに記載するトランジスタは異なる手
段で得る場合に有利である。しかしながら、この場合、
エミッタ領域のより弱いドープド縁は、縁部分を設けた
ことによって減少したドーピング開口によって得られ、
中心部分は減少した大きさのこの開口を介して設けられ
る。

本発明は上述する例に制限されるものではない。

本発明は本発明の範囲内において当業者により種々変更
を加えることができる。例えばゲルマニウムまた（１６
＋＋１３ｖ化合物のようなシリコン以外の他の半導体材
料を用いることができる。更に、導電型を逆にでき、お
よび他の通常のドープ剤を使用することができる。また
、絶縁材料として、例えばオキシニトライド（ｏｘｙｎ
ｉｔｒｉｄｅ）を使用できる。

普通の手段において、数個の半導体装置を半導体ウェハ
に同時に設け、このウェハを再分して半導体本体ｌに分
離することができる。次いで、半導体装置は通常の外匣
に普通のように完成することができる。

【図面の簡単な説明】

第１図および第２図は製造の異なる段階における本発明
の半導体装置の１部所面図、 第３図は上層を明らかにするために第２図に示す段階に
おける装置の部分の平面図、 第４図〜第６図は製造の他の段階における本発明の半導
体装置の１部所面図、 第７Ａ図および第７Ｂ図は製造の第１段階における第２
半導体装置の異なる部分の断面図、第８Ａ図および第８
Ｂ図は第７Ａ〜第７Ｂ図に示す装置の部分の平面図、 第９Ａ図および第９Ｂ図〜第１２Ａ図および第１２Ｂ図
は製造の他の段階における本発明の半導体装置の部分の
断面図である。 ■・・・半導体本体 ２・・・ｐ−型シリコンの単結晶基体（基体区域）３・
・・埋込み層（コレクタ領域） ４・・・旧型エピタキシアル層 ５．１０・・・半導体本体ｌの表面（表面部分）６・・
・パターン（フィールド分ｉ１！！＞７・・・ｐ−型分
離領域 訃・・深いｎ−型コレクタ区域（コレクタ領域）９・・
・ｐ−型ベース領域（第１電極領域）１１・・・第１層
（絶縁層またはパターン）１２．１３．１８．１２’、
　４０’、４９．５０・・・開口１４・・・エミッタ領
域（第２電極領域）１５・・・浅いコレクタ接触領域 １６・・・第２層　　　　　　１７・・・第２層の縁部
分１９．２１．２２．５１．５２・・・導電層２３・・
・第２電極領域１４の第２表面部分２４・・・ｐｎ−接
合　　　　　３１・・・ｐ−型表面区域３２・・・ｎ−
型表面区域（コレクタ領域）３３・・・ｐ−型チャンネ
ル　ストッパー領域３４、５４・・・絶縁層　　　　３
５・・・ゲート電極３６・・・開口１２′の縁　　　３
８．３９・・・開口４０′の縁４１・・・ソース領域　
　　　４２・・・ドレイン領域４３・・・縁部分　　　
　　　４４．４５．４８・・・マスキング層４６・・・
ベース領域　　　　５３・・・弱いドープド部分特許出
願人　　エヌ・ベー・フィリップス・フルーイランペン
ファブ１ノケン −Ｎ Ｃ） ロ　　　　　　　　　Ｃフ

Claims (1)

1. 【特許請求の範囲】 １、半導体装置は少なくとも１つの回路素子および表面
   を有する半導体本体からなり、第１表面部分をこの表面
   に隣接する回路素子の第１電極領域で占有し、第１電極
   領域を第１導電型とし、ドーピングに対してマスクする
   第１層を表面上に存在させ、この層に第１ドーピング処
   理に用いる第１開口を第２導電型の回路素子の第２電極
   領域に対するドープ剤を設けるために形成し、表面上を
   見て第２電極領域を第１電極領域で完全に囲むと共に、
   第１ドーピング処理後第２電極領域の電気的接続のため
   の導電層を設け、この導電層を第１電極領域から絶縁層
   で分離し、かつ第２電極領域の第２表面部分上における
   この絶縁層における開口に位置させ、第２表面部分を実
   際に第１開口と同じ大きさにする少なくとも１つの回路
   素子からなる半導体装置の製造方法において、第１ドー
   ピング処理後、不動態化材料の第２層を第１開口が存在
   する第１層の少なくとも１部分に設け、この第２層を第
   １開口の区域において異方性腐食により少なくとも除去
   し、このために第１開口において第１開口の全縁に沿っ
   て位置する第２層の縁部分を除去し、次いで導電層を第
   １層におよび第２層の縁部分に設けることを特徴とする
   半導体装置の製造方法。 ２、第２層として、絶縁材料層を設ける特許請求の範囲
   第１項記載の方法。 ３、第１層として、少なくとも電気的導電性材料の層か
   らなる層を用いる特許請求の範囲第１または２項記載の
   方法。 ４、電気的導電性材料の層は精密な形状寸法を有するパ
   ターンを有し、このパターンは第１開口を囲む特許請求
   の範囲第３項記載の方法。 ５、導電性材料として、半導体材料、タンタル、チタン
   、モリブデンまたはタングステンの如き耐火性材料また
   はこれらの材料の珪化物を用いる特許請求の範囲第３ま
   たは４項記載の方法。 ６、電気的導電性材料の層を少なくとも１つの絶縁ゲー
   ト電界効果トランジスタのゲート電極のための電気的導
   電性材料と同時に設ける特許請求の範囲第３、４または
   ５項の方法。 ７、少なくとも１つの回路素子、および回路素子の第１
   導電型の第１電極領域に隣接する表面を有する半導体本
   体からなり、回路素子は表面上を見て第１電極領域で完
   全に囲まれた第２導電型の第２電極領域を有すると共に
   、第１電極領域から絶縁層により分離した第１導電層を
   存在し、この第１導電層をこの絶縁層の接触開口を介し
   て第２電極領域に接続した少なくとも１つの回路素子か
   らなる半導体装置において、第２導電層を絶縁層上に存
   在させ、この第２導電層は接触開口の区域にこの接触開
   口に相当する第１開口を有すると共に、この第１開口の
   全縁に少なくとも沿って不動態化材料の縁部分をこの第
   １開口に存在させ、第１導電層を第２導電層および縁部
   分から接触開口に延在させるように構成したことを特徴
   とする半導体装置。 ８、第１導電層を中間絶縁層によって第２導電層から分
   離した特許請求の範囲第７項記載の装置。 ９、第１電極領域を他の導電層に接続し、導電接続をこ
   の他の導電層と第２導電層との間に存在させた特許請求
   の範囲第７項記載の装置。 １０、不動態化材料の第２層を第２導電層上に存在させ
   、かつこの第２層に第１開口より大きい第３開口を設け
   、第１開口を第３開口内に完全に位置させ、第１導電層
   を不動態化材料の第２層を横切って延在させ、かつ第３
   開口において第２導電層に直接に接続させた特許請求の
   範囲第７項記載の装置。