JPS60163446A - スル−ホ−ルの形成方法 - Google Patents
スル−ホ−ルの形成方法Info
- Publication number
- JPS60163446A JPS60163446A JP1918684A JP1918684A JPS60163446A JP S60163446 A JPS60163446 A JP S60163446A JP 1918684 A JP1918684 A JP 1918684A JP 1918684 A JP1918684 A JP 1918684A JP S60163446 A JPS60163446 A JP S60163446A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- insulating film
- insulation film
- forming
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発９１は、半導体装置におけるスルーホールの形成
方法に関し、特に絶縁膜での段差の緩和と断線の防止を
はかった形成方法に関するものである。
方法に関し、特に絶縁膜での段差の緩和と断線の防止を
はかった形成方法に関するものである。
（背景技術）
スルーホールの一般的形成力法には、第１図（！Ｌ）乃
至第１図け）に示すものがある。
至第１図け）に示すものがある。
まず、半導体基板１の表面にｓｉｏ！などの層間絶縁膜
２を堆積させ（第１図（ａ））、次いで、絶縁膜２の表
面に感光性樹脂（レジスト）３を付着してパターンを形
成する（第１図（ｂ））。
２を堆積させ（第１図（ａ））、次いで、絶縁膜２の表
面に感光性樹脂（レジスト）３を付着してパターンを形
成する（第１図（ｂ））。
次ニ、パターニングされたレジストをマスクとして絶縁
膜２に対して異方性エツチングを施し、窓開けを行なっ
てスルーホール６を形成する（第１図（Ｃ））。
膜２に対して異方性エツチングを施し、窓開けを行なっ
てスルーホール６を形成する（第１図（Ｃ））。
そして、スルーホール６を含む絶縁膜２の表面にポリシ
リコンやアルミニウムなどの導電体膜４を堆積する（第
１図（ｄ））。
リコンやアルミニウムなどの導電体膜４を堆積する（第
１図（ｄ））。
かかる方法によって得られるスルーホールは、異方性エ
ツチングの工程により急峻な段差を持つことになり、上
層の配線層としての導電体被覆が不十分となって断線が
生じ易くなるという欠点がある。
ツチングの工程により急峻な段差を持つことになり、上
層の配線層としての導電体被覆が不十分となって断線が
生じ易くなるという欠点がある。
（発明の開示）
そこで、この発明はかかる従来の欠点を排除すべく成さ
れたもので、スルーホール側壁に傾斜面を持つ絶＃膜を
形成することによシ段差を緩和して、配馴層の＃糾を防
ぐようにしたスルーホールの形成方法を提供することを
目的としている。
れたもので、スルーホール側壁に傾斜面を持つ絶＃膜を
形成することによシ段差を緩和して、配馴層の＃糾を防
ぐようにしたスルーホールの形成方法を提供することを
目的としている。
そのために、この発明では第１の絶縁膜で、スルーホー
ルを形成した後に、更に第２の絶縁膜を堆積させ、堆積
後、段差側壁部の第２の絶縁膜の膜厚が大きいことを利
用して、第２の絶縁膜を異方性エツチングすることによ
シ、スルーホールの側壁に第２の絶縁膜の一部をテーバ
状に残すようにしたものである。
ルを形成した後に、更に第２の絶縁膜を堆積させ、堆積
後、段差側壁部の第２の絶縁膜の膜厚が大きいことを利
用して、第２の絶縁膜を異方性エツチングすることによ
シ、スルーホールの側壁に第２の絶縁膜の一部をテーバ
状に残すようにしたものである。
（実 施 ？！ｌ）
以下にこの発明の実施例を第２図（ａｔ乃至第２図（ｆ
ｌに示す工程順に従って説明する。
ｌに示す工程順に従って説明する。
まず、シリコン基板１０表面に５ｉｏｔ層間絶縁膜２を
堆積させ（第２図（ａυ、感光性樹脂３によシバターニ
ングを行なって（第２図（ｂ））、これをマスクとして
絶縁膜２を異方性エツチングし、スルーホール６を形成
する（第２図（Ｃ））。
堆積させ（第２図（ａυ、感光性樹脂３によシバターニ
ングを行なって（第２図（ｂ））、これをマスクとして
絶縁膜２を異方性エツチングし、スルーホール６を形成
する（第２図（Ｃ））。
この工程までは従来の工程と同じである。
仁の発明では更にスルーホール６を含む絶縁膜２の表面
に５ｉｏｔによる第２の絶縁膜５を堆積させ（第２図（
ｄ））、この絶縁膜５を異方性エツチングして眉間絶縁
膜２のスルーホール６を形成する側壁に絶縁膜５を残す
（第２図（ｅ））。
に５ｉｏｔによる第２の絶縁膜５を堆積させ（第２図（
ｄ））、この絶縁膜５を異方性エツチングして眉間絶縁
膜２のスルーホール６を形成する側壁に絶縁膜５を残す
（第２図（ｅ））。
この側壁に残る絶縁膜５は、基板１の表面に対して傾斜
面を有するように形成される。そして表面に導電体膜４
を堆積する（第２図（ｆ））。
面を有するように形成される。そして表面に導電体膜４
を堆積する（第２図（ｆ））。
尚、層間絶縁膜２や第２絶縁＃！５としては、ｓ ｉ０
２の他にＰＳＧや５ｉｊＮ、などでもよく、史に、第２
絶縁膜５はＳｉやＡノなどの導電性の材料であってもよ
い。
２の他にＰＳＧや５ｉｊＮ、などでもよく、史に、第２
絶縁膜５はＳｉやＡノなどの導電性の材料であってもよ
い。
（効 果）
叙上の如く、この発明によれは、スルーホールの側壁が
テーパ状に形成されるから、上層の配線層における＃線
を防ぐことができ、歩留シや信頼性が向上する。
テーパ状に形成されるから、上層の配線層における＃線
を防ぐことができ、歩留シや信頼性が向上する。
第１図（ａ）乃至第１図１ｄ）Ｆｉ従来のスルーホール
の形成方法を示す工程順の断面図、第２図（ａｌ乃至（
ｆ）はこの発明に係るスルーホールの形成方法を示す工
程順の断面図である。 １・・・・・・基板 ２・・・・・・層間絶縁膜 ３・・・・・・感光性樹脂 ４・・・・・・導電体膜 ５・・・・・・第２絶縁膜 ６・・・・・・スルーホール 特許出願人 パイオニア株式会社 第１図 、〜・２ （ａ） ｆ （ｂ） □ｆ （Ｃ） 、、／ ＜ｄ） 、、１ 第２図 〜２ （α） ウＩ （ｂ） ウ１ （Ｃン 〜ｆ （ｄ） 〜ｌ （。）８１ 手続補正書（自発） 昭和５９年６月加日 特許庁長官 志賀 学 殿 ２、発明の名称 スルーホールの形成方法 ３、補正をする者 事件との関係 特許出願人 住所 〒１５３ 東京都目黒区目黒１丁目４番１号４、
補正の対象 １、特許請求の範囲を下記のとおり補正する。 半導体基板りに層間絶縁膜を形成りる工程と、前６間絶
縁膜の一部をエツチングしてスルーホール用の窓聞けを
行なう工程と、前記窓間り部分を含む層間絶縁膜の表面
に第２絶縁膜を形成づる工程と、前記第２絶縁膜を異方
性エツチングして、前記層間絶縁膜のスルーホールを構
成している側壁に第２絶縁躾による傾斜面を形成する工
程と、前記窓開は部分および傾斜面を含む層間絶縁股上
に導電体１ｍを形成する工程とを備えたことを特徴とす
るスルーホールの形成方法。 ２、明細書１ページ下から２行 「絶縁膜での」を［スルーホール側面の］に補正する。 ３、明細書２ペ一ジ８行 「付着してパターン」を「付着して露光、現像し、パタ
ーン」に補正する。 以 上
の形成方法を示す工程順の断面図、第２図（ａｌ乃至（
ｆ）はこの発明に係るスルーホールの形成方法を示す工
程順の断面図である。 １・・・・・・基板 ２・・・・・・層間絶縁膜 ３・・・・・・感光性樹脂 ４・・・・・・導電体膜 ５・・・・・・第２絶縁膜 ６・・・・・・スルーホール 特許出願人 パイオニア株式会社 第１図 、〜・２ （ａ） ｆ （ｂ） □ｆ （Ｃ） 、、／ ＜ｄ） 、、１ 第２図 〜２ （α） ウＩ （ｂ） ウ１ （Ｃン 〜ｆ （ｄ） 〜ｌ （。）８１ 手続補正書（自発） 昭和５９年６月加日 特許庁長官 志賀 学 殿 ２、発明の名称 スルーホールの形成方法 ３、補正をする者 事件との関係 特許出願人 住所 〒１５３ 東京都目黒区目黒１丁目４番１号４、
補正の対象 １、特許請求の範囲を下記のとおり補正する。 半導体基板りに層間絶縁膜を形成りる工程と、前６間絶
縁膜の一部をエツチングしてスルーホール用の窓聞けを
行なう工程と、前記窓間り部分を含む層間絶縁膜の表面
に第２絶縁膜を形成づる工程と、前記第２絶縁膜を異方
性エツチングして、前記層間絶縁膜のスルーホールを構
成している側壁に第２絶縁躾による傾斜面を形成する工
程と、前記窓開は部分および傾斜面を含む層間絶縁股上
に導電体１ｍを形成する工程とを備えたことを特徴とす
るスルーホールの形成方法。 ２、明細書１ページ下から２行 「絶縁膜での」を［スルーホール側面の］に補正する。 ３、明細書２ペ一ジ８行 「付着してパターン」を「付着して露光、現像し、パタ
ーン」に補正する。 以 上
Claims (1)
- 半導体基板の表面に層間絶縁膜を形成する工程と、前記
層間絶縁膜の一部をエツチングしてスルーホール用の窓
開けを行なう工程と、前記窓開は部分を含む層間絶縁膜
の表面に第２絶縁膜を形成する工程と、前記第２絶縁膜
を異方性エツチングして、前記層間絶縁膜のスルーホー
ルを構成している側壁に第２絶縁膜による傾斜面を形成
する工程と、前記窓開は部分および傾斜面を含む眉間絶
縁膜上に導電体膜を形成する工程とを備えたことを特徴
とするスルーホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1918684A JPS60163446A (ja) | 1984-02-02 | 1984-02-02 | スル−ホ−ルの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1918684A JPS60163446A (ja) | 1984-02-02 | 1984-02-02 | スル−ホ−ルの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60163446A true JPS60163446A (ja) | 1985-08-26 |
Family
ID=11992302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1918684A Pending JPS60163446A (ja) | 1984-02-02 | 1984-02-02 | スル−ホ−ルの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60163446A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232164A (ja) * | 1986-03-26 | 1987-10-12 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 半導体装置およびその製造方法 |
| JPS63236317A (ja) * | 1987-03-25 | 1988-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6469031A (en) * | 1987-09-10 | 1989-03-15 | Matsushita Electronics Corp | Manufacture of semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137680A (en) * | 1980-03-24 | 1981-10-27 | Ibm | Method of forming hole |
-
1984
- 1984-02-02 JP JP1918684A patent/JPS60163446A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137680A (en) * | 1980-03-24 | 1981-10-27 | Ibm | Method of forming hole |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232164A (ja) * | 1986-03-26 | 1987-10-12 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 半導体装置およびその製造方法 |
| JPS63236317A (ja) * | 1987-03-25 | 1988-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6469031A (en) * | 1987-09-10 | 1989-03-15 | Matsushita Electronics Corp | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59220952A (ja) | 半導体装置の製造方法 | |
| JP2556138B2 (ja) | 半導体装置の製造方法 | |
| US4085499A (en) | Method of making a MOS-type semiconductor device | |
| JPS60163446A (ja) | スル−ホ−ルの形成方法 | |
| JP2616134B2 (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| US5420077A (en) | Method for forming a wiring layer | |
| JPS60163445A (ja) | コンタクトホ−ルの形成方法 | |
| JPS6360539B2 (ja) | ||
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JP2950045B2 (ja) | 半導体装置の製造方法 | |
| JPS60140818A (ja) | 半導体装置の製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPH05335306A (ja) | 半導体装置 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP3043493B2 (ja) | 半導体装置の製造方法 | |
| JPS63275142A (ja) | 半導体装置の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| KR100340072B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH07106325A (ja) | 半導体装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPH0621053A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS5933850A (ja) | 半導体装置の製造方法 | |
| JPH0542139B2 (ja) |