JPH0542139B2 - - Google Patents

Info

Publication number
JPH0542139B2
JPH0542139B2 JP57186862A JP18686282A JPH0542139B2 JP H0542139 B2 JPH0542139 B2 JP H0542139B2 JP 57186862 A JP57186862 A JP 57186862A JP 18686282 A JP18686282 A JP 18686282A JP H0542139 B2 JPH0542139 B2 JP H0542139B2
Authority
JP
Japan
Prior art keywords
wiring
forming
oxide film
gate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57186862A
Other languages
English (en)
Other versions
JPS5976447A (ja
Inventor
Jun Kanamori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP18686282A priority Critical patent/JPS5976447A/ja
Publication of JPS5976447A publication Critical patent/JPS5976447A/ja
Publication of JPH0542139B2 publication Critical patent/JPH0542139B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は、厚い絶縁膜層を通して上層の金属
配線層と下層のゲート配線とを直接結線する微細
かつ信頼性の高い結線を行なう多層配線方法に関
する。
従来半導体集積回路の多層配線を形成する際、
2層目の配線ゲート電極などに結線する方法とし
ては、第1図aに示すように、基板1の上にフイ
ールド酸化膜2を5000〜7000Åの厚さで形成す
る。
次に第1図bに示すように、ゲート酸化膜3
(厚さ200〜500Å)とゲート電極4(厚さ2500〜
4000Å)を積層する(通常PolySi)。それは結線
のためにフイールド酸化膜2上にも形成される。
次に、第1図cのように第1絶縁膜5(厚さ
5000〜8000Å)を被着した後所定のマスクを用い
て、結線のためのコンタクトホールをホトリソ工
程を行なつて形成する。
次に、第1図dのように第1配線パターン6を
6000〜10000Åの厚さで形成する。これは通常ア
ルミなどで行なわれる。さらに第1図eに示すよ
うに、第2絶縁膜7を6000〜10000Åの厚さで、
第1絶縁膜5および第1配線パターン6上に被着
し、第1配線層と第2配線層を結線するためのス
ルーホールパターンを形成する。
次に、第1図fに示すように、第2配線8をア
ルミなどで形成する。
このような従来の多層配線形成方法によると、
ゲート電極を第2配線層に結線するために第1配
線層を介して結線するわけであるが、この第1配
線層を形成するために結線エリアが大きくなり集
積度を向上できない。
また、集積度を上げるためにゲート電極と第1
配線を結ぶためのコンタクトホールと、第1配線
と第2配線を結ぶためのスルーホールを同一箇所
に開孔する方法もあるが、この方法はスルーホー
ルのパターニングの際に第1図fにおけるコンタ
クトホール部7aにレジストが厚くなり、パター
ニングが難しくなる。
さらに、結線部が深くなりすぎて、第2配線が
断切れなどの不良を起こし易いなどの問題があ
る。
この問題を解決するためにコンタクトホールを
大きく開孔し、次にスルーホールを所定の大きさ
に開孔することによつて、結線部を2段にするこ
とにより断切れなどの不良を防ぐ方法があるが、
この方法を用いた場合の問題点としては、大きな
コンタクトホールを形成する際に結線すべきゲー
ト電極をはずれてコンタクトホールを形成してし
まう可能性がある。
こうした場合、第1絶縁膜5のエツチングで膜
厚のバラツキを考慮してオーバーエツチするとき
に下層のフイールド酸化膜がエツチングされて薄
くなつてしまう危険がある。
また、それを防ぐためにゲート電極結線部を大
きなパターンにしようとした場合に集積度が向上
しないとか、隣接ゲート電極パターンとの余裕が
なくなるというような問題がある。
この発明は、上記従来の欠点を解決するために
なされたもので、集積度を向上させかつ信頼性の
高い多層配線ができる多層配線方法を提供するこ
とを目的とする。
以下、この発明の多層配線方法の実施例につい
て図面に基づき説明する。第2図aないし第2図
eはその一実施例の工程説明図である。まず、第
2図aに示すように、基板11(シリコン)にフ
イールド酸化膜12を5000〜7000Å程度形成後、
結線部となるべき部分にダミー体、たとえばポリ
シリコン13を1000〜4000Å形成する。この際形
成するポリシリコン13は、ダブルシリコンゲー
ト構造なら第1ポリシリコンゲート(第1のゲー
ト配線)と同時に形成されるようにマスクを作成
しておけば、特に1工程を増加する必要はない。
その後、第2図bに示すように、ゲート酸化を
行つてゲート酸化膜14を形成する。さらに、こ
のゲート酸化膜14上にゲート配線15(第2の
ゲート配線)を形成する。
次に、第2図cに示すように、ゲート配線15
上に第1中間絶縁膜16を被着し、所望の寸法よ
りも大きいマスクを用いて、第2図dに示すごと
く、コンタクトホール16aを形成する。このコ
ンタクトホール16aはゲート配線15に連なつ
ている。
このコンタクトホール16aの形成の際に、合
せずれなどにより、コンタクトホールがゲート電
極よりはみ出した場合でも、ダミー体のポリシリ
コン13でエツチングが止まり、フイールド酸化
膜12をエツチングする心配はない。そして、図
中には示していない部分において、必要な第1層
金属配線層を形成する工程を経過した後、第2図
dより明らかなように、第2中間絶縁膜17を
6000〜10000Åの厚さで被着する。
次に、第2図eに示すように、所望の寸法のマ
スクを用いて、スルーホール17aのパターンを
コンタクトホール16aの内に形成し、第2金属
配線層18を形成する。この第2金属配線層18
はスルーホール17aを通して、ゲート配線15
に直接接続されている。
以上説明したように、上記第1の実施例ではゲ
ート電極に第2層金属配線層18を直接結線する
方法で行なうために第1金属配線層を介していな
い。したがつて、第1金属配線層を用いた場合よ
りも集積度が大巾に向上する。
また、コンタクトホールとスルーホールの大き
さを変えているために結線スルーホールは段を持
つた形となり、アルミの断線などの不良は発生し
ない。
さらに、特にゲート電極結線部を大きくせずに
その下にダミー体、たとえばポリシリコン13を
形成することにより大きなコンタクトホールを形
成し、それがゲート電極結線部からはずれてもダ
ミー体のポリシリコン13によりフイールド酸化
膜12がエツチングされてしまうような問題はな
く、ゲート電極配線ビツチも従来のものと変わり
なくパターン形成することが可能である。
なお、上記第1の実施例では、ダミー体にポリ
シリコン13を用いたが、これは絶縁膜のエツチ
ングに対してエツチング速度の遅いものであれ
ば、モリブデン、タングステン、など何を用いて
もさしつかえない。
また、上記第1の実施例では、アルミの2層配
線の場合について述べたが、これが3層あるいは
4層になつた場合にも利用することができるのは
言うまでもない。
以上のようにこの発明の多層配線方法によれ
ば、フイールド酸化膜のエツチングを防止するダ
ミー体の上で、大きなコンタクトホール内に小さ
なスルーホールを開ける方法で、かつ第2のゲー
ト配線と第2の中間絶縁膜上の金属配線を直接接
続する方法で多層配線を形成したから、集積度を
向上させることができるとともに、信頼性の高い
多層配線を形成できるという利点を有する。ま
た、前記ダミー体は第1のゲート配線形成工程を
利用して形成できるので、従来と全く同様の製造
工程で前記ダミー体を設けて信頼性の向上、高集
積化を図ることができる。また、前記ダミー体は
酸化膜で覆われているので、例えば第3図に示す
ようにダミー体(ポリシリコン13)まで延びる
他の配線19があつたとしても、該配線19がダ
ミー体(ポリシリコン13)を介して第2のゲー
ト配線15と短絡することは酸化膜14で防止さ
れ、より信頼性を向上させ得る。また、その酸化
膜14は第1のゲート配線上のゲート酸化膜形成
工程を利用して形成できるので特別に工程が増え
ることはなく、工程が煩雑になることは防止でき
る。
【図面の簡単な説明】
第1図aないし第1図fは従来の多層配線形成
方法を説明するための工程説明図、第2図aない
し第2図eはそれぞれこの発明の多層配線方法の
一実施例を説明するための工程説明図、第3図は
この発明の効果を説明するための断面図である。 11……基板、12……フイールド酸化膜、1
3……ポリシリコン、14……ゲート酸化膜、1
5……ゲート配線、16……第1中間絶縁膜、1
6a……コンタクトホール、17……第2中間絶
縁膜、17a……スルーホール、18……第2層
金属配線層。

Claims (1)

  1. 【特許請求の範囲】 1 基板上にフイールド酸化膜を形成した後、該
    基板上への第1のゲート配線の形成と同時に、前
    記フイールド酸化膜上に前記第1のゲート配線と
    電気的に分離したダミー体を形成する工程と、 そのダミー体と前記第1のゲート配線とをそれ
    ぞれ覆うように酸化膜を形成する工程と、 前記基板上に、前記酸化膜で覆われたダミー体
    上に延在して第2のゲート配線を形成する工程
    と、 その第2のゲート配線上を含む基板上の全面に
    第1の中間絶縁膜を形成した後、この第1の中間
    絶縁膜に、前記ダミー体上で、前記第2のゲート
    配線の表面を露出させるようにコンタクトホール
    を形成する工程と、 そのコンタクトホール部を含む前記第1の中間
    絶縁膜上の全面に第2の中間絶縁膜を形成した
    後、該第2の中間絶縁膜に前記コンタクトホール
    内でスルーホールを形成し、前記第2のゲート配
    線を露出させる工程と、 前記スルーホールを通して前記第2のゲート配
    線に接続する金属配線を形成する工程とを有する
    ことを特徴とする多層配線方法。
JP18686282A 1982-10-26 1982-10-26 多層配線方法 Granted JPS5976447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18686282A JPS5976447A (ja) 1982-10-26 1982-10-26 多層配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18686282A JPS5976447A (ja) 1982-10-26 1982-10-26 多層配線方法

Publications (2)

Publication Number Publication Date
JPS5976447A JPS5976447A (ja) 1984-05-01
JPH0542139B2 true JPH0542139B2 (ja) 1993-06-25

Family

ID=16195957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18686282A Granted JPS5976447A (ja) 1982-10-26 1982-10-26 多層配線方法

Country Status (1)

Country Link
JP (1) JPS5976447A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183898B1 (ko) 1996-06-28 1999-04-15 김광호 반도체장치 및 이를 이용한 콘택홀 형성방법
KR100408414B1 (ko) 2001-06-20 2003-12-06 삼성전자주식회사 반도체 소자 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4889684A (ja) * 1972-02-24 1973-11-22
JPS534475A (en) * 1976-07-02 1978-01-17 Hitachi Ltd Etching method
JPS5352383A (en) * 1976-10-25 1978-05-12 Hitachi Ltd Electrode formation method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4889684A (ja) * 1972-02-24 1973-11-22
JPS534475A (en) * 1976-07-02 1978-01-17 Hitachi Ltd Etching method
JPS5352383A (en) * 1976-10-25 1978-05-12 Hitachi Ltd Electrode formation method

Also Published As

Publication number Publication date
JPS5976447A (ja) 1984-05-01

Similar Documents

Publication Publication Date Title
US5756396A (en) Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
JPH06125013A (ja) 半導体装置及びその製造方法
US5403777A (en) Semiconductor bond pad structure and method
JPH0645329A (ja) 高集積半導体装置およびその製造方法
US5600170A (en) Interconnection structure of semiconductor device
JP2000100938A (ja) 半導体装置の多層配線構造
KR100215842B1 (ko) 반도체 장치의 배선구조 및 방법
JPH0542139B2 (ja)
US6133141A (en) Methods of forming electrical connections between conductive layers
EP0415526A2 (en) Semiconductor device having wiring layers
JP3034538B2 (ja) 配線構造の形成方法
KR970011056B1 (ko) 반도체 장치 및 그 제조 방법
KR19980031103A (ko) 반도체소자의 제조방법
JPH0917868A (ja) 半導体集積回路装置の配線接続構造及びその製造方法
JPS62136857A (ja) 半導体装置の製造方法
JP3028539B2 (ja) 半導体装置の製造方法
KR0151054B1 (ko) 반도체 장치의 층간접속방법
JPS60177652A (ja) 半導体装置の製造方法
JPH06163721A (ja) 半導体装置
JPS6239027A (ja) 半導体装置の製造方法
JPS60192348A (ja) 半導体集積回路の多層配線の形成方法
JPS62293644A (ja) 半導体装置の製造方法
JPS63107043A (ja) 半導体装置の導電線路の形成方法
JPS63166248A (ja) 半導体集積回路装置及びその製造方法
JPS6235537A (ja) 半導体装置及びその製造方法