JPS5933850A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5933850A JPS5933850A JP14372182A JP14372182A JPS5933850A JP S5933850 A JPS5933850 A JP S5933850A JP 14372182 A JP14372182 A JP 14372182A JP 14372182 A JP14372182 A JP 14372182A JP S5933850 A JPS5933850 A JP S5933850A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- contact hole
- wirings
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関し、特に多層配線技
術を改良した半導体装置の製造方法に係る。
術を改良した半導体装置の製造方法に係る。
近年、半導体装置は増々高密度化、微細化する傾向にあ
る。これに伴ってプロセス技術も複雑となり、半導体基
板上に複雑な厚い絶縁膜が伺層にも重なり、これら絶縁
膜に基板の累子領域を外部に取出すだめのコンタクトホ
ールを数多く形成しなければならない。かかるコンタク
トホールの形成においては高密度化、微細化の観点から
寸法を可能な限り小さくすると共に正確な開口が要求さ
れる。このようなことから、従来アンダーカットの起こ
らないアクティブイオンエツチング法に代表される異方
性エツチングによシコンタクトホールを形する方法が行
なわれている。これを第１図図示の半導体基板表面の拡
散配線（第１配線）を第２配線と第３配線で取出すため
のコンタクトホールを例にして以下に説明する。
る。これに伴ってプロセス技術も複雑となり、半導体基
板上に複雑な厚い絶縁膜が伺層にも重なり、これら絶縁
膜に基板の累子領域を外部に取出すだめのコンタクトホ
ールを数多く形成しなければならない。かかるコンタク
トホールの形成においては高密度化、微細化の観点から
寸法を可能な限り小さくすると共に正確な開口が要求さ
れる。このようなことから、従来アンダーカットの起こ
らないアクティブイオンエツチング法に代表される異方
性エツチングによシコンタクトホールを形する方法が行
なわれている。これを第１図図示の半導体基板表面の拡
散配線（第１配線）を第２配線と第３配線で取出すため
のコンタクトホールを例にして以下に説明する。
まず、ｐｍ半導体基板１にｎ型不純物を選択的にドーピ
ングして複数のｎ＋型拡散配線（第１配線）２１＋２ｚ
・・・を形成した後、全面に第１の絶縁膜３を堆積する
。つづいて、この第１の絶縁膜３の第２配線と接続すべ
き部分をリアクティブイオンエツチング（ＲＩＥ）によ
り選択的に除去して微細で急峻な側面を有する第１のコ
ンタクトホール４を開孔した後、全面にＡＡ膜を蒸着し
、ｉ９ターニングして前記第１配線２．とコンタクトホ
ール４を介して接続したＡＡからなる第２配線５を形成
する。次いで、全面に第２の絶縁膜６を堆潰し、前記第
１配線２２の一部上の第２．第１の絶縁膜６，３をＲＩ
Ｅにより選択的に除去して微細で急峻な側面を有する第
２のコンタクトホール７ｆ、開孔した後、全面にＡｔ−
８ｔ合金膜を蒸着し、パターニングして前記第１配線２
２とコンタクトホール７を介して接続したＡＡ−８ｔ合
金からなる第３配線８を形成する（第１図図示）。しか
しながら、かがる方法にあっては、基板１表面の第１配
線２２を第３配線８で取出すだめのコンタクトホール７
が第１、第２の絶縁膜３．６からなる厚い絶縁膜にＲＩ
Ｅにより形成されるので、該コンタクトホール７は微細
で深い急峻な側面を有することになり、同第１図のＡ部
に示す如く第３配線８が該コンタクトホール７の開口部
付近で断線し易くなるという欠点があった。
ングして複数のｎ＋型拡散配線（第１配線）２１＋２ｚ
・・・を形成した後、全面に第１の絶縁膜３を堆積する
。つづいて、この第１の絶縁膜３の第２配線と接続すべ
き部分をリアクティブイオンエツチング（ＲＩＥ）によ
り選択的に除去して微細で急峻な側面を有する第１のコ
ンタクトホール４を開孔した後、全面にＡＡ膜を蒸着し
、ｉ９ターニングして前記第１配線２．とコンタクトホ
ール４を介して接続したＡＡからなる第２配線５を形成
する。次いで、全面に第２の絶縁膜６を堆潰し、前記第
１配線２２の一部上の第２．第１の絶縁膜６，３をＲＩ
Ｅにより選択的に除去して微細で急峻な側面を有する第
２のコンタクトホール７ｆ、開孔した後、全面にＡｔ−
８ｔ合金膜を蒸着し、パターニングして前記第１配線２
２とコンタクトホール７を介して接続したＡＡ−８ｔ合
金からなる第３配線８を形成する（第１図図示）。しか
しながら、かがる方法にあっては、基板１表面の第１配
線２２を第３配線８で取出すだめのコンタクトホール７
が第１、第２の絶縁膜３．６からなる厚い絶縁膜にＲＩ
Ｅにより形成されるので、該コンタクトホール７は微細
で深い急峻な側面を有することになり、同第１図のＡ部
に示す如く第３配線８が該コンタクトホール７の開口部
付近で断線し易くなるという欠点があった。
このようなことから、第１配線を第３配線で取出すのを
第２図に示す構造にして行なっている。即ち、まずｐ型
半導体基板１の表面にｎ＋型拡散配線（第１配線）２１
．２□・・・を形成し、全面に第１の絶縁膜３を堆積す
る。つづいて前記第１配線２．．２．の一部上の第１の
絶縁膜３をＲＩＥにより選択的に除去して微細で急峻な
側面を有する第１のコンタクトホール４１ ｒ４２を
開孔した後、全面にＡＡ膜を蒸着し、・ぐターニングし
て前記第１配線２１ とコンタクトホール４１を介して
接続したＡｔからなる第２配線５を形成すると共に、前
記第１配線２２とコンタクトホール４２を介して接続さ
れ一部が第１の絶縁膜３上に延在された接続用ＡＡ配線
９を形成する。次いで、全面に第２の絶縁膜６を堆積し
、前記接線用Ａ７配線９の延在部上の絶縁膜６をＲＩＥ
により選択的に除去して第２のコンタクトホール７′を
開孔した後、全面にＡ、ａ−８ｔ合金膜を蒸着し、パタ
ーニングして接続用Ａｔ配線９とコンタクトホール７′
を介して接続された、つまり前記第１配置１Ｍ ２２と
接続用ＡＡ配線９及びコンタ５− クトホール７′を通して接続されたＡＡ−８１合金から
なる第３配線８を形成する（第２図図示）。
第２図に示す構造にして行なっている。即ち、まずｐ型
半導体基板１の表面にｎ＋型拡散配線（第１配線）２１
．２□・・・を形成し、全面に第１の絶縁膜３を堆積す
る。つづいて前記第１配線２．．２．の一部上の第１の
絶縁膜３をＲＩＥにより選択的に除去して微細で急峻な
側面を有する第１のコンタクトホール４１ ｒ４２を
開孔した後、全面にＡＡ膜を蒸着し、・ぐターニングし
て前記第１配線２１ とコンタクトホール４１を介して
接続したＡｔからなる第２配線５を形成すると共に、前
記第１配線２２とコンタクトホール４２を介して接続さ
れ一部が第１の絶縁膜３上に延在された接続用ＡＡ配線
９を形成する。次いで、全面に第２の絶縁膜６を堆積し
、前記接線用Ａ７配線９の延在部上の絶縁膜６をＲＩＥ
により選択的に除去して第２のコンタクトホール７′を
開孔した後、全面にＡ、ａ−８ｔ合金膜を蒸着し、パタ
ーニングして接続用Ａｔ配線９とコンタクトホール７′
を介して接続された、つまり前記第１配置１Ｍ ２２と
接続用ＡＡ配線９及びコンタ５− クトホール７′を通して接続されたＡＡ−８１合金から
なる第３配線８を形成する（第２図図示）。
かかる方法によれは第３配線８を第２の絶縁膜６のみに
開孔したコンタクトホール７′を介して基板１表面の第
１配線２２と接続した接続用Ａｔ配線９と接続するため
、第１図図示のように第３配線８がコンタクトホールの
開口部付近で断線するのを防止できる。しかしながら、
第１配線２□と第３配線８を接続するための接続用Ａｔ
配線９は該第１配線２２とのコンタクト部と、第３配線
８とのコンタクトがなされる延在部とからなるもので、
第２配線５により取出される第１配線２１と第３配線８
により取出される第１配線２２とを前記延在部の長さに
対応する分だけ離間して配置しなければならない。その
結果、コンタクトホールを微細化したにもかかわらず、
ｎ＋型拡散配線（第１配線）２０，２２の配置上の制約
から高集積化が困難となる。
開孔したコンタクトホール７′を介して基板１表面の第
１配線２２と接続した接続用Ａｔ配線９と接続するため
、第１図図示のように第３配線８がコンタクトホールの
開口部付近で断線するのを防止できる。しかしながら、
第１配線２□と第３配線８を接続するための接続用Ａｔ
配線９は該第１配線２２とのコンタクト部と、第３配線
８とのコンタクトがなされる延在部とからなるもので、
第２配線５により取出される第１配線２１と第３配線８
により取出される第１配線２２とを前記延在部の長さに
対応する分だけ離間して配置しなければならない。その
結果、コンタクトホールを微細化したにもかかわらず、
ｎ＋型拡散配線（第１配線）２０，２２の配置上の制約
から高集積化が困難となる。
本発明は特別な工程を増やすことなく、かつ６−
余分な面積を必要とすることなく、第３配線の断線を防
止し、高信頼性と高集積化を達成した多層配線構造を有
する半導体装置の製造方法全提供しようとするものであ
る。
止し、高信頼性と高集積化を達成した多層配線構造を有
する半導体装置の製造方法全提供しようとするものであ
る。
本発明は複数の第１配線上の第１絶縁膜に夫夫第１のコ
ンタクトホールを形成し、全面に配線材料膜を被覆し、
パターニングして第１配線とコンタクトホールを介して
接続する第２配線を形成すると共に第３配線と接続すべ
き第１配線上のコンタクトホールを含む周辺に接続用１
？ターンを形成し、更に全面に第２の絶縁膜を被横した
後、前記接続用パターンが形成されたコンタクトホール
の略直上の第２の絶縁膜に第２のコンタクトホールを開
孔し、ひきつづき該第２のコンタクトホールを介して前
記接続用パターンと接続する第３配線を形成することに
よって、高信頼性と昼集積化を達成した多層配線構造を
有する半導体装置を得ることを骨子とするものでめる。
ンタクトホールを形成し、全面に配線材料膜を被覆し、
パターニングして第１配線とコンタクトホールを介して
接続する第２配線を形成すると共に第３配線と接続すべ
き第１配線上のコンタクトホールを含む周辺に接続用１
？ターンを形成し、更に全面に第２の絶縁膜を被横した
後、前記接続用パターンが形成されたコンタクトホール
の略直上の第２の絶縁膜に第２のコンタクトホールを開
孔し、ひきつづき該第２のコンタクトホールを介して前
記接続用パターンと接続する第３配線を形成することに
よって、高信頼性と昼集積化を達成した多層配線構造を
有する半導体装置を得ることを骨子とするものでめる。
上ｉ口笛１配線とは半導体基板表面に形成された拡散配
線又は基板上の絶縁膜上に形成された多結晶シリコンや
Ａｔ等からなる配線である。
線又は基板上の絶縁膜上に形成された多結晶シリコンや
Ａｔ等からなる配線である。
−に記第２．第３配線はＡｔ或いはＡ７−８ｔ。
ｋｌ−Ｃｕ 、Ａｔ−８ｔ−Ｃｕなどのｋ１合金等から
形成される。
形成される。
次に、本発明を３層配線構造の半導体装置の製造に適用
した例について第３図（ａ）〜（ｄ）を参照して説明す
る。
した例について第３図（ａ）〜（ｄ）を参照して説明す
る。
（１）マず、ｐ型シリコン基板１１表面に浮具蝕刻法に
より形成されたレジストパターン（図示せず）をマスク
としてｎ型不純物、例えば砒素をイオン注入した後、レ
ジスト・七ターンを除去し、活性化して互に近接して配
置されたｎ＋型拡散配線（第１配線）１２１．１２Ｑ・
・・を形成した。つづいて、全面に例えば厚さ１．５μ
ｍの第１のＣＶＤ −５ｉｎ２膜１３を堆積した（第３
図（ａ）図示）。
より形成されたレジストパターン（図示せず）をマスク
としてｎ型不純物、例えば砒素をイオン注入した後、レ
ジスト・七ターンを除去し、活性化して互に近接して配
置されたｎ＋型拡散配線（第１配線）１２１．１２Ｑ・
・・を形成した。つづいて、全面に例えば厚さ１．５μ
ｍの第１のＣＶＤ −５ｉｎ２膜１３を堆積した（第３
図（ａ）図示）。
（１） 次いで、第１配線１２１．１２２の一部に対
応するＣＶＤ −８ＩＯ２膜１３部分をＲＩＥを用いた
フォトエツチング技術により選択的に除去して例えば１
μｍＯの急峻な側面を有する第１のコンタクトホール１
４ ｌ＋ １４２ ｆ開孔した。つづいて、全面に例え
ば厚さ１μｍのＡ、を膜をスノヤツタ法により蒸着した
後、ツクターニングして前記第を配線１２．と第１のコ
ンタクトホール１４１を介して接続したＡｔからなる第
２配線１５を形成すると共に、第１のコンタクトホテル
１４□を含む周辺に接続用ＡＡパターン１６を形成した
（第３図（ｂ）図示）。
応するＣＶＤ −８ＩＯ２膜１３部分をＲＩＥを用いた
フォトエツチング技術により選択的に除去して例えば１
μｍＯの急峻な側面を有する第１のコンタクトホール１
４ ｌ＋ １４２ ｆ開孔した。つづいて、全面に例え
ば厚さ１μｍのＡ、を膜をスノヤツタ法により蒸着した
後、ツクターニングして前記第を配線１２．と第１のコ
ンタクトホール１４１を介して接続したＡｔからなる第
２配線１５を形成すると共に、第１のコンタクトホテル
１４□を含む周辺に接続用ＡＡパターン１６を形成した
（第３図（ｂ）図示）。
６１１）次いで、全面に例えば厚さ２．０μｍの第２の
ＣＶＤ−Ｓ ｉＯ２膜１７を堆積した後、接続用Ａｔパ
ターン１６が形成された第１のコンタクトホール１４□
直上の第２のＣＶＤ ８ＩＯ２膜１７部をＲＩＥを用い
たフォトエツチング技術により選択的に除去して例えば
１μｍｒ］の急峻な側面を有する第２のコンタクトホー
ル１８を開孔した（第３図（Ｃ）図示）。つづいて、全
面に例えば厚さ１μｍのＡ７−８ｔ合金膜をスパッタ法
により蒸着した後、９− パターニングして前記接続用ＡＡパターン１６と第２の
コンタクトホール１８を介して接続したＡｔ−８ｔ合金
からなる第３配線１９を形成して三層配線構造を有する
半導体装置を製造した（第３図（ｄ１図示）。
ＣＶＤ−Ｓ ｉＯ２膜１７を堆積した後、接続用Ａｔパ
ターン１６が形成された第１のコンタクトホール１４□
直上の第２のＣＶＤ ８ＩＯ２膜１７部をＲＩＥを用い
たフォトエツチング技術により選択的に除去して例えば
１μｍｒ］の急峻な側面を有する第２のコンタクトホー
ル１８を開孔した（第３図（Ｃ）図示）。つづいて、全
面に例えば厚さ１μｍのＡ７−８ｔ合金膜をスパッタ法
により蒸着した後、９− パターニングして前記接続用ＡＡパターン１６と第２の
コンタクトホール１８を介して接続したＡｔ−８ｔ合金
からなる第３配線１９を形成して三層配線構造を有する
半導体装置を製造した（第３図（ｄ１図示）。
しかして、本発明方法は基板１１表面の第１配線１２２
を第３配線により外部に取出す際、第２配線１５の形成
と同時に第１配線１２２上の第１のコンタクトホール１
４２の周辺部に接続用人ｌノ４ＪＸ −７１６を形成し
、第２ （ＤＣＶＤ−８ＩＯ２）ｇ１７を堆積後、接続
用パターン１６が形成されるコンタクトホール１４２の
略直上のＣＶＤ−８１０２Ｍ７１７部分に第２のコンタ
クトホール１８を開孔し、ひきつづき該コンタクトホー
ル１８を介して接続用Ａｔパターン１６と接続する第３
配線１９を形成する。つまり、第３配線１９を第２のＣ
ＶＤ−８ＩＯ２膜１７のみに開孔されその膜厚のみの浅
い段差を有する第２のコンタクトホール１８を介して接
続用Ａｔ／Ｒターン１６と接続することにより、製造工
程の増大を招くことなく１０− 基板１１表面のｎ＋型拡散配線（第１配線）１２□と接
続できるため、第２のコンタクトホール１８を微細にし
ても第３配線用Ａｔ−８ｉ合金膜の該コンタクトホール
１８の開口部付近でのステフッカ・ぐ−レイジは改善さ
れ、第３配線１９の断線を防止できる。壕だ、第３配線
１９と接続用ＡＬｉＲターン１６とをつ々ぐ第２のコン
タクトホール１８を、該Ａｔパターン１６と第１配線１
２□をつなぐ第１のコンタクトホール１４２略直上の第
２のＣＶＤ−８ＩＯ２膜１７に形成しているため、第１
配線１２１．１２２間を近接して基板１１表面に形成で
き、不要な面積を占有することなくコンタクトホールの
微細化による高集積化を達成できる。
を第３配線により外部に取出す際、第２配線１５の形成
と同時に第１配線１２２上の第１のコンタクトホール１
４２の周辺部に接続用人ｌノ４ＪＸ −７１６を形成し
、第２ （ＤＣＶＤ−８ＩＯ２）ｇ１７を堆積後、接続
用パターン１６が形成されるコンタクトホール１４２の
略直上のＣＶＤ−８１０２Ｍ７１７部分に第２のコンタ
クトホール１８を開孔し、ひきつづき該コンタクトホー
ル１８を介して接続用Ａｔパターン１６と接続する第３
配線１９を形成する。つまり、第３配線１９を第２のＣ
ＶＤ−８ＩＯ２膜１７のみに開孔されその膜厚のみの浅
い段差を有する第２のコンタクトホール１８を介して接
続用Ａｔ／Ｒターン１６と接続することにより、製造工
程の増大を招くことなく１０− 基板１１表面のｎ＋型拡散配線（第１配線）１２□と接
続できるため、第２のコンタクトホール１８を微細にし
ても第３配線用Ａｔ−８ｉ合金膜の該コンタクトホール
１８の開口部付近でのステフッカ・ぐ−レイジは改善さ
れ、第３配線１９の断線を防止できる。壕だ、第３配線
１９と接続用ＡＬｉＲターン１６とをつ々ぐ第２のコン
タクトホール１８を、該Ａｔパターン１６と第１配線１
２□をつなぐ第１のコンタクトホール１４２略直上の第
２のＣＶＤ−８ＩＯ２膜１７に形成しているため、第１
配線１２１．１２２間を近接して基板１１表面に形成で
き、不要な面積を占有することなくコンタクトホールの
微細化による高集積化を達成できる。
以上詳述した如く、本発明によれば特別な工程を増やす
ことなく、かつ余分な面積を必要とすることなく、第１
配線を取出すための第３配線の微細なコンタクトホール
開口部付近での断線を防止でき、もって高信頼性と高集
積化を達成した多層配線構造を有する半導体装置の製造
方法を提供できる。
ことなく、かつ余分な面積を必要とすることなく、第１
配線を取出すための第３配線の微細なコンタクトホール
開口部付近での断線を防止でき、もって高信頼性と高集
積化を達成した多層配線構造を有する半導体装置の製造
方法を提供できる。
第１図及び第２図は夫々従来の多層配線構造を有する半
導体装置を示す断面図、第３図（ａ）〜（ｄ）は本発明
の実施例における三層配線構造を有する半導体装置の製
造工程を示す断ｌｌｉ図である。 １１・・・ｐ型シリコン基板。１２１．１２□ ・・・
ｎ＋型拡散配線（第１配線）、１３ ・・・第１０ＣＶ
Ｄ−８ｉｎ２膜、１４１．１４２・・・第１のコンタク
トホール、１５・・・第２配線、１６・・・接続用Ａｔ
パターン、１７−・・第２０ＣＶＤ−８ｊ０２膜、１
Ｂ−・・第２のコンタクトホール、１９・・・第３配線
。
導体装置を示す断面図、第３図（ａ）〜（ｄ）は本発明
の実施例における三層配線構造を有する半導体装置の製
造工程を示す断ｌｌｉ図である。 １１・・・ｐ型シリコン基板。１２１．１２□ ・・・
ｎ＋型拡散配線（第１配線）、１３ ・・・第１０ＣＶ
Ｄ−８ｉｎ２膜、１４１．１４２・・・第１のコンタク
トホール、１５・・・第２配線、１６・・・接続用Ａｔ
パターン、１７−・・第２０ＣＶＤ−８ｊ０２膜、１
Ｂ−・・第２のコンタクトホール、１９・・・第３配線
。
Claims (1)
- 【特許請求の範囲】 （１）半導体基板上に形成された複数の第１配線を含む
全面に第１の絶縁膜を被覆した後、前記各第１配線の一
部に対応する絶縁膜部分に第１のコンタクトホールを形
成する工程と、前記第１の絶縁膜上に前記コンタクトホ
ールを介して前記所定の第１配線と接続する第２配線を
形成すると共に、第３配線と結線すべき第１配線の前記
コンタクトホールを含む周辺に接続用導電体・ぞターン
を形成する工程と、全面に第２の絶縁膜を被覆した後、
前記接続用導電体パターンが形成されたコンタクトホー
ルの略直上の第２の絶縁膜に第２のコンタクトホールを
形成した後、第２の絶縁膜上に該接続用導電体パターン
と第２のコンタクトホールを介して接続した第３配線を
形成する工程とを具備したことを特徴とする半導体装置
の製造方法。 （２ン 第１配線が半導体基板表面に形成された拡散
配線であることを特徴とする特許請求の範囲第１項記載
の半導体装置の製造方法。 （３）第１配線が半導体基板上の絶縁膜に形成された多
結晶シリコン配線であることを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。 （４）第２配線及び接続用パターンがＡｔからなること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14372182A JPS5933850A (ja) | 1982-08-19 | 1982-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14372182A JPS5933850A (ja) | 1982-08-19 | 1982-08-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5933850A true JPS5933850A (ja) | 1984-02-23 |
Family
ID=15345442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14372182A Pending JPS5933850A (ja) | 1982-08-19 | 1982-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933850A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62130542A (ja) * | 1985-12-03 | 1987-06-12 | Oki Electric Ind Co Ltd | 多層配線の形成方法 |
| US5250465A (en) * | 1991-01-28 | 1993-10-05 | Fujitsu Limited | Method of manufacturing semiconductor devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671992A (en) * | 1979-11-19 | 1981-06-15 | Suwa Seikosha Kk | Multilayer wiring contact hole structure |
-
1982
- 1982-08-19 JP JP14372182A patent/JPS5933850A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671992A (en) * | 1979-11-19 | 1981-06-15 | Suwa Seikosha Kk | Multilayer wiring contact hole structure |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62130542A (ja) * | 1985-12-03 | 1987-06-12 | Oki Electric Ind Co Ltd | 多層配線の形成方法 |
| US5250465A (en) * | 1991-01-28 | 1993-10-05 | Fujitsu Limited | Method of manufacturing semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128745A (en) | Semiconductor device with thin film resistor | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| JPS5933850A (ja) | 半導体装置の製造方法 | |
| JP2616706B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06204467A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2699454B2 (ja) | メモリ装置の製造方法 | |
| JP3039163B2 (ja) | 半導体装置の製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPH0570301B2 (ja) | ||
| JP3256977B2 (ja) | 半導体装置 | |
| JP3210462B2 (ja) | 半導体装置の製造方法 | |
| JPH0653328A (ja) | 半導体装置 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05218209A (ja) | 半導体装置及びその製造方法 | |
| JPH0542139B2 (ja) | ||
| JPH01270248A (ja) | 半導体装置の製造方法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPS6113383B2 (ja) | ||
| JPH0779137B2 (ja) | 半導体装置 |