JPH05291408A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05291408A JPH05291408A JP9562192A JP9562192A JPH05291408A JP H05291408 A JPH05291408 A JP H05291408A JP 9562192 A JP9562192 A JP 9562192A JP 9562192 A JP9562192 A JP 9562192A JP H05291408 A JPH05291408 A JP H05291408A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- hole
- tungsten
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 スルーホールのプラグ技術において、スルー
ホールと配線膜との部分に空間ができず良好な接続性を
持つ埋め込みプラグ構造を有する半導体装置およびその
製造方法を提供することを目的とする。 【構成】 半導体基板上に層間絶縁膜を成膜して、該層
間絶縁膜内にスルーホールを形成し、このスルーホール
に金属を堆積した半導体装置において、該金属の表面が
該層間絶縁膜表面より突出した構造であることを特徴と
する半導体装置およびその製造方法によって上記目的は
達成される。
ホールと配線膜との部分に空間ができず良好な接続性を
持つ埋め込みプラグ構造を有する半導体装置およびその
製造方法を提供することを目的とする。 【構成】 半導体基板上に層間絶縁膜を成膜して、該層
間絶縁膜内にスルーホールを形成し、このスルーホール
に金属を堆積した半導体装置において、該金属の表面が
該層間絶縁膜表面より突出した構造であることを特徴と
する半導体装置およびその製造方法によって上記目的は
達成される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関する。詳しく述べると、埋め込みプラグ構
造を有する半導体装置およびその製造方法に関する。
製造方法に関する。詳しく述べると、埋め込みプラグ構
造を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体装置の基板と配線を接続するコン
タクトホール、または下層の配線と上層の配線を接続す
るヴィアホール等のスルーホールにおいて、開口径と深
さの比であるアスペクト比の高いスルーホールでは、基
板と配線あるいは下層の配線と上層の配線を接続するた
めに、スルーホール内をタングステン等の高融点金属等
により埋め込んで接続する埋め込みプラグ技術がある。
タクトホール、または下層の配線と上層の配線を接続す
るヴィアホール等のスルーホールにおいて、開口径と深
さの比であるアスペクト比の高いスルーホールでは、基
板と配線あるいは下層の配線と上層の配線を接続するた
めに、スルーホール内をタングステン等の高融点金属等
により埋め込んで接続する埋め込みプラグ技術がある。
【０００３】従来の埋め込みプラス技術の一つとして、
まず、基板上の層間絶縁膜にスルーホールを形成し、こ
のスルーホールを含む層間絶縁膜上の全面に、高融点金
属とシリコン酸化膜等の層間絶縁膜との密着性を良くし
たり、応力を緩和するために窒化チタン（ＴｉＮ）等を
薄く成膜し、次に、タングステン等の高融点金属をＣＶ
Ｄ法により窒化チタン上全面に成膜してスルーホールを
埋め込み、その後、高融点金属と窒化チタンを層間絶縁
膜の上部平面が露出するまでエッチバックしてスルーホ
ール内のみに高融点金属を残しプラグとする方法があ
る。
まず、基板上の層間絶縁膜にスルーホールを形成し、こ
のスルーホールを含む層間絶縁膜上の全面に、高融点金
属とシリコン酸化膜等の層間絶縁膜との密着性を良くし
たり、応力を緩和するために窒化チタン（ＴｉＮ）等を
薄く成膜し、次に、タングステン等の高融点金属をＣＶ
Ｄ法により窒化チタン上全面に成膜してスルーホールを
埋め込み、その後、高融点金属と窒化チタンを層間絶縁
膜の上部平面が露出するまでエッチバックしてスルーホ
ール内のみに高融点金属を残しプラグとする方法があ
る。
【０００４】上記従来の方法では、高融点金属と窒化チ
タンをエッチバックする際、完全に層間絶縁膜の上部表
面が露出するように若干のオーバーエッチングをする
か、または、エッチングされる部分が残らず完全に除去
されるようにエッチング量を決めるのが通常である。こ
れは、形成されたスルーホールの径がスルーホールごと
に異なること等により、埋め込まれたタングステン等の
高融点金属の密度が異なり、高融点金属の密度が疎な部
分と密な部分で僅かながらエッチングされる速度が違う
ため、エッチング速度の遅い部分も完全に除去するため
である。
タンをエッチバックする際、完全に層間絶縁膜の上部表
面が露出するように若干のオーバーエッチングをする
か、または、エッチングされる部分が残らず完全に除去
されるようにエッチング量を決めるのが通常である。こ
れは、形成されたスルーホールの径がスルーホールごと
に異なること等により、埋め込まれたタングステン等の
高融点金属の密度が異なり、高融点金属の密度が疎な部
分と密な部分で僅かながらエッチングされる速度が違う
ため、エッチング速度の遅い部分も完全に除去するため
である。
【０００５】このため、従来の方法では、図２に示すよ
うに、プラグ周辺の層間絶縁膜のスルーホールの外周部
分が掘り込まれたように消失し穴が開いてしまい、その
後、このプラグ上に配線膜を形成した場合に、この穴の
部分が空間として残ってしまい、この後に形成する金属
配線に断線が生ずる等、信頼性上の問題があった。
うに、プラグ周辺の層間絶縁膜のスルーホールの外周部
分が掘り込まれたように消失し穴が開いてしまい、その
後、このプラグ上に配線膜を形成した場合に、この穴の
部分が空間として残ってしまい、この後に形成する金属
配線に断線が生ずる等、信頼性上の問題があった。
【０００６】
【発明が解決しようとする課題】本発明は、上記問題点
に鑑み、スルーホールのプラグ技術において、スルーホ
ールと配線膜との部分に空間ができず良好な接続性を持
つ埋め込みプラグ構造を有する半導体装置およびその製
造方法を提供することを目的とする。
に鑑み、スルーホールのプラグ技術において、スルーホ
ールと配線膜との部分に空間ができず良好な接続性を持
つ埋め込みプラグ構造を有する半導体装置およびその製
造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的は、半導体基板
上に層間絶縁膜を成膜して、該層間絶縁膜内にスルーホ
ールを形成し、このスルーホールに金属を堆積した半導
体装置において、該金属の表面が該層間絶縁膜表面より
突出した構造であることを特徴とする半導体装置によっ
て達成される。
上に層間絶縁膜を成膜して、該層間絶縁膜内にスルーホ
ールを形成し、このスルーホールに金属を堆積した半導
体装置において、該金属の表面が該層間絶縁膜表面より
突出した構造であることを特徴とする半導体装置によっ
て達成される。
【０００８】また、上記目的は、半導体基板上に層間絶
縁膜を成膜して、該層間絶縁膜内にスルーホールを形成
する工程と、該スルーホールを含む基板全面に金属膜を
堆積する工程と、該金属膜を該層間絶縁膜の表面が露出
するまでエッチバックする工程と、スルーホール内の金
属を残して、該層間絶縁膜の一部をエッチングして該金
属の表面が該層間絶縁膜表面より突出させる工程とを具
備することを特徴とする半導体装置の製造方法によって
達成される。
縁膜を成膜して、該層間絶縁膜内にスルーホールを形成
する工程と、該スルーホールを含む基板全面に金属膜を
堆積する工程と、該金属膜を該層間絶縁膜の表面が露出
するまでエッチバックする工程と、スルーホール内の金
属を残して、該層間絶縁膜の一部をエッチングして該金
属の表面が該層間絶縁膜表面より突出させる工程とを具
備することを特徴とする半導体装置の製造方法によって
達成される。
【０００９】
【作用】本発明は、上述した構成により半導体装置の基
板と配線または下層の配線と上層の配線を接続するプラ
グ構造を形成する際に、層間絶縁膜の周囲に空間等が生
ぜず、特性よく接続することができる。
板と配線または下層の配線と上層の配線を接続するプラ
グ構造を形成する際に、層間絶縁膜の周囲に空間等が生
ぜず、特性よく接続することができる。
【００１０】
【実施例】以下、本発明を実施例により具体的に説明す
る。
る。
【００１１】まず、半導体基板、例えば、シリコン基板
（図示せず）等に、目的とする半導体装置にあった拡散
層やゲート構造等を形成した後、層間絶縁膜１、例え
ば、シリコン酸化膜等をＣＶＤ法により厚さ０．５〜
１．５μｍ成膜する。次に、目的にあったスルーホー
ル、例えばコンタクトホール等を、開口径０．１〜３μ
ｍで基板が露出する深さまで形成する。
（図示せず）等に、目的とする半導体装置にあった拡散
層やゲート構造等を形成した後、層間絶縁膜１、例え
ば、シリコン酸化膜等をＣＶＤ法により厚さ０．５〜
１．５μｍ成膜する。次に、目的にあったスルーホー
ル、例えばコンタクトホール等を、開口径０．１〜３μ
ｍで基板が露出する深さまで形成する。
【００１２】次に、図１（ａ）に、窒化チタン２を厚さ
０．０１〜０．１μｍ程度成膜して、例えば、タングス
テン３等を該スルーホールが完全に埋まるように、窒化
チタン２上全面にＣＶＤ法により厚さ１〜１０μｍ程度
成膜する。
０．０１〜０．１μｍ程度成膜して、例えば、タングス
テン３等を該スルーホールが完全に埋まるように、窒化
チタン２上全面にＣＶＤ法により厚さ１〜１０μｍ程度
成膜する。
【００１３】その後、タングステン３膜の全面をドライ
エッチング等の方法によりエッチングして、平坦部のタ
ングステン３と窒化チタン２を層間絶縁膜１が露出する
まで除去し、図１（ｂ）に示すように、レジスト４を全
面に塗布して表面を平坦化して、フッ化炭素系のガスを
用いＣＤＥを行う。なお、ＣＤＥのエッチング終点は、
レジスト材が完全になくなった時点とする。
エッチング等の方法によりエッチングして、平坦部のタ
ングステン３と窒化チタン２を層間絶縁膜１が露出する
まで除去し、図１（ｂ）に示すように、レジスト４を全
面に塗布して表面を平坦化して、フッ化炭素系のガスを
用いＣＤＥを行う。なお、ＣＤＥのエッチング終点は、
レジスト材が完全になくなった時点とする。
【００１４】これによって、図１（ｃ）に示すようなタ
ングステン３が層間絶縁膜１より若干突出したプラグ構
造が得られる。このとき、層間絶縁膜１の厚みは０．１
〜１μｍ程度となるが、あらかじめ、この層間絶縁膜１
をこの減った分に相当するだけ余分に成膜したことによ
り耐圧等は全く問題ない。
ングステン３が層間絶縁膜１より若干突出したプラグ構
造が得られる。このとき、層間絶縁膜１の厚みは０．１
〜１μｍ程度となるが、あらかじめ、この層間絶縁膜１
をこの減った分に相当するだけ余分に成膜したことによ
り耐圧等は全く問題ない。
【００１５】この後、配線となるポリシリコン膜あるい
はアルミニウム等の金属膜（図示せず）を成膜して配線
を形成しても配線膜とタングステンまたは層間絶縁膜の
スルーホール周囲の部分に空間等が生ぜず、良好な接続
が得られる。
はアルミニウム等の金属膜（図示せず）を成膜して配線
を形成しても配線膜とタングステンまたは層間絶縁膜の
スルーホール周囲の部分に空間等が生ぜず、良好な接続
が得られる。
【００１６】
【発明の効果】上述のように、本発明によって、半導体
装置の基板と配線、または下層の配線と上層の配線を接
続するプラグ構造を形成する際に、層間絶縁膜の周囲に
空間等が生ぜず、特性よく接続することができる。
装置の基板と配線、または下層の配線と上層の配線を接
続するプラグ構造を形成する際に、層間絶縁膜の周囲に
空間等が生ぜず、特性よく接続することができる。
【図１】は本発明のプラグ構造を示す断面図である。
【図２】は従来のプラグ構造を示す断面図である。
１，１１…層間絶縁膜、２，１２…窒化チタン（Ｔｉ
Ｎ）、３，１３…タングステン、４…レジスト。
Ｎ）、３，１３…タングステン、４…レジスト。
Claims (2)
- 【請求項１】 半導体基板上に層間絶縁膜を成膜して、
該層間絶縁膜内にスルーホールを形成し、このスルーホ
ールに金属を堆積した半導体装置において、該金属の表
面が該層間絶縁膜表面より突出した構造であることを特
徴とする半導体装置。 - 【請求項２】 半導体基板上に層間絶縁膜を成膜して、
該層間絶縁膜内にスルーホールを形成する工程と、 該スルーホールを含む基板全面に金属膜を堆積する工程
と、 該金属膜を該層間絶縁膜の表面が露出するまでエッチバ
ックする工程と、 スルーホール内の金属を残して、該層間絶縁膜の一部を
エッチングして該金属の表面が該層間絶縁膜表面より突
出させる工程とを具備することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9562192A JPH05291408A (ja) | 1992-04-15 | 1992-04-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9562192A JPH05291408A (ja) | 1992-04-15 | 1992-04-15 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291408A true JPH05291408A (ja) | 1993-11-05 |
Family
ID=14142615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9562192A Withdrawn JPH05291408A (ja) | 1992-04-15 | 1992-04-15 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291408A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786276A (ja) * | 1993-06-30 | 1995-03-31 | Nec Corp | 半導体装置 |
| KR100356482B1 (ko) * | 2000-12-22 | 2002-10-18 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR100347245B1 (ko) * | 1994-12-29 | 2002-11-04 | 주식회사 하이닉스반도체 | 텅스텐플러그제조방법 |
| KR100338115B1 (ko) * | 1995-12-27 | 2002-11-08 | 주식회사 하이닉스반도체 | 반도체소자의금속층형성방법 |
| KR100576458B1 (ko) * | 2000-12-28 | 2006-05-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN111816605A (zh) * | 2019-04-10 | 2020-10-23 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
-
1992
- 1992-04-15 JP JP9562192A patent/JPH05291408A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786276A (ja) * | 1993-06-30 | 1995-03-31 | Nec Corp | 半導体装置 |
| KR100347245B1 (ko) * | 1994-12-29 | 2002-11-04 | 주식회사 하이닉스반도체 | 텅스텐플러그제조방법 |
| KR100338115B1 (ko) * | 1995-12-27 | 2002-11-08 | 주식회사 하이닉스반도체 | 반도체소자의금속층형성방법 |
| KR100356482B1 (ko) * | 2000-12-22 | 2002-10-18 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR100576458B1 (ko) * | 2000-12-28 | 2006-05-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN111816605A (zh) * | 2019-04-10 | 2020-10-23 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3118785B2 (ja) | バリヤメタル構造の形成方法 | |
| JPH04293233A (ja) | メタルプラグの形成方法 | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| JPH1117005A (ja) | 半導体装置及びその製造方法 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JPH04307934A (ja) | タングステンプラグの形成方法 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JP3135052B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003023070A (ja) | 半導体装置およびその製造方法 | |
| JPS6334954A (ja) | 半導体装置およびその製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JP2983098B2 (ja) | 半導体装置の製造方法 | |
| JP3335417B2 (ja) | タングステン薄膜の形成方法 | |
| JP2925094B2 (ja) | 半導体装置の製造方法 | |
| JPH05114578A (ja) | 半導体装置及びその製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JP3154124B2 (ja) | 配線の形成方法 | |
| JP2720657B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0621053A (ja) | 半導体装置の製造方法 | |
| JP2840675B2 (ja) | 半導体装置の製造方法 | |
| JPH05283363A (ja) | 半導体装置の製造方法 | |
| JPH0684910A (ja) | 半導体装置の製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |