JPS60140818A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は半導体装置の製造方法、詳しくは電極窓を多結
晶シリコン（ポリシリコン）で埋め込んだときに、その
電極窓に埋め込んだポリシリコンの埋込層の表面を平均
化する方法に関する。

（２）技術の背景 第１図の断面図に示される如く、基板上に設けた絶縁膜
に開けられた電極窓をポリシリコンで埋め込んでその上
に配線層などを形成する技術が開（１） 発されている。同図において、１はｐ型シリコン基扱、
２はｎ“型不純物拡散層、３は二酸化シリコン膜（５ｉ
０２膜）、４ばゲート酸化膜（ＳｉＯ２股）、５はポリ
シリコンのゲート電極、６は燐・シリケート・ガラスの
絶縁膜（ＰＳＧ　ＩＮ）　、７は絶縁膜６に形成された
電極窓、８は電極窓の埋込みのために堆積したポリシリ
コン膜を示す。

リアクティブ・イオン・エツチング（Ｒｅａｃｔｉｖｅ
Ｉｏｎ　Ｅｔｃｈｉｎｇ、　ＲＩ８）によってｐｓｃ膜
６の上のポリシリコンを除去して、第２図に示す如く電
極窓７内にポリシリコンを残すと、電極窓７はポリシリ
コンで埋め込まれたことになる。そして次の工程でＰＳ
ＧＳａＯ２に例えば配線層を形成する。

（３）従来技術と問題点 ポリシリコン堆積においては、ポリシリコンがＰＳＧ　
１１＠の水平方向の表面」二にだけでなく電極窓の垂直
方向（上下方向）の表面上にも堆積される。

第１図の電極窓７の幅が１．５μｍあるとして、ＰＳＧ
膜の表面上に１．５μｍの厚さにＰＳＧを堆積すると、
ポリシリコン膜の表面は第１図に示す如く中央部（２） 分で凹んだ形状となる。

前記したりアクティブ・イオン・エツチングは物理的に
加速されたイオンによってエツチングをなすのであるか
ら、ポリシリコンＩＩ！ｉｉ　８はその表面の形状その
ものを保ちながら表面からエツチングされて行く。その
結果、１）ＳＧ膜６の表面上のポリシリコンがなくなっ
た時点で、ポリシリコンの埋込層の表面は図に■で示す
如くになる。その他にポリシリコン膜８の段差のある部
分（第２図に■で示す部分）ではポリシリコンがひさし
状に残る。

このポリシリコンを除去するためには、全面にレジスト
膜を形成し、このレジスト膜を■の部分で窓開きする如
くにバターニングした後にその部分のポリシリコンをエ
ツチング除去する必要があり、工程数が増える問題があ
る。

第２図に示す如く電極窓のポリシリコンに■で示す凹み
があったときその上に例えばアルミニウム（＾β）の配
線層を形成したとすると、凹みの深いところからＡ２が
基板中に入ってｎ＋型型数散層２ショートするおそれが
ある。

（３） 上記に加えて、■で示す部分の上に配線層、眉間絶縁層
０１．と多層構造を形成すると、凹みが次々に拡大され
て現れ、上方に形成された配線層が断線するおそれがあ
る。

第２図に■で示す四部がなくなる程度に、いいかえると
ポリシリコン膜８の表面が完全に平坦になる厚さまでポ
リシリコンを堆積することも考えられるが、それでは時
間とコストが著しく増大することになり、実際向きでな
い。

（４）発明の目的 本発明は」二記従来の問題に鑑み、半導体装置の製造工
程において、電極窓をポリシリコンで埋め込むため堆積
されたポリシリコンの電極窓以外の部分に堆積されたも
ののエツチングのときに、埋込層の表面が平坦化され、
かつ、ポリシリコン膜の段差部にポリシリコンが残るこ
とのないようなエツチング方法を提供することを目的と
する。

（５）発明の構成 そしてこの目的は本発明によれば、半導体基板上の電極
窓が開けられた絶縁股上に多結晶シリコ（４） ンを堆積し、電極窓以外の部分の多結晶シリコンを除去
し電極窓内に多結晶シリコンの埋込層を形成する方法に
おいて、電極窓以外の部分の多結晶シリコンをプラズマ
・エツチングで除去することを特徴とする半導体装置の
製造方法を提供することによって達成される。

（６）発明の実施例 以下本発明実施例を図面によって詳説する。

本願発明者は、プラズマ・エツチングにおいては、エツ
チングの活性種が高い部分や平坦な表面上に多く形成さ
れ、その部分でエツチングガスによるエツチングが活発
に進むことを確認した。それを第１図に見ると、同図に
矢印で示す方向にエツチングが等方向に進行するのであ
る。

そして、第１図の例でポリシリコンを１．０μｍの厚さ
に堆積しプラズマ・エツチングを行ったところ、第３図
に示す結果が得られ、■で示す電極窓のポリシリコンの
表面はほぼ平坦に、また■で示す段差部にはポリシリコ
ンが残らなかった。

本発明はＵ溝を用いる素子分離層の形成に有効（５） である。第４図を参照すると、シリコン基板１１にリア
クティブ・イオン・エツチングによってＵ溝１２を形成
し、次いでＵ溝の表面を酸化して酸化膜１３を形成する
。次いでポリシリコンを堆積してポリシリコン膜１５を
形成すると、ポリシリコン膜１５の表面はＵ溝の中央部
分で凹んだ形状になる。なお図において１４は５ｉＯｚ
膜を示す。

従来シリコン基板１１上のポリシリコンを除去しＵ溝１
２をポリシリコンで埋め込んだ構造を作るためには、ポ
リシリコンをＫＯＨを用いる化学的ポリッシング法によ
って除去した。この方法によるとＵ溝を埋め込んだポリ
シリコンの表面は平坦化されるが、ポリッシングに用い
たＫＯＨのにイオンが残存すると、例えばＭＯＳ　ｌ−
ランジスタを作るとき、ＫイオンがＭＯＳトランジスタ
の特性に悪影響を与え、回路不安定の原因となっていた
。他方、上記したポリッシングに代えてリアクティブ・
イオン・エツチングによってポリシリコンをエツチング
することが試みられたのであるが、ＲＩＥによると前記
した如くにＵ溝１２を埋め込んだポリシリコン（６） の表面は図に点線で示す如く中央が凹んだ形状となり、
かかるＵ溝素子分離層の上に多層構造を順に形成したと
きこの凹んだ形状は次々に拡大され、最上部に形成され
る＾ρ配線層の断線の原因となったものである。

本発明の方法によりプラズマ・エツチングでシリコン基
板１１上のポリシリコン膜１５をエツチングしたところ
、化学的ポリッシングによる場合と同様に表面が平坦な
ポリシリコン埋込層が得られ、しかもそれはにイオンの
汚染のおそれが全くないものであり、特性の優れたＭＯ
Ｓ　）ランジスタが形成されることが確認された。

（７）発明の効果 以上詳細に説明した如く本発明によれば、半導体装置の
製造において電極窓をポリシリコンで埋め込んでポリシ
リコン埋込層を作るときに、電極窓以外の部分のポリシ
リコンを除去するためにプラズマ・エツチングを用いる
ことにより、電極窓を埋め込んだポリシリコン埋込層の
表面は平坦になり、また段差部のポリシリコンもきれい
にエラ（７） チングされて残存することがないので、従来の技術で見
られた配線層と基板の不純物拡散層とのショートや−Ｆ
方に形成される配線層の断線のおそれがなくなり、製造
される半導体装置の信頼性が向上され、かつ段差部のポ
リシリコン除去の工程が不要になるので、製造歩留りの
向上にも効果大であり、また従来のＫＯＨを用いるポリ
ッシングに代りうるちのであることが判明した。

【図面の簡単な説明】

第１図は半導体栽板上の絶縁膜に形成された電極窓のポ
リシリコンを用いる埋込みを示す断面図、第２図は従来
技術により第１図のポリシリコン膜をエツチングした結
果を示す断面図、第３図は第１図のポリシリコン膜を本
発明の方法でエツチングした結果を示す断面図、第４図
は半導体基板に形成された素子分離層を示す断面図であ
る。 １−シリコン基板、２−ｎ＋型型数散層３−３ｉＯ２膜
、４−ゲート酸化膜、 ５−ゲート電極、６−ＰＳＧ膜、７− 電極窓、８−ポリシリコン膜、１ｌ− （８） シリコン基板、１２−Ｕ溝、１３−３ｉ０２膜、１４−
−−５ｉＯｚ膜、１５−ポリシリコン膜特　許　出願人
　冨士通株式会社 （９）

Claims (1)

【特許請求の範囲】
1. 半導体基板上の電極窓が開けられた絶縁１漠上に多結晶
   シリコンを堆積し、電極窓以外の部分の多結晶シリコン
   を除去し電極窓内に多結晶シリコンの埋込層を形成する
   方法において、電極窓以外の部分の多結晶シリコンをプ
   ラズマ・エツチングで除去することを特徴とする半導体
   装置の製造方法。