JPS63175442A - 多層配線型集積回路の製造方法 - Google Patents
多層配線型集積回路の製造方法Info
- Publication number
- JPS63175442A JPS63175442A JP778387A JP778387A JPS63175442A JP S63175442 A JPS63175442 A JP S63175442A JP 778387 A JP778387 A JP 778387A JP 778387 A JP778387 A JP 778387A JP S63175442 A JPS63175442 A JP S63175442A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- etching
- contact hole
- psg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000005530 etching Methods 0.000 claims abstract description 31
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 7
- 239000005360 phosphosilicate glass Substances 0.000 abstract description 30
- 239000010410 layer Substances 0.000 abstract description 27
- 239000012535 impurity Substances 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 229960002050 hydrofluoric acid Drugs 0.000 abstract 3
- 238000009792 diffusion process Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
Landscapes
- Weting (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の製造方法に関し、特に多層配
線型集積回路の製造方法に関する。
線型集積回路の製造方法に関する。
従来の多層配線型集積回路の製造方法において層間絶縁
膜にコンタクトホールを形成する場合、まず、第３図（
ａ）に示す様に、不純物拡散層３３の形成されたシリコ
ンウェー八３１の表面全域に、不純物拡散層−第１金属
配線間の層間絶縁膜である例えばリンケイ酸ガラス（Ｐ
ＳＧ）ＷＡ３４を被着形成する。次に、第３図（ｂ）に
示す様に、ホトレジスト膜３５でコンタクトボールエツ
チングのためのパターン形成を行う。次に、第３図（ｃ
）に示す様に、温度制御されたバッファードフッ酸（Ｍ
衝液としてＮＨ４Ｆを用いたフッ酸（ＢＨＦ））を用い
て膜厚の約１／２程度のＰＳＧ膜３４をエツチング除去
する。この工程においては、等方性のエツチングにより
コンタクトホール上層部にテーパー付けを行い、コンタ
クトポール形成後に配線金属膜を被着形成する際にコン
タクトホール上層部での段差被覆性を改善することを目
的としている。次に、第３図（ｄ）に示す様に、反応性
イオンエツチング法を用いて残りのＰＳＧ膜３４を完全
にエツチング除去する。次に、温度制御されたＢＨＦを
用いて反応性イオンエツチングによって損傷を受けた不
純物拡散層３３の表面をエツチング除去する。次に、ホ
トレジスト膜３５を剥離する。以上の工程を経ることに
よってコンタクトホールを形成するものであった。
膜にコンタクトホールを形成する場合、まず、第３図（
ａ）に示す様に、不純物拡散層３３の形成されたシリコ
ンウェー八３１の表面全域に、不純物拡散層−第１金属
配線間の層間絶縁膜である例えばリンケイ酸ガラス（Ｐ
ＳＧ）ＷＡ３４を被着形成する。次に、第３図（ｂ）に
示す様に、ホトレジスト膜３５でコンタクトボールエツ
チングのためのパターン形成を行う。次に、第３図（ｃ
）に示す様に、温度制御されたバッファードフッ酸（Ｍ
衝液としてＮＨ４Ｆを用いたフッ酸（ＢＨＦ））を用い
て膜厚の約１／２程度のＰＳＧ膜３４をエツチング除去
する。この工程においては、等方性のエツチングにより
コンタクトホール上層部にテーパー付けを行い、コンタ
クトポール形成後に配線金属膜を被着形成する際にコン
タクトホール上層部での段差被覆性を改善することを目
的としている。次に、第３図（ｄ）に示す様に、反応性
イオンエツチング法を用いて残りのＰＳＧ膜３４を完全
にエツチング除去する。次に、温度制御されたＢＨＦを
用いて反応性イオンエツチングによって損傷を受けた不
純物拡散層３３の表面をエツチング除去する。次に、ホ
トレジスト膜３５を剥離する。以上の工程を経ることに
よってコンタクトホールを形成するものであった。
ところが上述のコンタクトホール形成方法においては、
コンタクトホール上層部にテーパー付けを行うための等
方性のエツチングによって、第３図（ｃ）に示したよう
に、深さ方向と等しく横方向にも寸法ｄだけエツチング
が進行する。このため、コンタクトホールの上層部は下
層部に比べて外形が大きくなり、この大きさは、深さ方
向のエツチング量と無関係に制御することは出来ない。
コンタクトホール上層部にテーパー付けを行うための等
方性のエツチングによって、第３図（ｃ）に示したよう
に、深さ方向と等しく横方向にも寸法ｄだけエツチング
が進行する。このため、コンタクトホールの上層部は下
層部に比べて外形が大きくなり、この大きさは、深さ方
向のエツチング量と無関係に制御することは出来ない。
従って、一定の膜厚を有する例えばＰＳＧの様な絶縁膜
に第３図（ｄ）に示したｈとｄの関係を任意に制御した
コンタクトホールを形成しようとしても上述の従来技術
では不可能であり、高集積化する微細デバイスに必要な
高密度配線に適用する事が出来ないという欠点があった
。さらに、上述の理由によってテーパーエツチングを行
わずに形成されたコンタクトホールは、膜厚とパターン
幅の比であるアスペクト比が大きくなり、コンタクトホ
ールの側壁に配線金属が付かなくなったり、段切れを生
じたりするという欠点があった。
に第３図（ｄ）に示したｈとｄの関係を任意に制御した
コンタクトホールを形成しようとしても上述の従来技術
では不可能であり、高集積化する微細デバイスに必要な
高密度配線に適用する事が出来ないという欠点があった
。さらに、上述の理由によってテーパーエツチングを行
わずに形成されたコンタクトホールは、膜厚とパターン
幅の比であるアスペクト比が大きくなり、コンタクトホ
ールの側壁に配線金属が付かなくなったり、段切れを生
じたりするという欠点があった。
本発明の多層配線型集積回路の製造方法は、下層配線側
に設けらた第１の絶縁膜と、前記第１の絶縁膜よりバッ
ファードフッ酸によるエツチング速度が大きく、上層配
線側に設けられた第２の絶縁膜とを少なくとも含んでな
る層間絶縁膜を形成する工程と、反応性イオンエツチン
グ法により前記層間絶縁膜を選択的に除去して開口を形
成する工程と、バッファードフッ酸を用いて前記開口部
分の第２の絶縁膜をサイドエツチングしてコンタクトホ
ールを形成する工程とを有するものである。
に設けらた第１の絶縁膜と、前記第１の絶縁膜よりバッ
ファードフッ酸によるエツチング速度が大きく、上層配
線側に設けられた第２の絶縁膜とを少なくとも含んでな
る層間絶縁膜を形成する工程と、反応性イオンエツチン
グ法により前記層間絶縁膜を選択的に除去して開口を形
成する工程と、バッファードフッ酸を用いて前記開口部
分の第２の絶縁膜をサイドエツチングしてコンタクトホ
ールを形成する工程とを有するものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に配置した半導体チップの断面図である
。
るための工程順に配置した半導体チップの断面図である
。
まず、第１図（ａ）に示す様に、下層配線として使用さ
れる不純物拡散層１３の形成されたシリコンウェーハ１
１の表面全域に第１の絶縁膜として窒化シリコン膜１６
を例えば厚さ０．５μｍ被着し、次に、第２の絶縁膜と
してＰＳＧ膜１膜上４えば厚さ０．５μｍ被着形成し、
不純物拡散層−第１金属配線（上層配線）間の層間絶縁
膜を形成する。
れる不純物拡散層１３の形成されたシリコンウェーハ１
１の表面全域に第１の絶縁膜として窒化シリコン膜１６
を例えば厚さ０．５μｍ被着し、次に、第２の絶縁膜と
してＰＳＧ膜１膜上４えば厚さ０．５μｍ被着形成し、
不純物拡散層−第１金属配線（上層配線）間の層間絶縁
膜を形成する。
次に、第１図（ｂ）に示す様に、ホトレジスト膜１５で
コンタクトホールエツチングのためのパターン形成を行
う。
コンタクトホールエツチングのためのパターン形成を行
う。
次に、第１図（Ｃ）に示す様に、反応性イオンエツチン
グ法を用いてＰＳＧ膜１膜上４化シリコン膜１６を選択
的に除去して開口１７を形成する。
グ法を用いてＰＳＧ膜１膜上４化シリコン膜１６を選択
的に除去して開口１７を形成する。
次に、第１図（ｄ）に示す様に、温度制御されたＢＨＦ
を用いてＰＳＧ膜１膜上４方向にエツチングしてコンタ
クトホール１８を形成する。この工程においては、窒化
シリコン膜１６はＢＨＦではほとんどエツチングが進行
せず、ＰＳＧ膜１膜上４ツチングが選択的に行えるもの
である。さらに、ＰＳＧ膜１膜上４方向へのエツチング
量はエツチングの時間等によって自由に制御が行えるも
のであり、これと同時に反応性イオンエツチングによっ
て損傷を受けた不純物拡散層表面をエツチング除去する
ことが可能である。
を用いてＰＳＧ膜１膜上４方向にエツチングしてコンタ
クトホール１８を形成する。この工程においては、窒化
シリコン膜１６はＢＨＦではほとんどエツチングが進行
せず、ＰＳＧ膜１膜上４ツチングが選択的に行えるもの
である。さらに、ＰＳＧ膜１膜上４方向へのエツチング
量はエツチングの時間等によって自由に制御が行えるも
のであり、これと同時に反応性イオンエツチングによっ
て損傷を受けた不純物拡散層表面をエツチング除去する
ことが可能である。
本実施例では層間絶縁膜を窒化シリコン膜１６とＰＳＧ
膜１膜上４形成し、バッファードフッ酸ＢＨＦを用いて
ＰＳＧ膜１膜上４方向へのエツチングが選択的に行える
ことにより、がっ、横方向へのエツチング量が自由に制
御できることにより、微細デバイスにおいても、コンタ
クトホール１８の上層部を下層部に比べ外形を大きくす
ることが可能であり、アスペクト比の改善が行え、コン
タクトホールの側壁への配線金属の付着状態（段差被覆
性）が改善でき、段切れの発生をおさえることができる
。
膜１膜上４形成し、バッファードフッ酸ＢＨＦを用いて
ＰＳＧ膜１膜上４方向へのエツチングが選択的に行える
ことにより、がっ、横方向へのエツチング量が自由に制
御できることにより、微細デバイスにおいても、コンタ
クトホール１８の上層部を下層部に比べ外形を大きくす
ることが可能であり、アスペクト比の改善が行え、コン
タクトホールの側壁への配線金属の付着状態（段差被覆
性）が改善でき、段切れの発生をおさえることができる
。
第２図（ａ）〜（ｄ）は、本発明の第２の実施例を説明
するための工程順に配置した半導体チップの断面図であ
る。
するための工程順に配置した半導体チップの断面図であ
る。
第２図（ａ）に示す様に、不純物拡散層２３の形成され
たシリコンウェーハ２１の表面全域に窒化シリコン膜２
６を例えば厚さ０．３３μｍ被着形成し、次に、第１の
絶縁膜として第１のＰＳＧ膜２４−１を例えば０．３３
μｍ被着形成し、次に、第２の絶縁膜として第２のＰＳ
Ｇ膜２４−２を例えば０．３３μｍ被着形成し、不純物
拡散層−第１金属配線間の層間絶縁膜を形成する。この
場合、第１のＰＳＧ膜２４−１に比べて第２のＰＳＧ膜
２４−２のリン濃度を高くしておく。
たシリコンウェーハ２１の表面全域に窒化シリコン膜２
６を例えば厚さ０．３３μｍ被着形成し、次に、第１の
絶縁膜として第１のＰＳＧ膜２４−１を例えば０．３３
μｍ被着形成し、次に、第２の絶縁膜として第２のＰＳ
Ｇ膜２４−２を例えば０．３３μｍ被着形成し、不純物
拡散層−第１金属配線間の層間絶縁膜を形成する。この
場合、第１のＰＳＧ膜２４−１に比べて第２のＰＳＧ膜
２４−２のリン濃度を高くしておく。
次に、第２図（ｂ）に示す様に、ホトレジスト膜２５で
コンタクＩ・ホールエツチングのためのパターン形成を
行う。
コンタクＩ・ホールエツチングのためのパターン形成を
行う。
次に、第２図（Ｃ）に示す様に、反応性イオンエツチン
グ法を用いて第２のＰＳＧ膜２４−２゜第１のＰＳＧ膜
２４−１．窒化シリコン膜２６をエツチングして開口２
７を形成する。
グ法を用いて第２のＰＳＧ膜２４−２゜第１のＰＳＧ膜
２４−１．窒化シリコン膜２６をエツチングして開口２
７を形成する。
次に、第２図（ｄ）に示す様に、温度制御されたバッフ
ァードフッ酸を用いて第２のＰＳＧ膜２４−２と第１の
ＰＳＧ膜２４−１を横方向にエツチング除去してコンタ
クトホール２８を形成する。この工程においては、窒化
シリコン膜２６はバッファードフッ酸ではほとんどエツ
チングが進行せず、第１＜７）ＰＳＧ膜２４−１．第２
のＰＳＧ膜２４−２のエツチングが選択的に行えるもの
である。また、第２のＰＳＧ膜２４−２と第１のＰＳＧ
膜２４−１とでは、そのエツチング速度がリン濃度の高
い第２のＰＳＧ膜２４−２の方が速いため、第２図（ｄ
）に示す様な断面形状が得られるものである。
ァードフッ酸を用いて第２のＰＳＧ膜２４−２と第１の
ＰＳＧ膜２４−１を横方向にエツチング除去してコンタ
クトホール２８を形成する。この工程においては、窒化
シリコン膜２６はバッファードフッ酸ではほとんどエツ
チングが進行せず、第１＜７）ＰＳＧ膜２４−１．第２
のＰＳＧ膜２４−２のエツチングが選択的に行えるもの
である。また、第２のＰＳＧ膜２４−２と第１のＰＳＧ
膜２４−１とでは、そのエツチング速度がリン濃度の高
い第２のＰＳＧ膜２４−２の方が速いため、第２図（ｄ
）に示す様な断面形状が得られるものである。
この実施例では、層間絶縁膜を窒化シリコン膜２６と異
なった濃度のＰＳＧ膜とで形成しているため、バッファ
ードフッ酸を用いてのＰＳＧ膜の横方向へのエツチング
において、そのエツチング速度のちがいを利用してコン
タクトホールの下層部から上層部へ向って断面形状を徐
々に広げることができるという利点がある。
なった濃度のＰＳＧ膜とで形成しているため、バッファ
ードフッ酸を用いてのＰＳＧ膜の横方向へのエツチング
において、そのエツチング速度のちがいを利用してコン
タクトホールの下層部から上層部へ向って断面形状を徐
々に広げることができるという利点がある。
以上、不純物拡散層−第１金属配線間の層間絶縁膜の形
成を例にあげて説明したが、多層配線構造における任意
の層間絶縁膜の形成に本発明を適用しうろことは贅言す
るまでもない。
成を例にあげて説明したが、多層配線構造における任意
の層間絶縁膜の形成に本発明を適用しうろことは贅言す
るまでもない。
以上説明したように本発明は、上層配線側にバッファー
ドフッ酸によるエツチング速度の大きな絶縁膜を設けた
多層の層間絶縁膜をバッファードフッ酸でエツチングし
てコンタクトホールを形成することにより、上方で外形
が段階的に大きくなるコンタクトホールを精度よく形成
できるので、膜厚とパターン幅の比であるアスペクト比
の改善が行え、コンタクトホールの側壁への配線金属の
付着状態が改善でき、金属配線の段切れの発生をおさえ
ることができる効果があり、高集積化する微細デバイス
に適用することができる。
ドフッ酸によるエツチング速度の大きな絶縁膜を設けた
多層の層間絶縁膜をバッファードフッ酸でエツチングし
てコンタクトホールを形成することにより、上方で外形
が段階的に大きくなるコンタクトホールを精度よく形成
できるので、膜厚とパターン幅の比であるアスペクト比
の改善が行え、コンタクトホールの側壁への配線金属の
付着状態が改善でき、金属配線の段切れの発生をおさえ
ることができる効果があり、高集積化する微細デバイス
に適用することができる。
第１図（ａ）、（ｂ）、（Ｃ）、（ｄ）はそれぞれ本発
明の第１の実施例を説明するための工程順に配置した半
導体チップの断面図、第２図（ａ＞、（ｂ）、（ｃ）、
（ｄ）はそれぞれ本発明の第２の実施例を説明するため
の工程順に配置した半導体チップの断面図、第３図（ａ
）。 （ｂ）、（Ｃ）、（ｄ）は従来例を説明するための工程
順に配置した半導体チップの断面図である。 １１．２１．３１・・・シリコンウェーハ、１２゜２２
．３２・・・フィールド酸化膜、１３，２３゜３３・・
・不純物拡散層、１４．３４・・・ＰＳＧ膜、１５．２
５．３５・・・ホトレジスト膜、１６．２６・・・窒化
シリコン膜、１７．２７・・・開口、１８゜２８・・・
コンタクトホール、２４−１・・・第１のＰＳＧ膜、２
４−２・・・第２のＰＳＧ膜。
明の第１の実施例を説明するための工程順に配置した半
導体チップの断面図、第２図（ａ＞、（ｂ）、（ｃ）、
（ｄ）はそれぞれ本発明の第２の実施例を説明するため
の工程順に配置した半導体チップの断面図、第３図（ａ
）。 （ｂ）、（Ｃ）、（ｄ）は従来例を説明するための工程
順に配置した半導体チップの断面図である。 １１．２１．３１・・・シリコンウェーハ、１２゜２２
．３２・・・フィールド酸化膜、１３，２３゜３３・・
・不純物拡散層、１４．３４・・・ＰＳＧ膜、１５．２
５．３５・・・ホトレジスト膜、１６．２６・・・窒化
シリコン膜、１７．２７・・・開口、１８゜２８・・・
コンタクトホール、２４−１・・・第１のＰＳＧ膜、２
４−２・・・第２のＰＳＧ膜。
Claims (1)
- 下層配線側に設けらた第１の絶縁膜と、前記第１の絶縁
膜よりバッファードフッ酸によるエッチング速度が大き
く、上層配線側に設けられた第２の絶縁膜とを少なくと
も含んでなる層間絶縁膜を形成する工程と、反応性イオ
ンエッチング法により前記層間絶縁膜を選択的に除去し
て開口を形成する工程と、バッファードフッ酸を用いて
前記開口部分の第２の絶縁膜をサイドエッチングしてコ
ンタクトホールを形成する工程とを有することを特徴と
する多層配線型集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP778387A JPS63175442A (ja) | 1987-01-14 | 1987-01-14 | 多層配線型集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP778387A JPS63175442A (ja) | 1987-01-14 | 1987-01-14 | 多層配線型集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63175442A true JPS63175442A (ja) | 1988-07-19 |
Family
ID=11675272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP778387A Pending JPS63175442A (ja) | 1987-01-14 | 1987-01-14 | 多層配線型集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63175442A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0388332U (ja) * | 1989-12-27 | 1991-09-10 | ||
| US5633197A (en) * | 1994-05-11 | 1997-05-27 | United Microelectronics Corporation | Metallization to improve electromigration resistance by etching concavo-concave opening |
| US5661084A (en) * | 1996-10-04 | 1997-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for contact profile improvement |
| US7084508B2 (en) | 1997-03-27 | 2006-08-01 | Renesas Technology Corp. | Semiconductor device with multiple layer insulating film |
| US11171042B2 (en) | 2017-11-13 | 2021-11-09 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104143A (ja) * | 1982-12-07 | 1984-06-15 | Sony Corp | 配線の形成方法 |
| JPS6068613A (ja) * | 1983-09-26 | 1985-04-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS622654A (ja) * | 1985-06-28 | 1987-01-08 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPS6396922A (ja) * | 1986-10-13 | 1988-04-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-01-14 JP JP778387A patent/JPS63175442A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104143A (ja) * | 1982-12-07 | 1984-06-15 | Sony Corp | 配線の形成方法 |
| JPS6068613A (ja) * | 1983-09-26 | 1985-04-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS622654A (ja) * | 1985-06-28 | 1987-01-08 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPS6396922A (ja) * | 1986-10-13 | 1988-04-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0388332U (ja) * | 1989-12-27 | 1991-09-10 | ||
| US5633197A (en) * | 1994-05-11 | 1997-05-27 | United Microelectronics Corporation | Metallization to improve electromigration resistance by etching concavo-concave opening |
| US5661084A (en) * | 1996-10-04 | 1997-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for contact profile improvement |
| US7084508B2 (en) | 1997-03-27 | 2006-08-01 | Renesas Technology Corp. | Semiconductor device with multiple layer insulating film |
| US11171042B2 (en) | 2017-11-13 | 2021-11-09 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US11574840B2 (en) | 2017-11-13 | 2023-02-07 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3904228B2 (ja) | 三次元回路装置の製造方法 | |
| JPH0135495B2 (ja) | ||
| EP0127946A1 (en) | Method of producing a via in a semiconductor device | |
| EP0406025A2 (en) | Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness | |
| JPS63175442A (ja) | 多層配線型集積回路の製造方法 | |
| JPH06318590A (ja) | 半導体装置の製造方法 | |
| JPS62118543A (ja) | 半導体集積回路装置 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPS60140818A (ja) | 半導体装置の製造方法 | |
| JPS60210851A (ja) | 半導体装置とその製造方法 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPH1167908A (ja) | 半導体装置およびその製法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH07106325A (ja) | 半導体装置の製造方法 | |
| JPS60245254A (ja) | 層間絶縁膜の形成方法 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPS60153131A (ja) | 半導体素子の製造方法 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPS58154A (ja) | 半導体装置 | |
| JPS62293644A (ja) | 半導体装置の製造方法 |