JPS6396922A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6396922A JPS6396922A JP24249186A JP24249186A JPS6396922A JP S6396922 A JPS6396922 A JP S6396922A JP 24249186 A JP24249186 A JP 24249186A JP 24249186 A JP24249186 A JP 24249186A JP S6396922 A JPS6396922 A JP S6396922A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- concentration
- resist
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 10
- 239000011574 phosphorus Substances 0.000 abstract description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052796 boron Inorganic materials 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 abstract description 6
- 239000011521 glass Substances 0.000 abstract description 4
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
、産業上の利用分野
本発明は簡単な工程によりコンタクト部にテーパーをつ
け、配線の信頼性を高くした半導体装置の製造方法に関
する。
け、配線の信頼性を高くした半導体装置の製造方法に関
する。
従来の技術
従来、絶縁膜のコンタクトホール部にテーパーをつける
には、絶縁膜形成時に絶縁膜中にリンなどの不純物を添
加し、絶縁膜にコンタクトホール部を設けた後高温で熱
処理をするりフロ一工程が多く用いられてきた。ところ
が近年の半導体デバイスの拡散層は年々浅くなっている
ために、高温処理を必要とするりフロ一工程は好ましく
ない。
には、絶縁膜形成時に絶縁膜中にリンなどの不純物を添
加し、絶縁膜にコンタクトホール部を設けた後高温で熱
処理をするりフロ一工程が多く用いられてきた。ところ
が近年の半導体デバイスの拡散層は年々浅くなっている
ために、高温処理を必要とするりフロ一工程は好ましく
ない。
また、コンタクトホール形処のためのエツチング時にレ
ジストを後退させてテーパーをつける方法もあるが、こ
の方法ではレジストの後退速度を制御しなければならず
問題があった。
ジストを後退させてテーパーをつける方法もあるが、こ
の方法ではレジストの後退速度を制御しなければならず
問題があった。
発明が解決しようとする問題点
従来のりフロ一工程には高温処理が必要であシ、浅り拡
散層を持つ近年の半導体デバイスには不向きである。ま
た、コンタクトホール形成のためのエツチング時にテー
パ〜をつける方法は、レジストの後退速度を制御しなけ
ればならないので難しい。
散層を持つ近年の半導体デバイスには不向きである。ま
た、コンタクトホール形成のためのエツチング時にテー
パ〜をつける方法は、レジストの後退速度を制御しなけ
ればならないので難しい。
本発明者は、従来の方法の諸欠点を鑑みて種々研究した
結果、本発明を完成するに至ったものである。
結果、本発明を完成するに至ったものである。
問題点を解決するための手段
膜中の不純物濃度を基板面ば対して垂直方向に変化させ
た絶縁膜を形成し、レジストをマスクにして異方性エツ
チングにより絶縁膜にコンタクトホール部を設けたあと
レジストをつけたまま基板をエツチング液に浸し、絶縁
膜中の不純物濃度によりエツチング液に対するエツチン
グレートが違うことを利用してコンタクトホール部にテ
ーパーをつける。
た絶縁膜を形成し、レジストをマスクにして異方性エツ
チングにより絶縁膜にコンタクトホール部を設けたあと
レジストをつけたまま基板をエツチング液に浸し、絶縁
膜中の不純物濃度によりエツチング液に対するエツチン
グレートが違うことを利用してコンタクトホール部にテ
ーパーをつける。
作 用
本発明による方法では、コンタクトホール形成後レジス
トをつけたままエツチング液に浸すという簡単な工程で
、コンタクトホール部にテーパーをつけることができる
。またこの方法は高温処理を必要としないため、浅い拡
散層を持つ近年の半導体デバイス製造に最適と考えられ
る。
トをつけたままエツチング液に浸すという簡単な工程で
、コンタクトホール部にテーパーをつけることができる
。またこの方法は高温処理を必要としないため、浅い拡
散層を持つ近年の半導体デバイス製造に最適と考えられ
る。
実施例
以下、図面に基づいて本発明の一実施例における半導体
装置の製造方法について詳しく説明する。
装置の製造方法について詳しく説明する。
第１図から第３図は、本発明にかかる半導体装置の製造
方法の一実施例の工程を示す部分拡大断面図である。
方法の一実施例の工程を示す部分拡大断面図である。
第１図において半導体基板１上に選択酸化法を用いてフ
ィールド酸化膜２を形成した後、ゲート酸化膜３、ポリ
シリコンゲート４を順に形成し、イオン打ち込み法によ
シソース、ドレイン領域に拡散層６を設ける。次にベル
ト式常圧ＣＶＤ装置を用いて半導体基板１上に眉間絶縁
膜６〜８を形成する。層間絶縁膜６〜８としてはボロン
リンガラスを用い、２００ ｎｍずつ３回に分けて形成
する。最初に形成する絶縁膜６のリン濃度は２ｗｔ％、
ボロン濃度は３ｗｔ％とする。２回目、３回目に形成す
る絶縁膜７．８のリン濃度は各々４ｗｔ％、８ｗｔ％と
し、ボロン濃度は３ｗｔ％一定とする。眉間絶縁膜６〜
８を形成した後、レジスト９をマスクにして異方性エッ
チングによりコンタクトホール１ｏを形成する。次にレ
ジスト９をつけたまま基板１を緩衝ＨＦ液（ＮＨ４Ｆ：
ＨＦ＝１０：１ ）中に１分間浸し、水洗後レジスト９
を除去する。絶縁膜中のリン濃度が高いほど緩衝ＨＦ液
に対するエツチングレートは大きい（絶縁膜６〜８のエ
ツチングレートはそれぞれ１３７０．１８００．２２０
０人／％）ので、コンタクトホール側面の後退はコンタ
クトホール上部で速く、底部で遅い。よってコンタクト
ホール部にはテーパーがつく（第２図）。このあと層間
絶縁膜ｅ上にアルミ配線１１を設けると、配線の断線て
対して信頼性の高い半導体装置ができる（第３図）。
ィールド酸化膜２を形成した後、ゲート酸化膜３、ポリ
シリコンゲート４を順に形成し、イオン打ち込み法によ
シソース、ドレイン領域に拡散層６を設ける。次にベル
ト式常圧ＣＶＤ装置を用いて半導体基板１上に眉間絶縁
膜６〜８を形成する。層間絶縁膜６〜８としてはボロン
リンガラスを用い、２００ ｎｍずつ３回に分けて形成
する。最初に形成する絶縁膜６のリン濃度は２ｗｔ％、
ボロン濃度は３ｗｔ％とする。２回目、３回目に形成す
る絶縁膜７．８のリン濃度は各々４ｗｔ％、８ｗｔ％と
し、ボロン濃度は３ｗｔ％一定とする。眉間絶縁膜６〜
８を形成した後、レジスト９をマスクにして異方性エッ
チングによりコンタクトホール１ｏを形成する。次にレ
ジスト９をつけたまま基板１を緩衝ＨＦ液（ＮＨ４Ｆ：
ＨＦ＝１０：１ ）中に１分間浸し、水洗後レジスト９
を除去する。絶縁膜中のリン濃度が高いほど緩衝ＨＦ液
に対するエツチングレートは大きい（絶縁膜６〜８のエ
ツチングレートはそれぞれ１３７０．１８００．２２０
０人／％）ので、コンタクトホール側面の後退はコンタ
クトホール上部で速く、底部で遅い。よってコンタクト
ホール部にはテーパーがつく（第２図）。このあと層間
絶縁膜ｅ上にアルミ配線１１を設けると、配線の断線て
対して信頼性の高い半導体装置ができる（第３図）。
本実施例においては層間絶縁膜中のボロン濃度を一定と
し、リン濃度を変化させたが、逆にリン濃度を一定とし
、ボロン濃度を変化させても同様にテーパーがつく。こ
の場合、ボロン濃度が高い膜はど緩衝ＨＦ液に対するエ
ツチングレートは小さい。
し、リン濃度を変化させたが、逆にリン濃度を一定とし
、ボロン濃度を変化させても同様にテーパーがつく。こ
の場合、ボロン濃度が高い膜はど緩衝ＨＦ液に対するエ
ツチングレートは小さい。
本実施例においては眉間絶縁膜としてボロンリンガラス
を用いたが、ボロンを含まないリンガラスを用いても可
能である。また、本実施例においては層間絶縁膜の形成
にベルト式常圧ＣＶＤ装置 ・を用いたが、減圧ＣＶＤ
装置を用いて膜形成時にホスフィン流景を連続的に変化
させて膜中のりン濃度を変えても同様の効果が得られる
。
を用いたが、ボロンを含まないリンガラスを用いても可
能である。また、本実施例においては層間絶縁膜の形成
にベルト式常圧ＣＶＤ装置 ・を用いたが、減圧ＣＶＤ
装置を用いて膜形成時にホスフィン流景を連続的に変化
させて膜中のりン濃度を変えても同様の効果が得られる
。
本実施例において、層間絶縁膜６〜８を形成後熱処理（
窒素雰囲気中９００度３０分）を加えると、絶縁膜のフ
ローが起こシポリシリコンゲート上の段差部形状がなだ
らかになるので、アルミ配線の信頼性がさらに高くなる
。また、熱処理によって絶縁膜中の不純物が拡散し不純
物濃度がなだらかに分布するため、エツチング液に浸し
たときにできるテーパーもなだらかになる。
窒素雰囲気中９００度３０分）を加えると、絶縁膜のフ
ローが起こシポリシリコンゲート上の段差部形状がなだ
らかになるので、アルミ配線の信頼性がさらに高くなる
。また、熱処理によって絶縁膜中の不純物が拡散し不純
物濃度がなだらかに分布するため、エツチング液に浸し
たときにできるテーパーもなだらかになる。
発明の効果
本発明による製造方法を用いると、簡単な工程によシコ
ンタクトホール部にテーパーをつけることができるので
、上部の配線の信頼性を著しく高めることができる。本
発明による製造方法は、高温の熱処理を必要としないた
め今後の半導体デバイス製造に最適と考えられ、産業上
極めて価値の高いものである。
ンタクトホール部にテーパーをつけることができるので
、上部の配線の信頼性を著しく高めることができる。本
発明による製造方法は、高温の熱処理を必要としないた
め今後の半導体デバイス製造に最適と考えられ、産業上
極めて価値の高いものである。
第１図から第３図は本発明の一実施例における半導体装
置の製造方法を説明するための工程断面゛図である。 １・・・・・・半導体基板、２・・・・・・フィールド
酸化膜、３・・・・・・ゲート酸化膜、４・・・・・・
ポリシリコンゲート、５・・・・・・拡散層、６〜８・
・・・・・層間絶縁膜、９・・・・・・レジスト、１ｏ
・・・・・・コンタクトホール、１１・・・・・・アル
ミ配線。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名派
置の製造方法を説明するための工程断面゛図である。 １・・・・・・半導体基板、２・・・・・・フィールド
酸化膜、３・・・・・・ゲート酸化膜、４・・・・・・
ポリシリコンゲート、５・・・・・・拡散層、６〜８・
・・・・・層間絶縁膜、９・・・・・・レジスト、１ｏ
・・・・・・コンタクトホール、１１・・・・・・アル
ミ配線。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名派
Claims (1)
- 膜中の不純物濃度を基板面に対して垂直方向に変化させ
た絶縁膜を形成する工程と、レジストをマスクにして異
方性エッチングにより絶縁膜に垂直にコンタクトホール
部を設ける工程と、レジストをつけたまま基板をエッチ
ング液に浸す工程で構成され、絶縁膜中の不純物濃度に
より溶液に対するエッチングレートが違うことを利用し
てコンタクトホール部にテーパーをつけるようにしてな
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24249186A JPS6396922A (ja) | 1986-10-13 | 1986-10-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24249186A JPS6396922A (ja) | 1986-10-13 | 1986-10-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6396922A true JPS6396922A (ja) | 1988-04-27 |
Family
ID=17089875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24249186A Pending JPS6396922A (ja) | 1986-10-13 | 1986-10-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6396922A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63175442A (ja) * | 1987-01-14 | 1988-07-19 | Nec Corp | 多層配線型集積回路の製造方法 |
| JPH02274101A (ja) * | 1989-04-17 | 1990-11-08 | Fujitsu Ltd | 電力合成用集積回路 |
| JPH0388332U (ja) * | 1989-12-27 | 1991-09-10 | ||
| KR100269595B1 (ko) * | 1992-05-14 | 2000-10-16 | 김영환 | 프로파일을 개선한 콘택홀의 제조방법 |
| JP2006332356A (ja) * | 2005-05-26 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP2014179661A (ja) * | 1995-11-27 | 2014-09-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
1986
- 1986-10-13 JP JP24249186A patent/JPS6396922A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63175442A (ja) * | 1987-01-14 | 1988-07-19 | Nec Corp | 多層配線型集積回路の製造方法 |
| JPH02274101A (ja) * | 1989-04-17 | 1990-11-08 | Fujitsu Ltd | 電力合成用集積回路 |
| JPH0388332U (ja) * | 1989-12-27 | 1991-09-10 | ||
| KR100269595B1 (ko) * | 1992-05-14 | 2000-10-16 | 김영환 | 프로파일을 개선한 콘택홀의 제조방법 |
| JP2014179661A (ja) * | 1995-11-27 | 2014-09-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2006332356A (ja) * | 2005-05-26 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6396922A (ja) | 半導体装置の製造方法 | |
| US3751314A (en) | Silicon semiconductor device processing | |
| US3912558A (en) | Method of MOS circuit fabrication | |
| JPH0516173B2 (ja) | ||
| JPS6119133A (ja) | 半導体装置の製造方法 | |
| JPS57194525A (en) | Manufacture of semiconductor device | |
| JPS5812340A (ja) | 半導体装置の製造方法 | |
| JPS62293728A (ja) | 半導体装置の製造方法 | |
| JPH0258252A (ja) | 半導体装置の製造方法 | |
| JPS58132950A (ja) | 半導体装置の製造方法 | |
| JP2519207B2 (ja) | 半導体装置の製造方法 | |
| JPH043419A (ja) | 半導体装置の製造方法 | |
| JPS60226166A (ja) | 半導体集積回路装置の製造方法 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPS62293727A (ja) | 半導体装置の製造方法 | |
| JPS6224617A (ja) | エピタキシヤル成長方法 | |
| JPS55102240A (en) | Manufacture of semiconductor device | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPH0334322A (ja) | 半導体装置の製造方法 | |
| JPH012317A (ja) | 半導体装置の製造方法 | |
| JPH01125926A (ja) | 半導体装置の製造方法 | |
| JPS6387750A (ja) | 半導体装置の製造方法 | |
| JPS6118348B2 (ja) | ||
| JPH0152900B2 (ja) | ||
| JPS5596652A (en) | Method of fabricating semiconductor device |