JPH012317A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ シリコン表面に形成した不純物拡散領域の表面を９００
℃以下の温度で酸化して、生成した酸化シリコン膜をエ
ツチング除去する工程、または、シリコン表面に固体不
純物拡散源を接触させて水蒸気雰囲気中で加熱拡散をお
こない、次いで、生成された酸化シリコン膜をエツチン
グ除去する工程からなる製造方法である。

そうすると、浅い不純物拡散領域が制御性良く形成され
、半導体装置の性能向上に役立つ。

［産業上の利用分野］ 本発明は半導体装置の製造方法に係り、特に、不純物拡
散層の形成方法に関する。

ＩＣやＬＳＩなどの半導体装置は微細化、高集積化が図
られており、それは微細化、高集積化するほど高速動作
するなど、高性能化される利点があるからである。

しかし、このような微細化、高集積化には半導体表面の
微細化（横方向の微細化）だけでなく、縦方向に浅い層
を形成することも必要な要件であり、浅い接合層の形成
が強く要望されている。

［従来の技術１ 第４図はバイポーラ型半導体素子の断面図を示しており
、１はｐ−シリコン基板、２はｎ＋−埋没層、３はｎ−
コレクタ領域、４はｐｌ−素子分離領域、５はｎ＋−コ
レクタコンタクト領域、６はｐ＋−ベース領域、７はｎ
＋−エミッタ領域。

８は酸化シリコン（ＳｉＣｈ）膜、Ｃはコレクタ電極、
Ｂはベース電極、Ｅはエミッタ電極で、このような半導
体素子が多数集積されてＩＣが構成されている。

このようなバイポーラ型半導体素子は公知の製法によっ
て作製されるが、それはｐ−シリコン基板１にｎ＋−埋
没層２を拡散形成した後、ｎ−エピタキシャル層を成長
する。このｎ−エピタキシャル層が即ち、ｎ−コレクタ
領域３となり、次いで、そのエピタキシャル層にｐ＋−
素子分離領域４、ｎ＋−コレクタコンタクト領域５を形
成した後、ｐ＋−ベース領域６を形成して、最後にｎ＋
−エミッタ領域７を形成する。第５図（ａ）、　（ｂｌ
はそのうちのｐ＋−ベース領域６とｎ＋−エミッタ領域
７を形成する工程順断面図を示しており、同図（ａ）に
示すように、ｐ＋−ベース領域６は５ｉ０２膜８を除去
したｎ−コレクタ領域３面に硼素をイオン注入し、次に
窒素雰囲気中で熱処理してｐ　＋−ベース領域６を形成
する。また、他の方法として、硼素を含むシリケートガ
ラス（ＢＳＧ）膜（図示せず）を拡散源としてｎ−コレ
クタ領域３面に被着し、１０００℃程度に加熱して形成
する。次に、ｎｌ−エミッタ領域７はｐ＋−ベース領域
６上面の５ｉ０２膜８を窓開けして、第５図（ｂ）に示
すように、砒素または燐を含む多結晶シリコン膜９を被
着し、これを拡散源にして拡散形成する方法が一般的に
用いられている。

［発明が解決しようとする問題点コ ところで、上記のようにｐ＋−ベース領域６を形成する
際に、イオン注入後に熱処理して活性化する熱処理温度
は約１０００℃程度（少なくとも９５０℃以上）が必要
であり、また、固体拡散の場合にも同様の熱処理温度に
昇温しないと拡散が進行しない。

そのため、約１０００℃の高温度での熱処理は是非必要
であるが、一方、そうすると拡散が進行して、ベース領
域の厚みが２０００人程度Ｃｕり、それ以下の厚みに制
御性良（形成することは無理である。

従って、更に浅いベース領域を形成し、ベース幅を狭く
して素子性能を向上しようとしても、この点が限界にな
り、止むなくベース領域の厚みを２０００人程度Ｃｕ制
し、次いで、エミッタ領域の厚みを１０００人程度定規
制する方法が採られている。

上記はバイポーラ型半導体素子のベース領域の形成方法
の例であるが、このような高温熱処理によって不純物領
域を形成すると、その他の半導体素子においても同様の
限界の問題があり、高性能化が阻害されている。

本発明はこのような熱処理による不純物領域の厚みの限
界を打破して、−層微細化、高性能化する形成方法を提
案することを目的とする。

［問題点を解決するための手段］ その目的は、シリコン表面に形成した不純物拡散？、ｎ
域の表面を９００℃以下の温度で酸化し、生成された酸
化シリコン膜をエツチング除去する工程、あるいは、シ
リコン表面に固体不純物拡散源を接触させて水蒸気雰囲
気中で熱拡散をおこない、次いで、生成された酸化シリ
コン膜をエツチング除去する工程が含まれる半導体装置
の製造方法によって達成される。

［作用］ 即ち、本発明は、制御性良く形成される熱処理温度で熱
処理して、一定厚みの不純物拡散領域を形成し、且つ、
その表面に膜厚精度良く酸化シリコン膜を熱生成させて
、その酸化シリコン膜を除去する。

そうすれば、浅い不純物拡散領域が再現性良く形成され
て、−層の微細化、高性能化が可能になる。

［実施例］ 以下、図面を参照して実施例によって詳細に説明する。

第１図（ａ）〜（ｄ）はバイポーラ型半導体素子につい
ての本発明にかかる形成工程順断面図を示している。

第１図（ａｌ参照；従来法と同様に、ｐ−シリコン基板
ｌにｎ＋−埋没層２を拡散形成した後、ｎ−エピタキシ
ャルＪｆｆｌ（ｎ−コレクタ領域３）を成長し、そのエ
ピタキシャル層にｐ＋−素子分離領域４゜ｎ＋−コレク
タコンタクト領域５を形成し、次いで、従来と同じく、
硼素イオンを注入し、窒素雰囲気中で熱処理して厚み２
０００人のｐ　”　−’＜−大領域１６を形成し、表面
に生成された５ｔｏ２１ａを除去する。この時、上記し
たように、厚み２０００人程度０ベース領域が制御性良
く形成される。

第１図（ｂｌ参照；次いで、酸化雰囲気中において、加
熱温度を８５０℃とし、処理時間を規制して膜厚１００
０人の５ｉ０２膜１１を生成する。この膜厚１０００人
の５ｉ０２膜１１を生成すると、厚み４００人のシリコ
ンが酸化されて、ベース領域１６の厚みは１６００人に
減少する。なお、この５ｉ０２膜は１００　Ａ　ｉｉ１
位での膜厚の調節が可能である。

第１図（Ｃ）参照；次いで、弗酸液によるウェットエツ
チング、あるいは、弗素系ガスによるドライエツチング
によってエツチングして、Ｓｉ　Ｏ２＆！１１をすべて
除去する。

第１図（ｄ）参照；次に、厚み８００人のエミッタ領域
１７を形成し、Ｓ　ｉ　Ｏ２膜１８を窓開けしてコレク
タ電極Ｃ，エミッタ電極Ｅ、ベース電極Ｂを形成して完
成させる。

このような形成方法によれば、厚み１６００人のベース
領域が形成され、ベース幅が一層微細に規制されて素子
性能の向上に役立つ。ここに、上記工程において、酸化
温度を８５０℃とした理由は、加熱温度を９００℃以下
にすれば、ベース領域からの硼素の拡散が抑制されるた
めで、この酸化温度を９００℃以下にすることが重要で
ある。なお、９００℃以下の処理温度は硼素（Ｂ）だけ
でなく、燐（Ｐ）や砒素（Ａｓ）も同様に拡散が抑制さ
れる。

次に、第２Ｅ（ａ）、　（ｂ）はバイポーラ型半導体素
子についての本発明にかかる他の形成工程順断面図を示
している。

第２図（ａ）参照；上記例と同様に、ｐ−シリコン基板
ｌにｎ“−埋没層２を形成し、ｎ−エピタキシャル層（
ｎ−コレクタ領域３）を成長し、そのエピタキシャル層
にｐ＋−素子分離領域４．ｎ＋−コレクタコンタクト領
域５を形成した後、５ｉ０２膜１２を窓開けしてベース
形成領域上にＢＳＧ膜１３を形成する。

第２図（ｂ）参照；次いで、水蒸気雰囲気中において加
熱温度を９５０℃にして熱処理し、厚み１５００人のｐ
＋−ベース領域１６を拡散形成すると同時ｔこ、酸化を
進行させて、ベース領域上および他の表面に５ｉ０２膜
１２を厚く生成する。この際、ＢＳＧ膜１３はポーラス
（多孔性）であるから、ガスが透過して酸化が進行する
が、加熱処理温度、処理時間。

雰囲気のガス量を調節すれば、拡散速度と酸化速度との
バランスがとれて、厚み１５００人のベース領域を制御
性良く形成することができる。

以下は５ｉ０２膜１２をエツチング除去して、第１図で
説明した例と同様にして、バイポーラ型半導体素子を完
成させる。

このような形成方法によっても、厚み２０００Å以下の
ベース領域が形成されて微細化され、高性能化、高ｊｉ
積化ができる。尚、この例では加熱温度（拡散温度）を
９００℃以上とする必要があり、且つ、酸化と拡散のバ
ランスが大切である。また、これらの工程における５ｉ
０２膜１１．１２のエツチングは制御性が良く、且つ、
表面荒れの問題も起こらない。

次に、第３図（ａ）〜（ｄ）は接合電界効果型半導体素
子（ＪＦＥＴ）についての本発明にかかる形成工程順断
面図を示している。

第３図（ａ）参照；ｐ−シリコン基板２１にｎ＋−埋没
層２２を拡散形成して、ｎ−エピタキシャル層２３を成
長し、ｐ＋−素子分離領域２４を形成した後、ｎ−エピ
タキシャル層に硼素イオンを注入し、窒素雰囲気中で熱
処理して厚み２０００人のｐ＋−チャネル領域２５を形
成し、表面の５ｉ０２膜を除去する。

その時、厚み２０００人のチャネル領域が制御性良く形
成される。

第３図（ｂ）参照；次いで、酸化雰囲気中において８５
０℃の加熱温度で、処理時間を制御して膜厚１０００人
のＳ　ｉ　Ｏ２膜２６を生成する。この膜厚１０００人
の５ｉ０２膜２６を生成すれば、厚み４００人のシリコ
ンが酸化され、残ったチャネル領域の厚みは１６００人
になる。

第３図（Ｃ）参照；次いで、弗酸液によるウェットエツ
チング、あるいは、弗素系ガスによるドライエツチング
によって、５ｉ０２膜２６をすべてエツチング除去する
。

第３図（ｄｌ参照；次に、固体拡散法により厚み８００
人のゲート？ｆｌＴ域２７を形成し、５ｉ０２膜２８を
窓開けしてソース電極Ｓ、ドレイン電極り、ゲート電極
Ｇを形成して完成させる。

かくすれば、同じくチャネル領域の厚みが１６００人程
度色消く、且つ、再現性良く形成されて、ピンチオフ特
性が向上する等、高性能なＪＦＥＴが得られ、且つ、集
積度も向上する。

［発明の効果］ 以上の説明から明らかなように、本発明によれば半導体
装置の性能を向上させて、且つ、ＩＣを一層高集積化さ
せる顕著な効果がある。

【図面の簡単な説明】

第１図＜ａ）〜（ｄｌは本発明にかかるバイポーラ型半
導体素子の形成工程順断面図、 第２図（ａｌ、　（ｂｌは本発明にかかる他のバイポー
ラ型半導体素子の形成工程順断面図、 第３図（ａ）〜（ｄｌは本発明にかかるＪＦＥＴの形成
工程順断面図、 第４図はバイポーラ型半４体素子の断面図、第５図（ａ
ｌ、　（ｂｌは従来のバイポーラ型半導体素子の形成工
程順断面図である。 図において、 １．２１はｐ−シリコン基板、 ２．２２はｎ”−埋没層、 ３はｎ−コレクタ領域（エピタキシャル居）、４．２４
はｐｌ−素子仔馬ＩＩ　Ｎ域、５はｎ＋−コレクタコン
タクト領域、 ６．１６はｐ＋−ベース領域、 ７．１７はｎ＋−エミッタ領域、 ８、１８．２８は酸化シリコン（Ｓｉ０２）膜、１１、
１２．２６はエツチング除去するＳ　ｉ　Ｏ２膜、２５
はｐ＋−チャネル領域、 ２７はｎ＋−ゲート領域 を示している。 ＾　　　　　　　　　　　　　　　　　　　Ｊコ〇　　
　　　　　　　　　　　　　　　−第３図 ｔＶイネ・−ラヤ半鼻りト寮む針Ｎ■口第４図 梗釆、形へ°工鑓’ｌｕｇ千旬凹 第５図

Claims (2)

【特許請求の範囲】
1. （１）シリコン表面に形成した不純物拡散領域の表面を
   ９００℃以下の温度で酸化し、生成された酸化シリコン
   膜をエッチング除去する工程が含まれてなることを特徴
   とする半導体装置の製造方法。
2. （２）シリコン表面に固体不純物拡散源を接触させて酸
   化性雰囲気中で熱拡散をおこない、次いで、生成された
   酸化シリコン膜をエッチング除去する工程が含まれてな
   ることを特徴とする半導体装置の製造方法。