JPS62209858A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62209858A JPS62209858A JP5216786A JP5216786A JPS62209858A JP S62209858 A JPS62209858 A JP S62209858A JP 5216786 A JP5216786 A JP 5216786A JP 5216786 A JP5216786 A JP 5216786A JP S62209858 A JPS62209858 A JP S62209858A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- diffusion layer
- semiconductor device
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 238000000926 separation method Methods 0.000 claims description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910021339 platinum silicide Inorganic materials 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体装置に関する。
〈従来の技術〉
従来の半導体装置例えば拡散型プレーナトランジスタは
半導体基板に形成されたエピタキシャル層表面にシリコ
ン酸化膜のような絶縁膜を形成し、その絶縁膜にマスキ
ングによりベース拡散窓を開けその窓からベース領域を
拡散形成し、その後、絶縁膜を形成したのち、再度、マ
スキングによりエミッタ拡散窓を開けその窓からエミッ
タ領域を拡散形成している。そして各領域それ゛ぞれに
接続するコンタクトのための窓をマスキングにより形成
している。
半導体基板に形成されたエピタキシャル層表面にシリコ
ン酸化膜のような絶縁膜を形成し、その絶縁膜にマスキ
ングによりベース拡散窓を開けその窓からベース領域を
拡散形成し、その後、絶縁膜を形成したのち、再度、マ
スキングによりエミッタ拡散窓を開けその窓からエミッ
タ領域を拡散形成している。そして各領域それ゛ぞれに
接続するコンタクトのための窓をマスキングにより形成
している。
〈発明が解決しようとする問題点〉
ところで、このような半導体装置では、それを製造する
に当たっては、マスク精度の制限からベース領域とエミ
ッタ領域との重ね合わせ余裕と、コンタクトの重ね合わ
せ余裕とが必要である。このため半導体装置の素子面積
が増大するという欠点がある。
に当たっては、マスク精度の制限からベース領域とエミ
ッタ領域との重ね合わせ余裕と、コンタクトの重ね合わ
せ余裕とが必要である。このため半導体装置の素子面積
が増大するという欠点がある。
また、二のような半導体装置では、ベースコンタクトか
らエミッタコンタクト間でのベース抵抗が大きくなって
雑音指数が悪化する。
らエミッタコンタクト間でのベース抵抗が大きくなって
雑音指数が悪化する。
一方、このベース抵抗を小さくするために高濃度の不純
物を外部ベースとしてベース領域に拡散すると、エミッ
タベース間の接合容量が増大し高周波特性が低下すると
いう欠点がある。
物を外部ベースとしてベース領域に拡散すると、エミッ
タベース間の接合容量が増大し高周波特性が低下すると
いう欠点がある。
く目的〉
本発明は、ベース領域とエミッタ領域との重ね合わせ余
裕の必要性をなくして素子面積の小さい高性能なプレー
ナトランジスタを備えた半導体装置を提供することを目
的としている。
裕の必要性をなくして素子面積の小さい高性能なプレー
ナトランジスタを備えた半導体装置を提供することを目
的としている。
く問題点を解決するための手段〉
そこで、本発明は、一方の分離拡散層と他方の分離拡散
層とを埋込拡散領域で接続してプレーナトランジスタを
構成する半導体装置において、前記一方の分離拡散層の
表面にこれと逆極性で、かつ他方の分離拡散層よりも面
積の大きい高濃度不純物層を形成し、この高濃度不純物
層の表面の一部にこれと逆極性の高濃度不純物領域を拡
散する一方、他方の分離拡散層の表面にこれと同極性の
低濃度不純物領域を形成し、前記高濃度不純物層、高濃
度不純物領域及び低濃度不純物領域のそれぞれに電極を
形成したことを特徴とするものである。
層とを埋込拡散領域で接続してプレーナトランジスタを
構成する半導体装置において、前記一方の分離拡散層の
表面にこれと逆極性で、かつ他方の分離拡散層よりも面
積の大きい高濃度不純物層を形成し、この高濃度不純物
層の表面の一部にこれと逆極性の高濃度不純物領域を拡
散する一方、他方の分離拡散層の表面にこれと同極性の
低濃度不純物領域を形成し、前記高濃度不純物層、高濃
度不純物領域及び低濃度不純物領域のそれぞれに電極を
形成したことを特徴とするものである。
〈実施例〉
第１図は、本発明に係る半導体装置の実施例を略示した
断面図であり、第２図はその平面図である。これらの図
において、■はプレーナトランジスタを備えた半導体装
置である。この半導体装置ｌにおいて、Ｐ型半導体基板
２の表面に形成されたＮエピタキシャル層３には、これ
と同極性の酸化膜からなる一方の分離拡散層５ａと他方
の分離拡散層５ｂとが形成されている。
断面図であり、第２図はその平面図である。これらの図
において、■はプレーナトランジスタを備えた半導体装
置である。この半導体装置ｌにおいて、Ｐ型半導体基板
２の表面に形成されたＮエピタキシャル層３には、これ
と同極性の酸化膜からなる一方の分離拡散層５ａと他方
の分離拡散層５ｂとが形成されている。
この分離拡散層５ ａ、 ５ ｂはこれと同極性で高濃
度不純物からなる埋込拡散領域４によって接続されてい
る。そして一方の分離拡散層５ａの表面には、これと逆
極性で、かつ他方の分離拡散層５ｂよりも面積の大きい
高濃度不純物層６が形成されて、ベース領域となってい
る（第２図参照）。
度不純物からなる埋込拡散領域４によって接続されてい
る。そして一方の分離拡散層５ａの表面には、これと逆
極性で、かつ他方の分離拡散層５ｂよりも面積の大きい
高濃度不純物層６が形成されて、ベース領域となってい
る（第２図参照）。
また、このベース領域６の表面の一部に、これと逆極性
の高濃度不純物領域７が設けられてエミッタ領域が形成
される一方、他方の分離拡散層５ｂの表面にこれと同極
性の低濃度不純物領域８が設けられて、コレクタ領域が
形成されている。さらに、ベース領域６の表面には、前
記Ｎエピタキシャル層３の上面に延出させた白金シリサ
イド膜１７が取付けられている。そして、この白金シリ
サイド膜１７、エミッタ領域７及びコレクタ領域８のそ
れぞれには、電極９が固着されると共に、この電極９の
それぞれにＡＱ配線１９等が施されて、外部に接続可能
となっている。
の高濃度不純物領域７が設けられてエミッタ領域が形成
される一方、他方の分離拡散層５ｂの表面にこれと同極
性の低濃度不純物領域８が設けられて、コレクタ領域が
形成されている。さらに、ベース領域６の表面には、前
記Ｎエピタキシャル層３の上面に延出させた白金シリサ
イド膜１７が取付けられている。そして、この白金シリ
サイド膜１７、エミッタ領域７及びコレクタ領域８のそ
れぞれには、電極９が固着されると共に、この電極９の
それぞれにＡＱ配線１９等が施されて、外部に接続可能
となっている。
以下、第３図（ａ）ないしくｇ）の製造工程図を参照し
て本発明の実施例に係る半導体装置の製造方法を説明す
る。
て本発明の実施例に係る半導体装置の製造方法を説明す
る。
（ａ）の構造断面図に示されるように、Ｐ型半導体基板
２上に拡散によるチャンネルカットのための２つのＰ＋
埋め込み拡散領域１０ａ、１０ｂと、Ｎ十埋め込み拡散
領域４とを形成し、さらにＮエピタキシャル層３を成長
させるとともに、そのＮエピタキシャル層３表面にシリ
コン酸化膜１１と窒化膜１２とを堆積する。
２上に拡散によるチャンネルカットのための２つのＰ＋
埋め込み拡散領域１０ａ、１０ｂと、Ｎ十埋め込み拡散
領域４とを形成し、さらにＮエピタキシャル層３を成長
させるとともに、そのＮエピタキシャル層３表面にシリ
コン酸化膜１１と窒化膜１２とを堆積する。
（ｂ）の構造断面図に示されるように、マスキングによ
り所要箇所のシリコン酸化膜１１と窒化膜１２とを・除
去し、除去された箇所を酸化させて、各埋め込み拡散領
域５，１０ａ、ｌＯｂに至る深さのシリコン酸化膜１１
をＮエピタキシャル層３内に拡散して、分離拡散層５
ａ、 ５ ｂを形成する。
り所要箇所のシリコン酸化膜１１と窒化膜１２とを・除
去し、除去された箇所を酸化させて、各埋め込み拡散領
域５，１０ａ、ｌＯｂに至る深さのシリコン酸化膜１１
をＮエピタキシャル層３内に拡散して、分離拡散層５
ａ、 ５ ｂを形成する。
（Ｃ）の構造断面図に示されるように、シリコン酸化膜
１１と窒化膜１２とを除去し、マスキングによりベース
領域６を形成する箇所を除いてレジスト１３を塗布し、
そのベース領域６形成箇所からイオン注入をして熱処理
をする。こうして、Ｎエピタキシャル層３内にＰ−のベ
ース領域６を形成する。
１１と窒化膜１２とを除去し、マスキングによりベース
領域６を形成する箇所を除いてレジスト１３を塗布し、
そのベース領域６形成箇所からイオン注入をして熱処理
をする。こうして、Ｎエピタキシャル層３内にＰ−のベ
ース領域６を形成する。
（ｄ）の構造断面図に示されるように、レジスト１３を
除去し、Ｎ＋のポリシリコン膜１４と、リンガラス膜１
５と、窒化膜１６とを積層する。そして、ＲＩＥ（異方
性の反応性イオンエツチング）によりエミッタ領域７と
コレクタ領域８となる箇所を残してポリシリコン膜１４
とリンガラス１１５と窒化膜Ｉ６とをエツチング除去す
る。
除去し、Ｎ＋のポリシリコン膜１４と、リンガラス膜１
５と、窒化膜１６とを積層する。そして、ＲＩＥ（異方
性の反応性イオンエツチング）によりエミッタ領域７と
コレクタ領域８となる箇所を残してポリシリコン膜１４
とリンガラス１１５と窒化膜Ｉ６とをエツチング除去す
る。
（ｅ）の構造断面図に示されるように、高温酸化する。
この高温酸化ではポリシリコン膜１４からはヒ素または
リンをＮエピタキシャル層３内に拡散しＮ＋の領域をベ
ース領域６の上面の一部に拡散してエミッタ領域７を形
成する一方、他方の分離拡散層５ｂの表面にＮ−を拡散
してコレクタ領域８を形成する。そして、この酸化では
窒化膜１６は酸化されないが、ポリシリコン膜■４側面
の酸化速度が速いから、この側面の酸化膜１１は厚くな
る。
リンをＮエピタキシャル層３内に拡散しＮ＋の領域をベ
ース領域６の上面の一部に拡散してエミッタ領域７を形
成する一方、他方の分離拡散層５ｂの表面にＮ−を拡散
してコレクタ領域８を形成する。そして、この酸化では
窒化膜１６は酸化されないが、ポリシリコン膜■４側面
の酸化速度が速いから、この側面の酸化膜１１は厚くな
る。
（ｆ）の構造断面図に示されるように、窒化膜１６とシ
リコン酸化膜１１とのエツチング速度の相違を利用して
ベース領域６側のシリコン酸化膜１１をＲＩＥで除去す
る。
リコン酸化膜１１とのエツチング速度の相違を利用して
ベース領域６側のシリコン酸化膜１１をＲＩＥで除去す
る。
（ｇ）の構造断面図に示されるように、ボロンをイオン
注入し熱処理することにより、Ｐ−のベース領域６に外
部ベースとなるＰ＋ベース領域６を形成する。その上か
ら白金シリサイド膜１７を形成して表面全体をパシベー
ション膜１８で覆った後、ベース領域６の白金シリサイ
ドＭ１７、エミッタ領域７及びコレクタ領域８のそれぞ
れに電極９を取り付けると共に、この電極９にＡｉ２配
線１９を施して製造が完了する。
注入し熱処理することにより、Ｐ−のベース領域６に外
部ベースとなるＰ＋ベース領域６を形成する。その上か
ら白金シリサイド膜１７を形成して表面全体をパシベー
ション膜１８で覆った後、ベース領域６の白金シリサイ
ドＭ１７、エミッタ領域７及びコレクタ領域８のそれぞ
れに電極９を取り付けると共に、この電極９にＡｉ２配
線１９を施して製造が完了する。
〈発明の効果〉
本発明に係る半導体装置は、分離拡散層の表面に他方の
分離拡散層よりも面積の大きいベース領域を形成し、こ
のベース領域の表面の一部にエミッタ領域を形成して、
マスキング時の重ね合わせ余裕の必要性とマスク精度の
問題を回避している。
分離拡散層よりも面積の大きいベース領域を形成し、こ
のベース領域の表面の一部にエミッタ領域を形成して、
マスキング時の重ね合わせ余裕の必要性とマスク精度の
問題を回避している。
従って、素子面積を小さくすることができるとともに、
雑音指数が低くなり、高周波特性も向上する。
雑音指数が低くなり、高周波特性も向上する。
第１図は本発明の一実施例に係る半導体装置の暗示断面
図、第２図は半導体装置の暗示平面図、第３図は半導体
装置の製造方法の暗示説明図である。 ｌ・・・半導体装置、 ４・・・埋込拡散領域、 ５ ａ、 ５ ｂ・・・分離拡散層、 ６・・・高濃度不純物層、 ８・・・低濃度不純物領域、 ９・・・電極。 第２図 ６８′ 第３ 図
図、第２図は半導体装置の暗示平面図、第３図は半導体
装置の製造方法の暗示説明図である。 ｌ・・・半導体装置、 ４・・・埋込拡散領域、 ５ ａ、 ５ ｂ・・・分離拡散層、 ６・・・高濃度不純物層、 ８・・・低濃度不純物領域、 ９・・・電極。 第２図 ６８′ 第３ 図
Claims (1)
- （１）一方の分離拡散層と他方の分離拡散層とを埋込拡
散領域で接続してプレーナトランジスタを構成する半導
体装置において、前記一方の分離拡散層の表面にこれと
逆極性で、かつ他方の分離拡散層よりも面積の大きい高
濃度不純物層を形成し、この高濃度不純物層の表面の一
部にこれと逆極性の高濃度不純物領域を拡散する一方、
他方の分離拡散層の表面にこれと同極性の低濃度不純物
領域を形成し、前記高濃度不純物層、高濃度不純物領域
及び低濃度不純物領域のそれぞれに電極を形成したこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5216786A JPS62209858A (ja) | 1986-03-10 | 1986-03-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5216786A JPS62209858A (ja) | 1986-03-10 | 1986-03-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62209858A true JPS62209858A (ja) | 1987-09-16 |
Family
ID=12907268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5216786A Pending JPS62209858A (ja) | 1986-03-10 | 1986-03-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62209858A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5024083A (ja) * | 1973-07-04 | 1975-03-14 |
-
1986
- 1986-03-10 JP JP5216786A patent/JPS62209858A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5024083A (ja) * | 1973-07-04 | 1975-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2744808B2 (ja) | 自己整合トランジスタの製造方法 | |
| JPS60202965A (ja) | 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 | |
| US5237200A (en) | Semiconductor bipolar transistor with concentric regions | |
| JPS62209858A (ja) | 半導体装置 | |
| JPS62209859A (ja) | 半導体装置の製造方法 | |
| JP2820465B2 (ja) | 半導体装置の製造方法 | |
| JPH01114042A (ja) | 半導体装置の製造方法 | |
| JPH06505127A (ja) | バイポーラトランジスタ構造及びその製造方法 | |
| JPH03231431A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPH02151061A (ja) | 半導体装置 | |
| JPS6395664A (ja) | 半導体装置の製造方法 | |
| JPH0389562A (ja) | 半導体装置 | |
| JPH04113627A (ja) | バイポーラトランジスタの製造方法 | |
| JPS61288467A (ja) | 半導体装置及びその製造方法 | |
| JPS61237466A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH01130534A (ja) | 半導体装置の製造方法 | |
| JPH02256242A (ja) | 半導体装置およびその製造方法 | |
| JPS61198673A (ja) | 半導体装置の製造方法 | |
| JPH02113534A (ja) | 半導体装置の製造方法 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JPS63143865A (ja) | 半導体集積回路装置 | |
| JPH01157565A (ja) | Ｂｉ−ＭＯＳ集積回路装置の製造方法 | |
| JPH02113536A (ja) | 半導体装置の製造方法 | |
| JPH0786295A (ja) | バイポーラｉｃの構造及び製造方法 |