JPH06505127A - バイポーラトランジスタ構造及びその製造方法 - Google Patents
バイポーラトランジスタ構造及びその製造方法Info
- Publication number
- JPH06505127A JPH06505127A JP4503903A JP50390392A JPH06505127A JP H06505127 A JPH06505127 A JP H06505127A JP 4503903 A JP4503903 A JP 4503903A JP 50390392 A JP50390392 A JP 50390392A JP H06505127 A JPH06505127 A JP H06505127A
- Authority
- JP
- Japan
- Prior art keywords
- base
- emitter
- bipolar transistor
- transistor structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 5
- AYHOQSGNVUZKJA-UHFFFAOYSA-N [B+3].[B+3].[B+3].[B+3].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-] Chemical compound [B+3].[B+3].[B+3].[B+3].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-] AYHOQSGNVUZKJA-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000005368 silicate glass Substances 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 238000010276 construction Methods 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
バイポーラトランジスタ構造及びその製造方法集積回路において集積密度を上げ
るために、いわゆる酸化膜縁部境界形バイポーラトランジスタ構造が益々多用さ
れている。酸化膜縁部境界形バイポーラトランジスタとはエミッタとベースとが
少なくとも一方の側面において酸化膜縁部によって境界付けられているバイポー
ラトランジスタをいう、このようなバイポーラトランジスタはキャパシタンスが
比較的小さい。
このバイポーラトランジスタ構造を作るには先ず基板の上に酸化膜の縁部を形成
する。イオン注入によりベースを形成した後基板及び酸化膜縁部の表面にドープ
されたポリシリコンの層が形成され、この層からエミッタが拡散により作られる
。この場合ポリシリコン層の形成の前に基板の表面は、例えばフッ酸水の浸漬に
より前処理されねばならない、その場合酸化膜エツジ部におけるベース部分が薄
くなることがある。これにより出来上がったバイポーラトランジスタにおいて特
にエミッターベース断面形状が非常に平坦な場合エミッターコレクタ間ゲイン及
び破壊電圧が減少する。
この発明の課題は、絶縁領域によって境界づけられたエミッターコレクタ構造を
持ち、エミッターコレクタ間破壊電圧が高くかつエミッターコレクタ間ゲインが
改善されたバイポーラトランジスタ構造及びその製造方法を提供することにある
。
これらの課題はこの発明によれば、請求の範囲ｌに記載のバイポーラトランジス
タ構造および請求の範囲５に記載の製造方法により解決される。
この発明によるバイポーラトランジスタ構造においては、ベース縁部領域をベー
スのその他の部分よりも強くドープするとともにこのベース縁部領域を絶縁領域
に隣接するベースの縁部に配置することによりエミッターコレクタ耐電圧及びゲ
インが著しく向上する。
この発明の範囲内として絶縁領域は第一の部分と第二の部分を含むことができる
。第一の部分はその高さがエミッタ部の範囲における基板の表面を越え、エミツ
タ及びベースに対向しかつ基板の表面に平行しない傾斜側面を備える。絶縁領域
のこの第一の部分は例えばＬＯＧＯＳプロセス、特にコプレーナプロセスによっ
て形成される。
第一の部分の傾斜側面には側面部スペーサとして第二の部分が設けられる。この
側面部スペーサはベース縁部領域の上部に配置される。この部分はドープされた
絶縁材料よりなり、ベース縁部領域を形成するための拡散源として適する。ドー
プされた絶縁材料としては例えばホウ素−ケイ酸ガラスが適当である。この実施
例ではベース縁部領域はベースの縁部の絶縁領域に対してセルファライニングで
形成される。側面部スペーサがスペーサ技術によって絶縁領域の第一の傾斜側面
にセルファライニングで作られ得るからである。
この発明によるバイポーラトランジスタ構造を作る際にはエミッタ端子を形成す
るためドープされた多結晶シリコン層を形成する前の表面処理に際してそれ以外
の表面が削り取られることがある。しかかしながらベースの縁部はベース縁部領
域によって厚く形成されているので、ベースが薄くなることがなく、従ってエミ
ッターコレクタ耐電圧の弱点部が形成されることはない。
この発明の他の実施態様は他の請求の範囲に記載されている。
以下、この発明の実施例を図を参照して説明する。
図１ないし図４はこの発明によるバイポーラトランジスタ構造であって、そのベ
ース、エミッタ構造が両側において酸化膜縁部によって境界づけられているもの
の製造工程を示し、
図５は完成したバイポーラトランジスタ構造を示し、図６は図５のバイポーラト
ランジスタ構造のＶｌ−Ｖｌ線断面を示し、図７は外部スペーサ形トランジスタ
の断面を示す。
例えばｐ形にドープされているシリコンからなる基板１にマスクした後例えばヒ
素戚いはアンチモンのイオン注入により埋め込みコレクタ層２を形成する（図１
参照）。
この埋め込みコレクタ層２が形成された基板の表面にｎ形にドープされたエピタ
キシャル層３が形成される。このエピタキシャル層３の比抵抗は、例えば１０ｃ
ｍである。
次いで絶縁構造４が局部酸化プロセスにより形成される。この局部酸化プロセス
としてはよく知られたＬＯＧＯＳプロセスの変形であるいわゆるコプレーナプロ
セスが適している。コプレーナプロセスではＬＯＧＯＳプロセスで使用される酸
化膜と窒化膜との間にポリシリコン層が挿入される。絶縁構造４は対向する両側
の側面においてエピタキシャル層３の表面部を境界づけており、この部分に後で
エミッタ及びベースが作られる。絶縁構造４はその高さがシリコンの表面を越え
ている。絶縁構造４はシリコンの表面に向かって傾斜した側面４１を備えている
。
コレクタ接触を形成する部分以外をマスクした後イオン注入及びそれに続く拡散
によりコレクタ接触５が形成される（図６参照）、コレクタ接触５はトランジス
タの活性領域の側部に配置される。この部分はトランジスタの活性領域から絶縁
構造４２によって絶縁され、エピタキシャル層３の表面から埋め込みコレクタ層
２に迄達している。
適当な部分をマスクした後例えばホウ素を１５ｋｅＶのエネルギーでかつ３×１
０” ０１−”のドープ量でイオン注入することにより絶縁構造４の内側に活性
なベース６が形成される（図２参照）。
次いで例えばホウ素−ケイ酸ガラスからなる絶縁層７が全面にわたってかつ一様
に形成される。この絶縁層７の形成は、例えば析出管のボロンガラスから低圧で
気相からの析出（低圧化学気相成長、ＬＰＧＶＤ）により行われる。その場合ト
リスチリメチルシリルボラートＢ （Ｏ３ｉ （ＣＨｓ）ｓ）ｓが０８と共に析
出管に導入される。
側面部スペーサ８は、例えばＣＨＦ ３の異方性エッチバックにより側面部４１
に形成される。この側面部スペーサ８はホウ素がドープされており、拡散源とし
て適当である（図３参照）。
例えば９００℃で、１５分間の熱処理によりドープ材、即ちホウ素は側面部スペ
ーサ８から拡散される。その場合側面４１に隣接するベース６の縁部のドープ濃
度が局部的に高められる。これによりベース縁部領域６１が形成される（図４参
照）。
続いて通常の方法でベース端子１１（図６参照）が形成される。このためにｐ形
にドープされたポリシリコン層が析出され、次いで活性ベース６が不活性ベース
６２を介してベース端子１１に接続されるように構成される。ベース端子１１は
活性ベース６が絶縁構造４によって境界づけされていないベース側に設けられる
。ベース端子１１は絶縁層１２を析出及びエッチバックすることによって覆われ
る。絶縁層１２は活性ベース６及びコレクタ接触５の表面は覆わないようにする
。
次いで全面にわたってｎ形にドープされたポリシリコン層９が析出される（図４
参照）、構造化によりｎ形にドープされたポリシリコン層９からエミ・ツタ端子
１０が形成される（図５及び図６参照）、このエミッタ端子１０は側面部スペー
サ８及び絶縁層１２によって境界づけられるシリコン領域を覆っている。さらに
ｎ形にドープされたポリシリコン層９からコレクタ端子１３（図６参照）が形成
、される。
例えば１０５０℃、１０秒間の熱処理工程でエミッタ端子１０からの拡散により
エミッタ１４が活性ベース６の上に形成される。
バイポーラトランジスタ構造のコレクタ１５（図５及び図６参照）はエピタキシ
ャル層３の活性ベース６の直ぐ下にある部分に形成されている。コレクタ１５は
埋め込みコレクタ層２及びコレクタ接触５を介してコレクタ端子１３に接続され
ている（図６参照）、ベース縁部領域６１により活性ベース６の縁部を介するエ
ミッタ１４とコレクタ１５との間の短絡が確実に阻止される（図５参照）。
図５は図６のバイポーラトランジスタ構造のＶ−Ｖ線断面図である０図６は図５
のバイポーラトランジスタ構造の■−■線断面図である０図６に示すバイポーラ
トランジスタ構造は内部スペーサ形トランジスタと呼ばれる０図６において、４
２はコレクタ端子１３をトランジスタの活性領域６．１４．１５から分離する絶
縁構造を示す、４３は基板１及びエピタキシャル層３内のバイポーラトランジス
タを隣接の回路素子に対して絶縁する絶縁構造を示す。
製造工程は公知の如くパフシベーシッン膜の全面蒸着、接触孔の開口及びその金
属化により終了する。
図７にはこの発明によるバイポーラトランジスタ構造の他の実施例を示す、この
構造は図６に示されたものとは、例えばｎ形のポリシリコンからなるエミッタ端
子１０１がその側面側で側面部スペーサ１２１によって外部から境界づけられて
いる点で異なる。エミッタ１４はエミッタ端子１０１からの拡散により形成され
る。不活性のベース６２は例えばイオン注入により絶縁構造４２．４３及び側面
部スペーサ１２１との間に、側面側で活性ベース６に接触するように形成されて
いる。このバイポーラトランジスタ構造は外部スペーサ形トランジスタと呼ばれ
る０図７のｖ−ｖ線断面は図５で示す断面と同じである。
ＦＩＧ ３
ＦＩＧ５
ＦＩＧ６
ＦＩＧ ７
田際調査報告
Claims (1)
- 【特許請求の範囲】 １．ａ）エミッタ（１４）、ベース（６）及びコレクタ（１５）が基板（１）上 に形成されたエピタキシャル層（３）に垂直方向にこの順番で、かつエミッタ（ １４）がエピタキシャル層（３）の表面にくるように設けられ、ｂ）エピタキシ ャル層（３）の表面にエミッタ（１４）を覆うエミッタ端子（１０）が設けられ 、 ｃ）エミッタ（１４）及びベース（６）は少なくともその一方の側面において共 通の絶縁領域（４、８）によって境界づけられており、ｄ）ベース（６）は基板 （１）の表面に対して平行にドープ材プロフィルを有し、従って絶縁領域（４、 ８）に隣接するベース（６）の縁部に、ベース（６）のその他の部分より強くド ープされ、かつ絶縁領域（４、８）及びベース（６）のその他の部分以外でエミ ッタ（１４）、エミッタ端子（１０）及びコレクタ（１５）に接するベース縁部 領域（６１）が設けられることを特徴とするバイポーラトランジスタ構造。 ２．基板（１）及びエピタキシャル層（３）は単結晶シリコンからなり、絶縁領 域（４、８）はＳｉＯ２を含んだ請求の範囲１記載のバイポーラトランジスタ構 造。 ３．ａ）絶縁領域（４、８）が少なくとも一つの第一の部分（４）及び第二の部 分（８）を含み、 ｂ）この第一の部分（４）はその高さがエミッタ（１４）の範囲におけるエピタ キシャル層（３）の表面の高さを越えており、かつエミッタ（１４）及びベース （６）に向かった側に、基板（１）の表面に平行でない傾斜側面（４１）を備え 、 ｃ）第二の部分（８）は側面部スペーサとしてベース縁部領域（６１）の上側に おいて第一の部分（４）の側面（４１）に設けられ、かつドープされた絶縁材料 よりなり、従ってベース縁部領域（６１）の形成のための拡散源として適する ことを特徴とする請求の範囲１又は２記載のバイポーラトランジスタ構造。 ４．絶縁構造（４、８）の第二の部分（８）がホウ素−ケイ酸塩ガラスからなる 請求の範囲３記載のバイポーラトランジスタ構造。 ５．基板の上に検出されたエピタキシャル層に垂直方向に順番に積み重ねられた エミッタ、ベース及びコレクタを備え、このエミッタがエピタキシャル層の表面 にくるとともに、このエピタキシャル層の表面にエミッタを覆うエミッタ端子が 設けられたバイポーラトランジスタ構造の製造方法において、ａ）ベース（６） 及びエミッタ（１４）が少なくともその一方の側面において境界づけられており 、かつこの側面側に基板（１）の表面に対して平行でない傾斜側面（４１）を有 する絶縁領域が形成される工程と、ｂ）ベース（６）を形成するためのドーピン グ工程の後でかつエミッタ電極（１０）を形成する前にこの傾斜側面（４１）に 絶縁材料からなる側面部スペーサ（８）が形成される工程 とを含むことを特徴とするバイポーラトランジスタ構造の製造方法。 ６．エミッタ電極（１０）がエミッタ（１４）の導電形にドープされたポリシリ コン層（９）の全面形成及びそれに続く構造化により形成される請求の範囲５記 載の方法。 ７．側面部スペーサ（８）がベース（６）と同一の導電形にドープされており、 この側面部スペーサ（８）からの拡散によりベース（６）の他の部分より強くド ープされたベース縁部領域（６１）が形成される請求の範囲５又は６記載の方法 。 ８．側面部スペーサ（８）が絶縁材料からなる層（７）の析出及びそれに焼く異 方向性のエッチバックによって形成される請求の範囲５ないし７の一つに記載の 方法。 ９．側面部スペーサ（８）がホウ素をドープしたガラスから形成される請求の範 囲５ないし８の一つに記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4103898 | 1991-02-08 | ||
| DE4103898.3 | 1991-02-08 | ||
| PCT/DE1992/000045 WO1992014267A1 (de) | 1991-02-08 | 1992-01-27 | Bipolartransistorstruktur und verfahren zu deren herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06505127A true JPH06505127A (ja) | 1994-06-09 |
| JP3255916B2 JP3255916B2 (ja) | 2002-02-12 |
Family
ID=6424687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50390392A Expired - Fee Related JP3255916B2 (ja) | 1991-02-08 | 1992-01-27 | バイポーラトランジスタ構造及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5455185A (ja) |
| EP (1) | EP0570447B1 (ja) |
| JP (1) | JP3255916B2 (ja) |
| DE (1) | DE59209505D1 (ja) |
| WO (1) | WO1992014267A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10310128B4 (de) * | 2003-03-07 | 2006-08-31 | Infineon Technologies Ag | Verfahren zum Erzeugen von Halbleiterzonen mit n-Leitfähigkeit in einem Halbleiterkörper |
| KR101009402B1 (ko) | 2008-11-07 | 2011-01-19 | 주식회사 동부하이텍 | 바이폴라 트랜지스터 및 그의 제조방법 |
| FR3000842B1 (fr) * | 2013-01-08 | 2016-07-29 | Stmicroelectronics Rousset | Transistor de selection d'une cellule memoire |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135263A (en) * | 1977-04-28 | 1978-11-25 | Nec Corp | Production of semiconductor device |
| JPS558818A (en) * | 1978-07-03 | 1980-01-22 | Sumitomo Jukikai Envirotec Kk | Washing of precipitated sand in waste water treatment |
| JPS5647703A (en) * | 1979-09-27 | 1981-04-30 | Toshiba Corp | Sodium penetrating device |
| US4263066A (en) * | 1980-06-09 | 1981-04-21 | Varian Associates, Inc. | Process for concurrent formation of base diffusion and p+ profile from single source predeposition |
| NL8103032A (nl) * | 1980-08-04 | 1982-03-01 | Fairchild Camera Instr Co | Werkwijze voor het vervaardigen van een snelwerkende bipolaire transistor en transistor vervaardigd volgens deze werkwijze. |
| JPS58141564A (ja) * | 1982-02-17 | 1983-08-22 | Nec Corp | バイポ−ラ・トランジスタ |
| DE3580206D1 (de) * | 1984-07-31 | 1990-11-29 | Toshiba Kawasaki Kk | Bipolarer transistor und verfahren zu seiner herstellung. |
| EP0409370A3 (en) * | 1985-05-07 | 1991-02-27 | Nippon Telegraph And Telephone Corporation | Bipolar transistor |
| JPH01134970A (ja) * | 1987-11-19 | 1989-05-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5289024A (en) * | 1990-08-07 | 1994-02-22 | National Semiconductor Corporation | Bipolar transistor with diffusion compensation |
-
1992
- 1992-01-27 US US08/098,299 patent/US5455185A/en not_active Expired - Fee Related
- 1992-01-27 DE DE59209505T patent/DE59209505D1/de not_active Expired - Fee Related
- 1992-01-27 JP JP50390392A patent/JP3255916B2/ja not_active Expired - Fee Related
- 1992-01-27 EP EP92904270A patent/EP0570447B1/de not_active Expired - Lifetime
- 1992-01-27 WO PCT/DE1992/000045 patent/WO1992014267A1/de active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US5455185A (en) | 1995-10-03 |
| WO1992014267A1 (de) | 1992-08-20 |
| EP0570447A1 (de) | 1993-11-24 |
| EP0570447B1 (de) | 1998-09-23 |
| DE59209505D1 (de) | 1998-10-29 |
| JP3255916B2 (ja) | 2002-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003510842A (ja) | トレンチゲート半導体デバイスの製造方法 | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| KR100401036B1 (ko) | 에스오아이상에서자기정렬된수직바이폴라트랜지스터제조방법 | |
| JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| US5109263A (en) | Semiconductor device with optimal distance between emitter and trench isolation | |
| US5629554A (en) | Semiconductor device with a bipolar transistor formed in a layer of semiconductor material provided on an insulating substrate | |
| US5237200A (en) | Semiconductor bipolar transistor with concentric regions | |
| JP3781087B2 (ja) | 高速バイポーラトランジスタ及びその製造方法 | |
| JPH06505127A (ja) | バイポーラトランジスタ構造及びその製造方法 | |
| JP3242000B2 (ja) | 自己整列されたベース電極を有するバイポーラトランジスタおよびその製造方法 | |
| EP0619612B1 (en) | Method of manufacturing a semiconductor device having a bipolar transistor | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| KR100402143B1 (ko) | 반도체몸체의제조방법 | |
| JP2751336B2 (ja) | 半導体装置の製造方法 | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| JPH01155660A (ja) | 半導体装置の製造方法 | |
| KR0132837B1 (ko) | 도판트의 농도가 다른 도전층으로 구성된 스토리지전극을 갖는 반도체장치의 커패시터 및 그 제조방법 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPS60241249A (ja) | 半導体装置 | |
| JPS61198673A (ja) | 半導体装置の製造方法 | |
| JPH02256242A (ja) | 半導体装置およびその製造方法 | |
| JPH05243247A (ja) | 半導体装置およびその製造方法 | |
| JPS6060761A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0824130B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |