JP2773938B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2773938B2 JP2773938B2 JP30335989A JP30335989A JP2773938B2 JP 2773938 B2 JP2773938 B2 JP 2773938B2 JP 30335989 A JP30335989 A JP 30335989A JP 30335989 A JP30335989 A JP 30335989A JP 2773938 B2 JP2773938 B2 JP 2773938B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buried
- semiconductor layer
- contact hole
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置の製造方法に関するもので、特
に微細化された半導体集積回路装置における半導体基板
内の不純物拡散領域と配線とのコンタクトに係わるもの
である。
に微細化された半導体集積回路装置における半導体基板
内の不純物拡散領域と配線とのコンタクトに係わるもの
である。
（従来の技術） 近年、半導体集積回路装置において、半導体基板内の
不純物拡散領域と配線とのコンタクトをとる場合には、
第２図に示すように、上記拡散領域と同一導電型の不純
物を含む半導体層でコンタクトホールを埋込む構造にし
ている。
不純物拡散領域と配線とのコンタクトをとる場合には、
第２図に示すように、上記拡散領域と同一導電型の不純
物を含む半導体層でコンタクトホールを埋込む構造にし
ている。
すなわち、まず第２図（ａ）に示すように、シリコン
基板１の表面に素子分離技術により素子分離領域２を形
成した後、該素子分離領域２をマスクとして不純物をイ
オン注入して高濃度不純物拡散領域３を基板１内に形成
する。
基板１の表面に素子分離技術により素子分離領域２を形
成した後、該素子分離領域２をマスクとして不純物をイ
オン注入して高濃度不純物拡散領域３を基板１内に形成
する。
次に第２図（ｂ）に示すように全面に層間絶縁膜とし
て化学気相成長（CVD）法によりシリコン酸化膜（SiO2
膜）４を形成した後、同図に示すように通常のホトリソ
・エッチング技術でこのシリコン酸化膜４に前記高濃度
不純物拡散領域３上でコンタクトホール５を開ける。
て化学気相成長（CVD）法によりシリコン酸化膜（SiO2
膜）４を形成した後、同図に示すように通常のホトリソ
・エッチング技術でこのシリコン酸化膜４に前記高濃度
不純物拡散領域３上でコンタクトホール５を開ける。
続いて、コンタクトホール５を含む全面に第２図
（ｃ）に示すように減圧CVD法で半導体層としてのポリ
シリコン層６を形成する。
（ｃ）に示すように減圧CVD法で半導体層としてのポリ
シリコン層６を形成する。
その後、このポリシリコン層６を異方性エッチングで
エッチングして第２図（ｄ）に示すようにコンタクトホ
ール５内にのみ残し、コンタクトホール５を埋込む。
エッチングして第２図（ｄ）に示すようにコンタクトホ
ール５内にのみ残し、コンタクトホール５を埋込む。
その後、この埋込まれたポリシリコン層６に第２図
（ｅ）に示すように高濃度の不純物をイオン注入する。
その後熱処理を行うことにより、前記不純物を活性化さ
せるとともに、ポリシリコン層６の表面から高濃度不純
物拡散領域３とポリシリコン層６の界面に向けて不純物
を拡散させ、埋込まれたポリシリコン層６の全体を低抵
抗化する。
（ｅ）に示すように高濃度の不純物をイオン注入する。
その後熱処理を行うことにより、前記不純物を活性化さ
せるとともに、ポリシリコン層６の表面から高濃度不純
物拡散領域３とポリシリコン層６の界面に向けて不純物
を拡散させ、埋込まれたポリシリコン層６の全体を低抵
抗化する。
続いて全面に配線となるAl層を形成し、通常のホトリ
ソ・エッチング技術でこのAl層をパターニングすること
により、第２図（ｆ）に示すように配線７を形成する。
この配線７は、コンタクトホール５内のポリシリコン層
６に接続されるように形成され、このポリシリコン層６
を通して基板１内の高濃度不純物拡散領域３に電気的に
接続される。
ソ・エッチング技術でこのAl層をパターニングすること
により、第２図（ｆ）に示すように配線７を形成する。
この配線７は、コンタクトホール５内のポリシリコン層
６に接続されるように形成され、このポリシリコン層６
を通して基板１内の高濃度不純物拡散領域３に電気的に
接続される。
（発明が解決しようとする課題） しかるに、上記のような従来の埋込みコンタクト部の
製造方法では次のような問題点があった。
製造方法では次のような問題点があった。
埋込みポリシリコン層６の全体に高濃度に不純物を
拡散させるために非常に多くの不純物を第２図（ｅ）の
工程でイオン注入しなければならず、そのため、装置上
の制約から時間がかかり、生産性が悪い。
拡散させるために非常に多くの不純物を第２図（ｅ）の
工程でイオン注入しなければならず、そのため、装置上
の制約から時間がかかり、生産性が悪い。
埋込みポリシリコン層６の表面にイオン注入した不
純物をポリシリコン層６の全体に拡散させるために高温
の熱処理が必要となるが、微細化された半導体集積回路
装置ではプロセス上で制約があり、充分な熱処理ができ
なくなる場合がある。
純物をポリシリコン層６の全体に拡散させるために高温
の熱処理が必要となるが、微細化された半導体集積回路
装置ではプロセス上で制約があり、充分な熱処理ができ
なくなる場合がある。
層間絶縁膜であるシリコン酸化膜４の厚さが厚く、
コンタクトホール５に埋込まれたポリシリコン層６の高
さが高いと、充分な熱処理を行っても、不純物がポリシ
リコン層６と高濃度不純物拡散領域３の界面近傍まで充
分に拡散せず、界面近傍のポリシリコン層６の抵抗が上
がり、コンタクト抵抗が上昇する。
コンタクトホール５に埋込まれたポリシリコン層６の高
さが高いと、充分な熱処理を行っても、不純物がポリシ
リコン層６と高濃度不純物拡散領域３の界面近傍まで充
分に拡散せず、界面近傍のポリシリコン層６の抵抗が上
がり、コンタクト抵抗が上昇する。
この発明は上記の点に鑑みなされたもので、上記従来
の問題点を一掃できる埋込みコンタクト部の形成法を有
する半導体装置の製造方法を提供することを目的とす
る。
の問題点を一掃できる埋込みコンタクト部の形成法を有
する半導体装置の製造方法を提供することを目的とす
る。
（課題を解決するための手段） この発明では、半導体基板上の層間絶縁膜に開けたコ
ンタクトホール内を半導体層で埋込み、さらにその半導
体層内に、該半導体層より不純物の拡散速度の速い導電
層を埋込んだ構造とし、その埋込み半導体層および導電
層の表面に不純物を導入し、さらに不純物拡散のための
熱処理を行う。
ンタクトホール内を半導体層で埋込み、さらにその半導
体層内に、該半導体層より不純物の拡散速度の速い導電
層を埋込んだ構造とし、その埋込み半導体層および導電
層の表面に不純物を導入し、さらに不純物拡散のための
熱処理を行う。
（作 用） 上記不純物拡散のための熱処理を行った時、埋込み半
導体層内に、該半導体層より不純物の拡散速度の速い導
電層が埋込まれていると、該導電層を通して半導体層の
底部側に低温かつ短時間で不純物が拡散する。したがっ
て、導入時の不純物量（イオン注入のドーズ量）を減少
させて半導体層の全体を均一に高濃度とすることが可能
となるとともに、熱処理温度を低温化でき、さらには層
間絶縁膜が厚くて埋込み半導体層の高さが高い場合で
も、半導体層の底部側すなわち基板との界面近傍まで充
分に不純物を拡散させることができる。
導体層内に、該半導体層より不純物の拡散速度の速い導
電層が埋込まれていると、該導電層を通して半導体層の
底部側に低温かつ短時間で不純物が拡散する。したがっ
て、導入時の不純物量（イオン注入のドーズ量）を減少
させて半導体層の全体を均一に高濃度とすることが可能
となるとともに、熱処理温度を低温化でき、さらには層
間絶縁膜が厚くて埋込み半導体層の高さが高い場合で
も、半導体層の底部側すなわち基板との界面近傍まで充
分に不純物を拡散させることができる。
（実施例） 以下この発明の一実施例を図面を参照して説明する。
第１図はこの発明の一実施例を示す工程断面図である。
第１図はこの発明の一実施例を示す工程断面図である。
この第１図の（ａ）に示すように、まずＰ型シリコン
基板11の表面に素子分離技術により素子分離領域12を形
成する。次に、その素子分離領域12をマスクとして不純
物例えばヒ素をドーズ量５×1015cm-2,加速電圧50KeVの
条件でイオン注入してＮ型の高濃度不純物拡散領域13を
基板11の素子領域に形成する。次いで、基板11上の全面
にCVD法で層間絶縁膜としてシリコン酸化膜（SiO2膜）1
4を堆積させ、このシリコン酸化膜14に通常のホトリソ
エッチング技術で前記高濃度不純物拡散領域13上でコン
タクトホール15を開ける。
基板11の表面に素子分離技術により素子分離領域12を形
成する。次に、その素子分離領域12をマスクとして不純
物例えばヒ素をドーズ量５×1015cm-2,加速電圧50KeVの
条件でイオン注入してＮ型の高濃度不純物拡散領域13を
基板11の素子領域に形成する。次いで、基板11上の全面
にCVD法で層間絶縁膜としてシリコン酸化膜（SiO2膜）1
4を堆積させ、このシリコン酸化膜14に通常のホトリソ
エッチング技術で前記高濃度不純物拡散領域13上でコン
タクトホール15を開ける。
次に、コンタクトホール15内を含むシリコン酸化膜14
上の全面に第１図（ｂ）に示すように半導体層としてポ
リシリコン層16を5000Å程度堆積させる。さらにその上
に、ポリシリコン層より不純物の拡散速度が速い導電層
としてタングステンシリサイド層（WSix,x≒２）17を30
00Å程度堆積させる。
上の全面に第１図（ｂ）に示すように半導体層としてポ
リシリコン層16を5000Å程度堆積させる。さらにその上
に、ポリシリコン層より不純物の拡散速度が速い導電層
としてタングステンシリサイド層（WSix,x≒２）17を30
00Å程度堆積させる。
その後、このタングステンシリサイド層17とポリシリ
コン層16の２層を連続して、前記シリコン酸化膜14の表
面が露出するまで異方性エッチングでエッチングするこ
とにより、第１図（ｃ）に示すようにこのタングステン
シリサイド層17とポリシリコン層16をコンタクトホール
15内にのみ残す。これにより、コンタクトホール15内が
ポリシリコン層16で埋込まれ、さらにそのポリシリコン
層16内にタングステンシリサイド層17が埋込まれた構造
が得られる。
コン層16の２層を連続して、前記シリコン酸化膜14の表
面が露出するまで異方性エッチングでエッチングするこ
とにより、第１図（ｃ）に示すようにこのタングステン
シリサイド層17とポリシリコン層16をコンタクトホール
15内にのみ残す。これにより、コンタクトホール15内が
ポリシリコン層16で埋込まれ、さらにそのポリシリコン
層16内にタングステンシリサイド層17が埋込まれた構造
が得られる。
次に、その埋込みポリシリコン層16およびタングステ
ンシリサイド層17の表面にＮ型不純物としてリン（Ｐ）
を加速電圧50KeV,ドーズ量５×1015cm-2の条件でイオン
注入する。
ンシリサイド層17の表面にＮ型不純物としてリン（Ｐ）
を加速電圧50KeV,ドーズ量５×1015cm-2の条件でイオン
注入する。
その後、窒素雰囲気中で900℃,3分程度の熱処理を行
い、Ｎ型不純物であるリンを埋込みポリシリコン層16お
よびタングステンシリサイド層17の全体に拡散させる。
この時、タングステンシリサイド層17中をリンが速く拡
散するので、第１図（ｄ）に矢印で示すようにリンがタ
ングステンシリサイド層17を通してポリシリコン層16の
底部側に短時間で拡散する。したがって、この実施例に
よれば、イオン注入のドーズ量を前記のように５×1015
cm-2に減少させて、かつ熱処理温度を前記のように900
℃に下げて埋込みポリシリコン層16の全体に均一にＮ型
不純物（リン）を高濃度に拡散させることができる。さ
らにシリコン酸化膜14が厚くて、コンタクトホール15内
に埋込まれるポリシリコン層16の高さが高くても、該ポ
リシリコン層16の底部側まで充分に不純物を拡散させる
ことができる。
い、Ｎ型不純物であるリンを埋込みポリシリコン層16お
よびタングステンシリサイド層17の全体に拡散させる。
この時、タングステンシリサイド層17中をリンが速く拡
散するので、第１図（ｄ）に矢印で示すようにリンがタ
ングステンシリサイド層17を通してポリシリコン層16の
底部側に短時間で拡散する。したがって、この実施例に
よれば、イオン注入のドーズ量を前記のように５×1015
cm-2に減少させて、かつ熱処理温度を前記のように900
℃に下げて埋込みポリシリコン層16の全体に均一にＮ型
不純物（リン）を高濃度に拡散させることができる。さ
らにシリコン酸化膜14が厚くて、コンタクトホール15内
に埋込まれるポリシリコン層16の高さが高くても、該ポ
リシリコン層16の底部側まで充分に不純物を拡散させる
ことができる。
しかる後、コンタクトホール部を含むシリコン酸化膜
14上の全面にアルミニウム層あるいはシリコンを含むア
ルミニウム層をスパッタ法で１μｍの厚さに形成し、こ
れをホトリソ・エッチング法でパターニングすることに
より、第１図（ｅ）に示すように埋込みポリシリコン層
16およびタングステンシリサイド層17に接続される配線
18を形成する。
14上の全面にアルミニウム層あるいはシリコンを含むア
ルミニウム層をスパッタ法で１μｍの厚さに形成し、こ
れをホトリソ・エッチング法でパターニングすることに
より、第１図（ｅ）に示すように埋込みポリシリコン層
16およびタングステンシリサイド層17に接続される配線
18を形成する。
なお、上記一実施例では、半導体層より不純物の拡散
速度が速い導電層としてタングステンシリサイドを用い
たが、他の材料としてチタンシリサイド、モリブデンシ
リサイド、プラチナシリサイド、または、チタン、モリ
ブデン、プラチナ、タングステンなども使用することが
できる。
速度が速い導電層としてタングステンシリサイドを用い
たが、他の材料としてチタンシリサイド、モリブデンシ
リサイド、プラチナシリサイド、または、チタン、モリ
ブデン、プラチナ、タングステンなども使用することが
できる。
（発明の効果） 以上詳細に説明したように、この発明の製造方法によ
れば、コンタクトホール内に半導体層を埋込み、その半
導体層内に該半導体層より不純物の拡散速度の速い導電
層を埋込んだ構造としたので、それらの表面に不純物を
導入した後、全体に不純物を拡散させるために熱処理を
行った時に、前記導電層を通して埋込み半導体層の底部
側に低温かつ短時間で不純物を拡散させることができ
る。したがって、表面への不純物の導入量（イオン注入
のドーズ量）を減少させて、埋込み半導体層の全体を均
一に高濃度とすることができ、イオン注入のドーズ量の
減少から生産性を上げることができる。また、不純物を
拡散させる時の熱処理温度を低温化できるので、より微
細化された半導体集積回路装置に適用して良好な埋込み
コンタクト部を得ることができる。さらに、層間絶縁膜
が厚くて埋込み半導体層の高さが高くなった場合でも、
半導体層の底部側すなわち不純物拡散領域との界面近傍
まで充分に不純物を拡散させてコンタクト抵抗を下げる
ことが可能となる。
れば、コンタクトホール内に半導体層を埋込み、その半
導体層内に該半導体層より不純物の拡散速度の速い導電
層を埋込んだ構造としたので、それらの表面に不純物を
導入した後、全体に不純物を拡散させるために熱処理を
行った時に、前記導電層を通して埋込み半導体層の底部
側に低温かつ短時間で不純物を拡散させることができ
る。したがって、表面への不純物の導入量（イオン注入
のドーズ量）を減少させて、埋込み半導体層の全体を均
一に高濃度とすることができ、イオン注入のドーズ量の
減少から生産性を上げることができる。また、不純物を
拡散させる時の熱処理温度を低温化できるので、より微
細化された半導体集積回路装置に適用して良好な埋込み
コンタクト部を得ることができる。さらに、層間絶縁膜
が厚くて埋込み半導体層の高さが高くなった場合でも、
半導体層の底部側すなわち不純物拡散領域との界面近傍
まで充分に不純物を拡散させてコンタクト抵抗を下げる
ことが可能となる。
第１図はこの発明の半導体装置の製造方法の一実施例を
示す工程断面図、第２図は従来の埋込みコンタクト部の
製造方法を示す工程断面図である。 11……Ｐ型シリコン基板、13……高濃度不純物拡散領
域、14……シリコン酸化膜、15……コンタクトホール、
16……ポリシリコン層、17……タングステンシリサイド
層、18……配線。
示す工程断面図、第２図は従来の埋込みコンタクト部の
製造方法を示す工程断面図である。 11……Ｐ型シリコン基板、13……高濃度不純物拡散領
域、14……シリコン酸化膜、15……コンタクトホール、
16……ポリシリコン層、17……タングステンシリサイド
層、18……配線。
Claims (1)
- 【請求項１】（ａ）一部に不純物拡散領域が形成された
半導体基板上に層間絶縁膜を形成する工程と、 （ｂ）その層間絶縁膜に前記不純物拡散領域上でコンタ
クトホールを開ける工程と、 （ｃ）そのコンタクトホール内を含む層間絶縁膜上の全
面に半導体層を形成し、さらにその上に該半導体層より
不純物の拡散速度の速い導電層を形成し、この２層を異
方性エッチングして前記コンタクトホール内にのみ残す
ことにより、このコンタクトホールが前記半導体層で埋
込まれ、さらにその半導体層内に前記導電層が埋込まれ
た構造を得る工程と、 （ｄ）その埋込み半導体層および導電層の表面に不純物
を導入し、さらに熱処理を行って半導体層および導電層
の全体に不純物を拡散させる工程と、 （ｅ）その後、埋込み半導体層および導電層に接続して
配線を形成する工程とを具備してなる半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30335989A JP2773938B2 (ja) | 1989-11-24 | 1989-11-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30335989A JP2773938B2 (ja) | 1989-11-24 | 1989-11-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03165026A JPH03165026A (ja) | 1991-07-17 |
| JP2773938B2 true JP2773938B2 (ja) | 1998-07-09 |
Family
ID=17920035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30335989A Expired - Lifetime JP2773938B2 (ja) | 1989-11-24 | 1989-11-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773938B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3341619B2 (ja) * | 1997-03-04 | 2002-11-05 | 東京エレクトロン株式会社 | 成膜装置 |
-
1989
- 1989-11-24 JP JP30335989A patent/JP2773938B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03165026A (ja) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2569308B2 (ja) | 半導体デバイスにおいて不純物を領域から領域へ転送する方法 | |
| JPS63299251A (ja) | 半導体装置の製造方法 | |
| EP0033495A2 (en) | Process for fabricating a high speed bipolar transistor | |
| US4354307A (en) | Method for mass producing miniature field effect transistors in high density LSI/VLSI chips | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| US5614422A (en) | Process for doping two levels of a double poly bipolar transistor after formation of second poly layer | |
| GB2179792A (en) | Bipolar transistor | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| KR0140720B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
| JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
| JP3173048B2 (ja) | 半導体装置 | |
| JP2538077B2 (ja) | 半導体装置の製造方法 | |
| JP2809662B2 (ja) | 二重拡散型ｍｏｓｆｅｔ装置の製造方法 | |
| US4677456A (en) | Semiconductor structure and manufacturing method | |
| JPS6220711B2 (ja) | ||
| JPS6380567A (ja) | 自己整合バイポ−ラトランジスタおよびその製作方法 | |
| JP2751336B2 (ja) | 半導体装置の製造方法 | |
| JP2624365B2 (ja) | 半導体装置の製造方法 | |
| JPH06505127A (ja) | バイポーラトランジスタ構造及びその製造方法 | |
| JPH04209526A (ja) | 半導体装置の製造方法 | |
| JPH0799168A (ja) | 半導体装置 | |
| JPH021922A (ja) | 半導体装置の製造方法 | |
| JPH03224269A (ja) | 半導体装置 | |
| JPH07123137B2 (ja) | 半導体装置の製造方法 | |
| JPH0897418A (ja) | 半導体装置並びに半導体装置の製造方法 |