JPS6060761A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPS6060761A JPS6060761A JP17015583A JP17015583A JPS6060761A JP S6060761 A JPS6060761 A JP S6060761A JP 17015583 A JP17015583 A JP 17015583A JP 17015583 A JP17015583 A JP 17015583A JP S6060761 A JPS6060761 A JP S6060761A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- type
- base
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000000605 extraction Methods 0.000 description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 4
- 229910017604 nitric acid Inorganic materials 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａ＋ 発明の技術分野
本発明は半導体装置の製造方法に係り、特にベースコン
タクトとエミッタ開口部を自己整合的に形成する製造方
法の改良に関する。
タクトとエミッタ開口部を自己整合的に形成する製造方
法の改良に関する。
ｆｂｌ 従来技術と問題点
半導体基板表面に設けられた活性領域表面に、選択的に
形成された多結晶シリコン層を用いてエミッタ開口部と
ベースコンタクトとを自己整合的に形成し得るバイポー
ラ型半導体装置の構造が既に提唱されている。第１図は
上記構造の半導体装置を示す要部断面図で、１は半導体
基板で例えばシリコン（Ｓｔ）基板、２はサブストレー
ト、３は一導電型を有するエピタキシアル成長層で、前
記サブストレート２はエピタキシアル成長層３の逆の導
電型を有する。４は選択酸化法等によって形成された素
子間絶縁分離領域、５は素子間絶縁分離領域４により画
定された素子領域、６は上記素子領域５内における活性
領域、７は上記活性領域６を画定する絶縁分離領域、８
は一導電型高濃度の埋没拡散層、９は一導電型低濃度層
、１０は逆導電型を有するベース領域、１１は一導電型
を有するエミッタ領域、１２は逆導電型不純物を高濃度
に含有させた多結晶シリコン層、１３はシリコン酸化膜
、１４はエミッタ電極である。
形成された多結晶シリコン層を用いてエミッタ開口部と
ベースコンタクトとを自己整合的に形成し得るバイポー
ラ型半導体装置の構造が既に提唱されている。第１図は
上記構造の半導体装置を示す要部断面図で、１は半導体
基板で例えばシリコン（Ｓｔ）基板、２はサブストレー
ト、３は一導電型を有するエピタキシアル成長層で、前
記サブストレート２はエピタキシアル成長層３の逆の導
電型を有する。４は選択酸化法等によって形成された素
子間絶縁分離領域、５は素子間絶縁分離領域４により画
定された素子領域、６は上記素子領域５内における活性
領域、７は上記活性領域６を画定する絶縁分離領域、８
は一導電型高濃度の埋没拡散層、９は一導電型低濃度層
、１０は逆導電型を有するベース領域、１１は一導電型
を有するエミッタ領域、１２は逆導電型不純物を高濃度
に含有させた多結晶シリコン層、１３はシリコン酸化膜
、１４はエミッタ電極である。
この構造のバイポーラ型トランジスタは、活性領域５表
面に逆導電型の不純物〔エピタキシアル成長層３がｎ型
の場合は例えばボロン（Ｂ）のようなｐ型不純物〕を高
濃度に含有せしめた多結晶シリコン層１２を形成し、こ
れを酸化膜をマスクとして選択的に除去して開口を設け
、次いで加熱酸化を行いシリコン酸化膜１３の側壁部を
形成し、同時にベースコンタクト補償拡散を行う。次い
で残留せる多結晶シリコン層１２及び酸化膜１３をマス
クとしてエミッタ部分の開ロ後イオン注入法等を用いて
逆導電型不純物〔本例におては例えばボロン（Ｂ）〕を
、次いで一導電型不純物〔本例では例えば砒素（Ａｓ）
のようなｎ型不純物〕を導入し、しかる後加熱処理を施
す。これにより活性化された逆導電型のベース領域１０
と一導電型のエミッタ領域１】を形成する。このあと上
記エミッタ領域１】上にエミッタ電極１４と、上記多結
晶シリコン層１２にオーミック接触するベース配線１５
及びコレクタ電極１６を形成することにより、図示した
ようなバイポーラ型トランジスタが完成する。
面に逆導電型の不純物〔エピタキシアル成長層３がｎ型
の場合は例えばボロン（Ｂ）のようなｐ型不純物〕を高
濃度に含有せしめた多結晶シリコン層１２を形成し、こ
れを酸化膜をマスクとして選択的に除去して開口を設け
、次いで加熱酸化を行いシリコン酸化膜１３の側壁部を
形成し、同時にベースコンタクト補償拡散を行う。次い
で残留せる多結晶シリコン層１２及び酸化膜１３をマス
クとしてエミッタ部分の開ロ後イオン注入法等を用いて
逆導電型不純物〔本例におては例えばボロン（Ｂ）〕を
、次いで一導電型不純物〔本例では例えば砒素（Ａｓ）
のようなｎ型不純物〕を導入し、しかる後加熱処理を施
す。これにより活性化された逆導電型のベース領域１０
と一導電型のエミッタ領域１】を形成する。このあと上
記エミッタ領域１】上にエミッタ電極１４と、上記多結
晶シリコン層１２にオーミック接触するベース配線１５
及びコレクタ電極１６を形成することにより、図示した
ようなバイポーラ型トランジスタが完成する。
以上のような製造方法によって製作されたバイポーラ型
トランジスタは、上記多結晶シリコン層１２をそのまま
ベース引出し電極として用いているが、エミッタ領域１
１及びエミッタ電極１４の位置及び寸法もこの多結晶シ
リコン層１２により決定される。即ち、ベース引出し電
極１２．エミッタ電極１４及びエミッタ領域１１は総て
自己整合的に形成されることとなり、従って良好な精度
をもって形成され、しかもその製造工程は簡単化される
。更にベースコンタクトとエミソクコンタクトとの間隔
は極めて短くなるので、外部ベース抵抗Ｒｂｅｘｔ及び
コレクターベース間容量ＣＣａを小さく出来、素子の電
気的特性が向上する。
トランジスタは、上記多結晶シリコン層１２をそのまま
ベース引出し電極として用いているが、エミッタ領域１
１及びエミッタ電極１４の位置及び寸法もこの多結晶シ
リコン層１２により決定される。即ち、ベース引出し電
極１２．エミッタ電極１４及びエミッタ領域１１は総て
自己整合的に形成されることとなり、従って良好な精度
をもって形成され、しかもその製造工程は簡単化される
。更にベースコンタクトとエミソクコンタクトとの間隔
は極めて短くなるので、外部ベース抵抗Ｒｂｅｘｔ及び
コレクターベース間容量ＣＣａを小さく出来、素子の電
気的特性が向上する。
しかしながら上記構造では多結晶シリコン層１２をベー
ス引出し電極として用いているので、これの含有不純物
濃度をいかに高くしても金属層を用いた場合と比較する
とその抵抗値はなお大きく、そのため外部ベース抵抗を
満足し得るほど十分に低くすることが出来たとは言い難
い。
ス引出し電極として用いているので、これの含有不純物
濃度をいかに高くしても金属層を用いた場合と比較する
とその抵抗値はなお大きく、そのため外部ベース抵抗を
満足し得るほど十分に低くすることが出来たとは言い難
い。
（Ｃ）発明の目的
本発明の目的は上記外部ベース抵抗を更に小さくし得る
半導体装置の製造方法を提供することにある。
半導体装置の製造方法を提供することにある。
ｆｄ＋ 発明の構成
本発明の特徴は、−導電型を有する半導体基板または層
上に、所定の金属層とその上に多結晶シリコン層を積層
し、次いで該多結晶シリコン層上にマスク膜を選択的に
形成し、次いで少なくとも該マスク膜をマスクとしてイ
オン注入法により逆導電型不純物を前記半導体基板また
は層表面に導入して逆導電型不純物導入層を形成する工
程と、前記多結晶シリコン層の露出せる部分を酸化して
二酸化シリコン膜に変換し、次いで前記マスク膜下の部
分の残留せる多結晶シリコン層及び金属層を除去して開
口を形成する工程と、前記金属層の前記開口側端面を絶
縁膜で被覆する工程とを含むことにある。
上に、所定の金属層とその上に多結晶シリコン層を積層
し、次いで該多結晶シリコン層上にマスク膜を選択的に
形成し、次いで少なくとも該マスク膜をマスクとしてイ
オン注入法により逆導電型不純物を前記半導体基板また
は層表面に導入して逆導電型不純物導入層を形成する工
程と、前記多結晶シリコン層の露出せる部分を酸化して
二酸化シリコン膜に変換し、次いで前記マスク膜下の部
分の残留せる多結晶シリコン層及び金属層を除去して開
口を形成する工程と、前記金属層の前記開口側端面を絶
縁膜で被覆する工程とを含むことにある。
ｔｅｌ 発明の実施例
以下本発明の一実施例としてｎｐｎ型トランジスタを製
作する例を、図面を参照しながら説明する。
作する例を、図面を参照しながら説明する。
第２図〜第６図は上記一実施例の要部である活性領域６
の状態を製造工程の順に示す断面図である。
の状態を製造工程の順に示す断面図である。
本実施例においてはまず第２図に示すように、ｐ型サブ
ストレート２表面にｎ◆型の埋没層８を形成した後、エ
ビクキシアル成長法によりｎ−型層９を形成する。次い
で選択酸化法等を用いて素子間絶縁分離領域４及び活性
領域６を画定するための絶縁分離領域７を形成する。こ
こまでの工程は従来の製造方法となんら変わるところは
なく、通常の製造工程に従って進めて良い。
ストレート２表面にｎ◆型の埋没層８を形成した後、エ
ビクキシアル成長法によりｎ−型層９を形成する。次い
で選択酸化法等を用いて素子間絶縁分離領域４及び活性
領域６を画定するための絶縁分離領域７を形成する。こ
こまでの工程は従来の製造方法となんら変わるところは
なく、通常の製造工程に従って進めて良い。
このあとシリコン基板１全面にスパッタ法等を用いて例
えばチタン（Ｔｉ）を数１００〔人〕の厚さに被着せし
め、その上にチタン・ナイトライド（ＴｉＮ ）を凡そ
１０００〜３０００ （人〕の厚さに積層被着せしめて
、金属層２１を形成する。次いでその上に反応ガスとし
て例えばモノシラン（ＳｉＨａ ）を用いて減圧化学気
相成長法（減圧ＣＶＤ法）を施し−１多結晶シリコン層
２２を凡そ５００〜１０００ （人〕の厚さに形成する
。更にその上にアンモニア（ＮＨ３）系の反応ガスを用
いて化学気相成長法（ＣＶＤ法）を施し、シリコン窒化
膜（ＳｉＮ膜）２３を凡そ５００〜１０００ （人〕の
厚さに形成する。
えばチタン（Ｔｉ）を数１００〔人〕の厚さに被着せし
め、その上にチタン・ナイトライド（ＴｉＮ ）を凡そ
１０００〜３０００ （人〕の厚さに積層被着せしめて
、金属層２１を形成する。次いでその上に反応ガスとし
て例えばモノシラン（ＳｉＨａ ）を用いて減圧化学気
相成長法（減圧ＣＶＤ法）を施し−１多結晶シリコン層
２２を凡そ５００〜１０００ （人〕の厚さに形成する
。更にその上にアンモニア（ＮＨ３）系の反応ガスを用
いて化学気相成長法（ＣＶＤ法）を施し、シリコン窒化
膜（ＳｉＮ膜）２３を凡そ５００〜１０００ （人〕の
厚さに形成する。
次いで第３図に見られる如く、上記ＳｉＮ膜お上に選択
的にフォトレジスト膜（或いは５ｉ０２膜）２４を形成
し、これをマスクとして反応性イオンエ、７チング法に
より上記ＳｉＮ膜勢の露出せる部分を選択的に除去する
。本工程により残留せるＳｉＮ膜詔は、当該活性領域６
にこの後の工程で形成されるエミッタ領域の位置及び寸
法を規定するものであり、従って上記フォトレジスト膜
２４は上記エミッタ領域の配設位置を決定する。・ 次いで上記フォトレジスト膜２４及び残留せるＳｉＮ膜
２３をマスクとして、イオン注入法によりボロン（Ｂ）
のようなｎ型不純物を、上記多結晶シリコン層２２及び
金属層２１を通して活性領域６の表面に導入する。本実
施例では注入エネルギを凡そ１００〜１４０ （ｋ ｅ
Ｖ）とし、ドーズ量は凡そ１〜５Ｘ １０” （ｃ「２
）とした。このようにしてピ型不純物導入領域５を形成
する。
的にフォトレジスト膜（或いは５ｉ０２膜）２４を形成
し、これをマスクとして反応性イオンエ、７チング法に
より上記ＳｉＮ膜勢の露出せる部分を選択的に除去する
。本工程により残留せるＳｉＮ膜詔は、当該活性領域６
にこの後の工程で形成されるエミッタ領域の位置及び寸
法を規定するものであり、従って上記フォトレジスト膜
２４は上記エミッタ領域の配設位置を決定する。・ 次いで上記フォトレジスト膜２４及び残留せるＳｉＮ膜
２３をマスクとして、イオン注入法によりボロン（Ｂ）
のようなｎ型不純物を、上記多結晶シリコン層２２及び
金属層２１を通して活性領域６の表面に導入する。本実
施例では注入エネルギを凡そ１００〜１４０ （ｋ ｅ
Ｖ）とし、ドーズ量は凡そ１〜５Ｘ １０” （ｃ「２
）とした。このようにしてピ型不純物導入領域５を形成
する。
次いで上記マスクとして用いたフォトレジスト膜２４を
除去したのち、ＳｉＮ膜２３をマスクとして加熱酸化法
を施し、多結晶シリコン層２２を酸化する。
除去したのち、ＳｉＮ膜２３をマスクとして加熱酸化法
を施し、多結晶シリコン層２２を酸化する。
かくすることにより第４図に見られる如く、多結晶シリ
コン層２２の露出せる部分は酸化されて二酸化シリコン
（５ｉ０２）膜２６に変換され、ＳｉＮ膜詔膜下直下部
が多結晶シリコン層２２のまま残留する。
コン層２２の露出せる部分は酸化されて二酸化シリコン
（５ｉ０２）膜２６に変換され、ＳｉＮ膜詔膜下直下部
が多結晶シリコン層２２のまま残留する。
このあと上記マスクとして用いたＳｉＮ膜詔を除去して
、残留せる多結晶シリコン層２２を露出させる。
、残留せる多結晶シリコン層２２を露出させる。
次いで第５図に示すように、硝酸（ＨＮＯ３）系と弗酸
（ＨＦ）系の薬品の混合溶液により処理して露出せる多
結晶シリコン層２２のみを除去し、その下層の金属層２
１を露出させ、次いで５ｉ０２膜２６をマスクとして王
水（硝酸ＨＮＯ３と塩酸ＨＣＱとの混合液）で処理する
ことにより、上記金属層２１の露出部分を選択的に除去
し、ｎ−型層９表面を露出させる。次いでＣＶＤ法によ
り ５ｉ０２膜２７を上記ｎ−型層９表面及び５ｉ０２
膜２６上２６上全着せしめる。なお本工程においてＳｉ
Ｏ２膜２７膜形７するに先立ち、加熱酸化法を施して露
出せるｎ−型層９表面を予め酸化して薄い５ｉ０２ Ｉ
ｌ！’を形成しておき、しかる後上述のＣＶＤ法を施し
ても良い。後者は工程数は増加するが、ｎ−型層９と５
ｉ０２膜との界面特性は、ｎ−型層９表面に直接ＣＶＤ
法による５４０２膜を被着させた場合よりも良好なもの
となる。
（ＨＦ）系の薬品の混合溶液により処理して露出せる多
結晶シリコン層２２のみを除去し、その下層の金属層２
１を露出させ、次いで５ｉ０２膜２６をマスクとして王
水（硝酸ＨＮＯ３と塩酸ＨＣＱとの混合液）で処理する
ことにより、上記金属層２１の露出部分を選択的に除去
し、ｎ−型層９表面を露出させる。次いでＣＶＤ法によ
り ５ｉ０２膜２７を上記ｎ−型層９表面及び５ｉ０２
膜２６上２６上全着せしめる。なお本工程においてＳｉ
Ｏ２膜２７膜形７するに先立ち、加熱酸化法を施して露
出せるｎ−型層９表面を予め酸化して薄い５ｉ０２ Ｉ
ｌ！’を形成しておき、しかる後上述のＣＶＤ法を施し
ても良い。後者は工程数は増加するが、ｎ−型層９と５
ｉ０２膜との界面特性は、ｎ−型層９表面に直接ＣＶＤ
法による５４０２膜を被着させた場合よりも良好なもの
となる。
次いで第６図に見られる如く、異方性エツチング法例え
ば反応性（リアクティブ）イオンエツチング法を施して
上記Ｓ ｉ ０２ ＩＩＩ ２７を選択的に除去する。
ば反応性（リアクティブ）イオンエツチング法を施して
上記Ｓ ｉ ０２ ＩＩＩ ２７を選択的に除去する。
このエツチング量は上記ＣＶＤ法により被着せしめた５
ｉ０２膜２７の膜厚が除去される程度とする。本工程に
より上記５ｉ０２膜２７のうち、５ｉ０２膜届及び金属
膜２１の側壁部に被着した部分は残留し、ｎ−型層９表
面に被着した部分は総て除去され、開口四が形成される
。同図で２９は上記エツチング工程をほどこした後残留
せる５ｊ０２膜を示す。
ｉ０２膜２７の膜厚が除去される程度とする。本工程に
より上記５ｉ０２膜２７のうち、５ｉ０２膜届及び金属
膜２１の側壁部に被着した部分は残留し、ｎ−型層９表
面に被着した部分は総て除去され、開口四が形成される
。同図で２９は上記エツチング工程をほどこした後残留
せる５ｊ０２膜を示す。
このあとの工程は通常の製造工程に従って進めて良い。
即ち上記５ｉ０２膜四及びその下層の金属膜２１をマス
クとしてイオン注入法を施し、上記開口２８部内のｎ−
型層９表面にまずｎ型不純物のボロン（Ｂ）を、次いで
ｎ型不純物の砒素（Ａｓ）を導入する。次いで加熱処理
をほどこして前述のｐ＋型不純物導入層δ内のｐ型不純
物即ちボロン（Ｂ）を活性化させるとともに、新たにｎ
−型層９表面に導入したｎ型不純物のボロン（Ｂ）及び
ｎ型不純物の砒素（Ａｓ）を活性化させる。かくしてｐ
型の内部ベース領域３０とこれに連続するｐ÷型の外部
ベース領域３１．及びｎ◆型のエミッタ領域３２を形成
する。
クとしてイオン注入法を施し、上記開口２８部内のｎ−
型層９表面にまずｎ型不純物のボロン（Ｂ）を、次いで
ｎ型不純物の砒素（Ａｓ）を導入する。次いで加熱処理
をほどこして前述のｐ＋型不純物導入層δ内のｐ型不純
物即ちボロン（Ｂ）を活性化させるとともに、新たにｎ
−型層９表面に導入したｎ型不純物のボロン（Ｂ）及び
ｎ型不純物の砒素（Ａｓ）を活性化させる。かくしてｐ
型の内部ベース領域３０とこれに連続するｐ÷型の外部
ベース領域３１．及びｎ◆型のエミッタ領域３２を形成
する。
以上により本実施例によりｎｐｎトランジスタ素子が形
成された。このあとの工程は更に通常の製造工程に従っ
て進め、エミッタ３ベース及びコレクタの電極を形成し
て、前記第１図に示した構造の半導体装置が完成する。
成された。このあとの工程は更に通常の製造工程に従っ
て進め、エミッタ３ベース及びコレクタの電極を形成し
て、前記第１図に示した構造の半導体装置が完成する。
但し本実施例では前記第１図においてはベース引出し電
極１２が多結晶シリコン層を用いて形成されていたのに
対し、本実施例により作製した半導体装置では金属層２
１により形成した点が異なる。
極１２が多結晶シリコン層を用いて形成されていたのに
対し、本実施例により作製した半導体装置では金属層２
１により形成した点が異なる。
上述の本実施例によれば、ベース引出し電極とエミッタ
開口部とを自己整合的に形成することが出来、従ってエ
ミッターベース間の距離が極めて短くし得るという長所
をなんら損なうことなく、しかもベース引出し電極を金
属層とすることが出来たため、該ベース引出し電極の抵
抗が著しく減少し、その結果Ｒｂｅｘｔが大幅に低下し
た。なお本実施例によれば、外部ベース領域３１には高
濃度に不純物を導入しであるので、金属層２Ｉは外部ベ
ース領域３１と良好なオーミック接触を形成する。
開口部とを自己整合的に形成することが出来、従ってエ
ミッターベース間の距離が極めて短くし得るという長所
をなんら損なうことなく、しかもベース引出し電極を金
属層とすることが出来たため、該ベース引出し電極の抵
抗が著しく減少し、その結果Ｒｂｅｘｔが大幅に低下し
た。なお本実施例によれば、外部ベース領域３１には高
濃度に不純物を導入しであるので、金属層２Ｉは外部ベ
ース領域３１と良好なオーミック接触を形成する。
第７図及び第８図は本実施例の効果の説明に供するため
に掲げた図で、それぞれ在来のバイポーラ型トランジス
タ及びベース引出し電極とエミッタの開口部を自己整合
的に形成したバイポーラ型１−ランジスタの構造を示す
。両図において、ｔａ＋は要部平面図、（ｂ）は要部断
面図である。
に掲げた図で、それぞれ在来のバイポーラ型トランジス
タ及びベース引出し電極とエミッタの開口部を自己整合
的に形成したバイポーラ型１−ランジスタの構造を示す
。両図において、ｔａ＋は要部平面図、（ｂ）は要部断
面図である。
第７図に示す在来型のバイポーラ型トランジスタにおい
て、エミッタ電極３３とベース電極３４との間隔りは、
寸法精度等を考慮すると凡そ２〔μｍ〕を必要とし、ま
たエミッタ及びベースの開口（コンタクト窓）３３及び
３４周縁部における絶縁膜３６とエミッタ及びベース電
極１４． １５との重なりも、これも位置合わせ精度等
を考慮すれば凡そ１ 〔μｍ〕を要する。従ってエミッ
タ及びベースの開口３３、３４の間隔は約４〔μｍ〕と
なり、このうちエミッタ開口３３の端からの内部ベース
領域３０の長さＬｌは約２ 〔μｍ〕、ベース開口３４
の端からの外部ベース領域３１の長さＬ２は約２〔μｍ
〕となる。
て、エミッタ電極３３とベース電極３４との間隔りは、
寸法精度等を考慮すると凡そ２〔μｍ〕を必要とし、ま
たエミッタ及びベースの開口（コンタクト窓）３３及び
３４周縁部における絶縁膜３６とエミッタ及びベース電
極１４． １５との重なりも、これも位置合わせ精度等
を考慮すれば凡そ１ 〔μｍ〕を要する。従ってエミッ
タ及びベースの開口３３、３４の間隔は約４〔μｍ〕と
なり、このうちエミッタ開口３３の端からの内部ベース
領域３０の長さＬｌは約２ 〔μｍ〕、ベース開口３４
の端からの外部ベース領域３１の長さＬ２は約２〔μｍ
〕となる。
またエミッタ及びベースの開口３３．３４の幅ｄを３〔
μｍ〕とする。
μｍ〕とする。
外部ベースの抵抗成分に寄与するのは、上記エミッタ及
びベースの開口３３，３．に挾まれた長方形の区域（同
図で一点鎖線で囲んだ区域３５）の抵抗である。これの
抵抗は、上記内部ベース領域３０のシート抵抗が凡そ９
００〔Ω／ロ〕、ベースコンタクト補償領域３１のシー
ト抵抗が凡そ４００〔Ω／口〕とすると、 Ｒｂｅｘｔ−９００Ｘ ２／３ ＋ ４００Ｘ ２／３
＃８７０（Ω〕 これに対し第８図に示すベース引出し電極２１とエミッ
タの開口３３を自己整合的に形成した）＜イボーラ型ト
ランジスタでは、エミッタ電極１４とベース電極１５と
の間隔りを上例と同じく２ 〔μｍ〕。
びベースの開口３３，３．に挾まれた長方形の区域（同
図で一点鎖線で囲んだ区域３５）の抵抗である。これの
抵抗は、上記内部ベース領域３０のシート抵抗が凡そ９
００〔Ω／ロ〕、ベースコンタクト補償領域３１のシー
ト抵抗が凡そ４００〔Ω／口〕とすると、 Ｒｂｅｘｔ−９００Ｘ ２／３ ＋ ４００Ｘ ２／３
＃８７０（Ω〕 これに対し第８図に示すベース引出し電極２１とエミッ
タの開口３３を自己整合的に形成した）＜イボーラ型ト
ランジスタでは、エミッタ電極１４とベース電極１５と
の間隔りを上例と同じく２ 〔μｍ〕。
両電極１４．１５端部の下層の絶縁膜上の重なり及び幅
ｄも上例と同じく１ 〔μｍ〕、及び３ 〔μｍ〕とし
た場合、エミッタ開口３３の端部とベース引出し電極２
１の端部との間隔Ｌ２は凡そ０．３〔μｍ〕またベース
引出し電極２１の長さ即ちベース引出し電極２１の端か
らベース開口３４の端部まで距％１ＩｔＬ３は凡そ３．
７〔μｍ〕である。従って外部ベース引出し電極２１を
従来の製造方法即ち多結晶シリコンを用いて作製した場
合、そのシート抵抗は凡そ１００〔Ω／口〕であるから
、 Ｒｂｅｘｔ＝ ４００ｘ Ｏ，３／３ ＋１００ｘ ３
．７／３＃１６３（Ω〕 となる。
ｄも上例と同じく１ 〔μｍ〕、及び３ 〔μｍ〕とし
た場合、エミッタ開口３３の端部とベース引出し電極２
１の端部との間隔Ｌ２は凡そ０．３〔μｍ〕またベース
引出し電極２１の長さ即ちベース引出し電極２１の端か
らベース開口３４の端部まで距％１ＩｔＬ３は凡そ３．
７〔μｍ〕である。従って外部ベース引出し電極２１を
従来の製造方法即ち多結晶シリコンを用いて作製した場
合、そのシート抵抗は凡そ１００〔Ω／口〕であるから
、 Ｒｂｅｘｔ＝ ４００ｘ Ｏ，３／３ ＋１００ｘ ３
．７／３＃１６３（Ω〕 となる。
更に上記ベース引出し電極２１を本実施例の金属層とし
た場合には、チタン・ナイトライド（ＴｉＮ）の抵抗率
は凡そ３０〜１００〔μΩ・Ｃｆｆ１〕であるので、こ
れの膜厚を凡そ２０００〜３０００ Ｃ人〕とした場合
、これのシート抵抗は約１〜５ 〔Ω／口〕となる。
た場合には、チタン・ナイトライド（ＴｉＮ）の抵抗率
は凡そ３０〜１００〔μΩ・Ｃｆｆ１〕であるので、こ
れの膜厚を凡そ２０００〜３０００ Ｃ人〕とした場合
、これのシート抵抗は約１〜５ 〔Ω／口〕となる。
従って本実施例では、
Ｒｂｅｘｔ−４００Ｘ Ｏ，３／ ３ ＋ １〜５＝４
０ ＋ １〜５ 〔Ω〕 となり、ベース引出し電極２１の抵抗はＲｂｅｘｔには
殆ど影響しないこととなる。
０ ＋ １〜５ 〔Ω〕 となり、ベース引出し電極２１の抵抗はＲｂｅｘｔには
殆ど影響しないこととなる。
上記３つの数値例に見られる如く本実施例によればＲｂ
ｅｘｔを大幅に低下させることが出来ることが理解され
よう。
ｅｘｔを大幅に低下させることが出来ることが理解され
よう。
なお本発明は上記一実施例に限定されるものではなく、
更に種々変形して実施し得る。
更に種々変形して実施し得る。
例えば本発明を用いてｐｎｐ型半導体装置を製作するに
は、上記一実施例の説明の中のｎ型とｐ型とを総て反対
にすれば良い。
は、上記一実施例の説明の中のｎ型とｐ型とを総て反対
にすれば良い。
また金属層もチタン・ナイトライド（ＴｉＮ ）に限定
されることな゛く、種々選択して使用し得る。
されることな゛く、種々選択して使用し得る。
（［１発明の詳細
な説明した如く本発明によりベース引出し電極とエミッ
タの開口とが自己整合的に形成されたバイポーラ型トラ
ンジスタのＲｂｅｘｔを大幅に低下させることが可能と
なる。
タの開口とが自己整合的に形成されたバイポーラ型トラ
ンジスタのＲｂｅｘｔを大幅に低下させることが可能と
なる。
第１図はベース引出し電極とエミッタ開口とが自己整合
的に形成された半導体装置を示す要部断面図、第２図〜
第６図は本発明の一実施例をその製造工程の順に示す要
部断面図、第７図及び第８図は上記一実施例の効果を示
す要部断面図である。 図において、■は半導体基板で一導電型を有する半導体
層と逆導電型を有する半導体サブストレートとからなり
、４及び７は絶縁分離領域、８は一導電型を有する埋没
層、９は一導電型低濃度半導体層、１４．１５．１６は
それぞれエミッタ、ベース。 及びコレクタ電極１．２Ｉは金属層、２２は多結晶シリ
コン層、２３は窒化シリコン膜、Ｕはフォトレジスト膜
または二酸化シリコン膜、５は逆導電型不純物導入層、
２６．２７．２９は二酸化シリコン膜、２８はエミッタ
開口、３０及び３１は逆導電型を有する内部及び外部ベ
ース領域、３２は一導電型を有するエミッタ領域、３３
．３４はエミッタ及びベース開口、３５はベース寄生抵
抗として作用する領域、３６は絶縁膜を示す。 第１図 第２図 一ヮーーー′ 第 ６図
的に形成された半導体装置を示す要部断面図、第２図〜
第６図は本発明の一実施例をその製造工程の順に示す要
部断面図、第７図及び第８図は上記一実施例の効果を示
す要部断面図である。 図において、■は半導体基板で一導電型を有する半導体
層と逆導電型を有する半導体サブストレートとからなり
、４及び７は絶縁分離領域、８は一導電型を有する埋没
層、９は一導電型低濃度半導体層、１４．１５．１６は
それぞれエミッタ、ベース。 及びコレクタ電極１．２Ｉは金属層、２２は多結晶シリ
コン層、２３は窒化シリコン膜、Ｕはフォトレジスト膜
または二酸化シリコン膜、５は逆導電型不純物導入層、
２６．２７．２９は二酸化シリコン膜、２８はエミッタ
開口、３０及び３１は逆導電型を有する内部及び外部ベ
ース領域、３２は一導電型を有するエミッタ領域、３３
．３４はエミッタ及びベース開口、３５はベース寄生抵
抗として作用する領域、３６は絶縁膜を示す。 第１図 第２図 一ヮーーー′ 第 ６図
Claims (1)
- 一導電型を有する半導体基板または層上に、所定の金属
層とその上に多結晶シリコン層を積層し、次いで該多結
晶シリコン層上にマスク膜を選択的に形成し、次いで少
なくとも該マスク膜をマスクとしてイオン注入法により
逆導電型不純物を前記半導体基板または層表面に導入し
て逆導電型不純物導入層を形成する工程と、前記多結晶
シリコン層の露出せる部分を酸化して二酸化シリコン膜
に変換し、次いで前記マスク膜下の部分の残留せる多結
晶シリコン層及び金属層を除去して開口を形成する工程
と、前記金属層の前記開口側端面を絶縁膜で被覆する工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17015583A JPS6060761A (ja) | 1983-09-13 | 1983-09-13 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17015583A JPS6060761A (ja) | 1983-09-13 | 1983-09-13 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6060761A true JPS6060761A (ja) | 1985-04-08 |
| JPH0469423B2 JPH0469423B2 (ja) | 1992-11-06 |
Family
ID=15899701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17015583A Granted JPS6060761A (ja) | 1983-09-13 | 1983-09-13 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6060761A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62150748A (ja) * | 1985-12-24 | 1987-07-04 | Rohm Co Ltd | 半導体装置の配線形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843573A (ja) * | 1981-09-08 | 1983-03-14 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタ |
| JPS58216463A (ja) * | 1982-06-07 | 1983-12-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | バイポ−ラ・トランジスタ |
| JPS59218773A (ja) * | 1983-03-08 | 1984-12-10 | テイ・ア−ル・ダブリユ−・インコ−ポレ−テツド | バイポ−ラトランジスタ構造体 |
-
1983
- 1983-09-13 JP JP17015583A patent/JPS6060761A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5843573A (ja) * | 1981-09-08 | 1983-03-14 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタ |
| JPS58216463A (ja) * | 1982-06-07 | 1983-12-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | バイポ−ラ・トランジスタ |
| JPS59218773A (ja) * | 1983-03-08 | 1984-12-10 | テイ・ア−ル・ダブリユ−・インコ−ポレ−テツド | バイポ−ラトランジスタ構造体 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62150748A (ja) * | 1985-12-24 | 1987-07-04 | Rohm Co Ltd | 半導体装置の配線形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0469423B2 (ja) | 1992-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950003932B1 (ko) | 바이폴라형 반도체장치의 제조방법 | |
| JPS63140571A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS61147572A (ja) | 半導体装置の製造方法 | |
| JPS5989457A (ja) | 半導体装置の製造方法 | |
| JPS6060761A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0135505B2 (ja) | ||
| JPS5911644A (ja) | 半導体装置の製造方法 | |
| JPH0254662B2 (ja) | ||
| JPH06505127A (ja) | バイポーラトランジスタ構造及びその製造方法 | |
| JPS6060762A (ja) | バイポーラトランジスタの製造方法 | |
| JPS5989458A (ja) | 半導体装置の製造方法 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63211755A (ja) | 半導体装置の製造方法 | |
| JP2518357B2 (ja) | 半導体装置及びその製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH0136709B2 (ja) | ||
| JPS61107772A (ja) | 半導体装置の製造方法 | |
| JPS58101457A (ja) | 半導体装置およびその製造方法 | |
| JPS61108162A (ja) | 半導体装置およびその製造方法 | |
| JPS5918674A (ja) | 半導体装置の製造方法 | |
| JPS62114269A (ja) | 半導体装置の製造方法 | |
| JPS5958842A (ja) | 半導体装置の製造方法 | |
| JPS62144358A (ja) | 半導体装置の製造方法 | |
| JPH0831843A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH02113534A (ja) | 半導体装置の製造方法 |