JPS5843573A - バイポ−ラトランジスタ - Google Patents

バイポ−ラトランジスタ

Info

Publication number
JPS5843573A
JPS5843573A JP14208181A JP14208181A JPS5843573A JP S5843573 A JPS5843573 A JP S5843573A JP 14208181 A JP14208181 A JP 14208181A JP 14208181 A JP14208181 A JP 14208181A JP S5843573 A JPS5843573 A JP S5843573A
Authority
JP
Japan
Prior art keywords
base
emitter
polycrystalline
entire surface
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14208181A
Other languages
English (en)
Inventor
Tsutomu Fujita
勉 藤田
Toyoki Takemoto
竹本 豊樹
Hiroyuki Sakai
坂井 弘之
Kenji Kawakita
川北 憲司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14208181A priority Critical patent/JPS5843573A/ja
Publication of JPS5843573A publication Critical patent/JPS5843573A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はバイポーラトランジスタに関し、とくにバイポ
ーラトランジスタを含む半導体集積回路において高速化
を目的とするもので、その中でも特にベース抵抗を低減
するバイポーラトランジスタの構造を特徴とするもめで
ベースの引゛き出し線として高融点金属膜を使うことに
よシ、大幅にベース抵抗を低減せしめるものである。
バイポー5)ランジスタ及びそれを含む集積回路の高密
度化及び高速化はここ数年著しく進歩して゛おり、それ
らの−例を第1図に示す。
第1図において、1−1はN形基板でコレクタの一部、
’1−2はp+traで高濃度外部ベース、1−3は2
層で活性ベース、1−4はN+iで一17gツタ、1−
6はP“層でベースのPo l yS i引き出し線で
ある。1−6はPo1ySi  引き5出し線1−6の
上に形成された絶縁物、1・−7もベース1−2の側面
を被覆する絶縁物である。1−8 、1−9はそれぞれ
、ペー“ス、エミッタの電極である。第1図のトランジ
スタにおいて、ベースの引き出し線としてPo1ySi
 (多結晶シリコン)1−6を利用し、そのPo1yS
i 1−8上にベース電極1−8を形成している。その
ためベース電極1−8盲下にベース領域を形成する必要
がないのでベース面積が小さくなる。これによってコレ
クタ・ベース容量が小さくなり高速化をはかることがで
きる。  −゛しかしながら、”この第1図のトランジ
スタの構造において、Po1ySiの引き出し線1−6
のシート抵抗が約100〜300Ωルと大きいため、直
列にこの抵抗がペニス抵抗として加算さ些る、こと。
Kなり、ベース抵抗が高くなる欠点を有する。
本発明は以上述べた欠点を鑑みてなされたもあて、本発
明の一実施例のバイポーラトランジスタを第2図(、)
〜(f)の製造方法とともに詳細に説明する。
(al  N形81 基板2−1に、通常の選択酸化を
利用して酸化2−2を形成し、そのi化膜2二2で囲ま
す、た領域にP形べ―ス2−3を形成する。
次に、スパッター蒸着を利用して高融点金属であるMo
(モリプデ7)2−aあるいはMoとSiの化合物で、
あるMo5i2(モリブデンサイド)を全面に堆積させ
る。本寒施例ではMOS i も高融点金属の中に含め
るも二ζする。以下の説明ではMOで説明する。多  
8i2=sを全面に堆積した後、ボロンのイオン注入に
より、この多結晶5i2− esをP+層に変換する。
このP+゛層上にCVD8i022−6を全面に堆積す
る。
(b)  通常のホトエツチング技術を用いて、エミッ
タとなる窓2−8を開口する。この時、通常のケミカル
エッチあるいはドライエツチングを用いる。そしてMo
、(7)開口窓寸法を、サイドエy f K ヨリCV
D51022 6及び多結晶5t2−6の窓よりも大き
くする。
(0)  全面に多結晶5i2−9を堆積させる。この
時、多結晶5i2−9はMo2−4の側面つまり多結晶
5i2− sの直下に入りこむように堆積される。
(d)  異方性のドライエツチング法を用いて、全面
多結晶Si のエラー、ングを行なう、!この時、横方
向のエツチングが進まないのでMO2−4の側面の:多
結晶Si、1のみを残して他は全面除去される。次K 
全t I’4.、、<II: V D S 1022 
10 全堆積した後、酸化性−一気中で熱処理を行なう
。ことぞ残された多  5i2−5.2−9の表面が酸
化され、熱酸化膜2−11が形成される。
しかしながらMo 2−4の表面は多結晶5i2−5゜
2−9で被覆されているので、表面が酸化されることが
なく熱処理中に酸素で腐蝕されることがない。ところで
通常MOを酸素雰囲気中で熱処理すると、酸化され非常
に昇華性の高い物質に変わる。またMo2−4は高融点
金属であるので高温で融解もしない。ただし一部Siと
反応してMo S i 2になることがあるが、これは
特に支障はない。また工程(a)で述べたごと(Moの
かわりにblosi、’f用いるとSL  と反応する
こともなく安定である。以上述べたごとく、MOの表面
が多結晶5i2−5.2−9で被覆されているので、酸
素雰囲気中で熱処理することが可能となり、さらに多結
晶1si2−6 、2−9の表面に熱酸化膜2−11を
形成することができる。
(e)  異方性のドライエツチング法を用いて、エミ
ッタ形成用の開口部2−8の5lo22−11を除去す
る。この時、異方性エッチを用いているので、側面のS
i0,2−11は除去されない。
また5iO22−10もその二部がエツチングされるが
厚いので大部分残ると遁になる。次にこの開口部2−8
より、As あるいはP等の不純物を導入して、n工(
ツタ2−12を形成する。
(f)  ベースコンタクト窓を開口した後、ヘースー
電極2−13.エミッタ電極2714を形成する。この
時、ベース引き出し線として、M。
2−4と多結晶Si2−5の2層膜が使われることにな
る。またMO2−4・、多結晶Si2−5上には510
2膜2−10.2−11を介シテエミツタ電極2−14
が形成されている。ここで5lO2膜2−11は熱酸化
膜である。
ところで第2図では高融点金属の表面を多結晶St で
被覆する例を述べたが高融点金属の下部にも多結晶St
  を形成することもできる?これによって高融点金属
と81 基板を分離することができる。
以下第2図で作成されたバイポーラトランジスタの構造
による効果を以下に述べる。ベース引き出し線としてM
o あるいはMo8i2を使っているので、ベース抵抗
が大幅に低減される。例としてMO(あるいはMo S
 i 2 ) ciD比抵抗は10〜1゜Ω−(7)で
、厚みがQ、2μmとした場合、シート抵抗に換算する
と0.6〜6Ω/口になる。従来のPo1ySi引き出
し線のシート抵抗が約100〜3ooΩ/口であるので
外部ベース抵抗で約−0 以下に低減されることになる。またMo のかわりにT
i 、W、 Ni 、 、Ta等の高融点金属膜を用い
ても同様の効果がある。又本発明の実施例のごとく、M
o膜等の高融点金属膜の表面に多結晶Si 膜が形成さ
れていると、酸化性雰囲気中で熱処理することができ、
さらに多結晶Si 表面主には熱酸化膜が形成され不こ
とになるので、層間絶縁膜としてピンホールの非常に少
ないS 102膜を利用することができ、集積回路の歩
留が向上する。また本発明の実施例で高融点金属膜とし
てMoあるいはMoS i 2を用いたが、これらの物
質は半導体プロセス上微細加工が容易である特徴を有し
ている。
以−1″(Dj″K・本発明rg””= ’″−■2″
′りのベース抵抗が大幅に  でき高速、高性能のバイ
ポーラ半導体装置を実現することができる。′
【図面の簡単な説明】
第1図は従来のバイポーラトランジスタの構造を示す断
面図、第2図(、)〜(f)は本発明の一実施例の半導
体装置を製造する工程断面図である。 ・2−30・・・・ベース、2−4−・・・・高融点金
属(Mo)、2−6・・・・・・多結晶Si0代理人の
氏名 弁理士 中 尾 敏 男 ほか1名□、 °(。 第1図 1−7 1−3 112図 ?−3 −3 −3

Claims (3)

    【特許請求の範囲】
  1. (1)ベース領縁からのベース電極への引き出シ線赤す
    くなくとも高融点金属膜有することを特徴とする特徴と
    するパイボーラド2ンジス′り。
  2. (2)引き出し線が、高融点金属の表面を多結晶シリコ
    ンで被覆したことを特徴とする特許請求の範囲第1項に
    記載のバイポーラトランジスタ。
  3. (3)高融点金属膜としてMo ’あるいはMo5tを
    用いることを特徴とする特許請求の範囲−1項に記載の
    バイポーラトランジスタ。−′
JP14208181A 1981-09-08 1981-09-08 バイポ−ラトランジスタ Pending JPS5843573A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14208181A JPS5843573A (ja) 1981-09-08 1981-09-08 バイポ−ラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14208181A JPS5843573A (ja) 1981-09-08 1981-09-08 バイポ−ラトランジスタ

Publications (1)

Publication Number Publication Date
JPS5843573A true JPS5843573A (ja) 1983-03-14

Family

ID=15306988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14208181A Pending JPS5843573A (ja) 1981-09-08 1981-09-08 バイポ−ラトランジスタ

Country Status (1)

Country Link
JP (1) JPS5843573A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169971A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 半導体装置およびその製造方法
JPS58216463A (ja) * 1982-06-07 1983-12-16 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション バイポ−ラ・トランジスタ
JPS5961179A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd バイポ−ラ半導体装置の製造方法
JPS6060761A (ja) * 1983-09-13 1985-04-08 Fujitsu Ltd バイポーラトランジスタの製造方法
JPS6140057A (ja) * 1984-07-31 1986-02-26 Toshiba Corp 半導体装置及びその製造方法
JPS61268065A (ja) * 1985-05-23 1986-11-27 Matsushita Electronics Corp 半導体装置
US5051805A (en) * 1987-07-15 1991-09-24 Rockwell International Corporation Sub-micron bipolar devices with sub-micron contacts

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169971A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 半導体装置およびその製造方法
JPH0247853B2 (ja) * 1982-03-30 1990-10-23 Fujitsu Ltd
JPS58216463A (ja) * 1982-06-07 1983-12-16 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション バイポ−ラ・トランジスタ
JPS5961179A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd バイポ−ラ半導体装置の製造方法
JPS6060761A (ja) * 1983-09-13 1985-04-08 Fujitsu Ltd バイポーラトランジスタの製造方法
JPH0469423B2 (ja) * 1983-09-13 1992-11-06 Fujitsu Ltd
JPS6140057A (ja) * 1984-07-31 1986-02-26 Toshiba Corp 半導体装置及びその製造方法
JPS61268065A (ja) * 1985-05-23 1986-11-27 Matsushita Electronics Corp 半導体装置
US5051805A (en) * 1987-07-15 1991-09-24 Rockwell International Corporation Sub-micron bipolar devices with sub-micron contacts

Similar Documents

Publication Publication Date Title
US4425700A (en) Semiconductor device and method for manufacturing the same
US4816425A (en) Polycide process for integrated circuits
JPS6279666A (ja) バイポ−ラ型半導体集積回路装置の製造方法
US4700215A (en) Polycide electrodes for integrated circuits
JPS5843573A (ja) バイポ−ラトランジスタ
JPH01202841A (ja) 半導体集積回路装置及びその製造方法
JPS59112641A (ja) 半導体装置及びその製造方法
JPH0355829A (ja) 半導体装置の製造方法
JPS5933271B2 (ja) 半導体装置の製造方法
JPH02288361A (ja) 半導体装置
JPS58155767A (ja) Mos型半導体装置の製造方法
JPS582065A (ja) 半導体装置の製造方法
JPS60186038A (ja) 半導体装置
JPS5856459A (ja) 半導体装置の製造方法
JPH0222544B2 (ja)
JPS584973A (ja) 半導体装置用電極
JPS60142539A (ja) 半導体装置の製造方法
JPS61129863A (ja) 半導体装置およびその製造方法
JPS63265448A (ja) Mos型半導体装置の製造方法
JPS6337665A (ja) 半導体装置の製造方法
JPS643068B2 (ja)
JPS5898964A (ja) 半導体装置およびその製造方法
JPS5944873A (ja) 半導体装置及びその製造方法
JPH0437143A (ja) 半導体装置
JPS63227058A (ja) 高融点金属シリサイドゲ−トmos電界効果トランジスタ