JPS5961179A - バイポ−ラ半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、高速のバイポーラ半導体装置を製造するのに
好適な方法に関する。

従来技術と問題点 従来の高速バイポーラ半導体装置としては、例えば・ｎ
ｐｎ型もので第１図に見られるようなものが知られてい
る。

図に於いて、１はｎ型コレクタ領域（半導体層或いは半
導体基板）、２はｐ型ベース領域、３ばｎ＋型エミッタ
領域、４は素子間分団１用絶縁膜、５は窒化シリコン絶
縁膜、６ばｐ＋型多結晶シリコン膜、７は二酸化シリコ
ン絶縁膜、８はベース電極、９はｎ＋型多結晶シリコン
膜、１ｏはエミッタ電極をそれぞれ示している。

このようなバイポーラ半導体装置を更に高速化したい要
求は強いが、それを妨げている原因の一つとしてベース
抵抗が早番ノられる。トランジスタの高速性を比較する
パラメータの一つに最大発振周波数ｆｍａ　ｘがある。

これは、トランジスタに於ける電力増幅率が１になる周
波数であり、トランジスタは、この最大発振周波数ｆｍ
ａｘ以上の周波数では増幅作用を持たない。従って、］
・ランシスタの高速化には、最大発振周波数ｒ工。□の
増大と大きな関係がある。そして、この最大発振周波数
（Ｉｎａｘはベース抵抗の平方根に反比例−Ｊるから、
トランジスタの高速化には、ベース抵抗の低減が必要と
なってくる。

第１図の半導体装置についてベース抵抗を説明すると、
ベース領域２に起因する抵抗、即ら、内部ベース抵抗と
、ベース引き出し電極である多結晶シリコン）漠６に起
因する抵抗、即ら、外部ベース抵抗との和となる。

ｊＩＩｉ雷、外１ｆ１；ヘース抵抗は、前記したよ・う
に、■）型不純物を含む多結晶シリコンで構成されてい
るから、単結晶シリコンと比較すると抵ｌｊＬ率が約２
桁程度大であり、これが、ベース抵抗の低減、従って、
高速化を妨げているのである。

発明の目的 本発明は、外部ベース抵抗を少なくとも約１１１ｊ程度
減少させて最大発振周波数を増大さ一已ることができる
ようにし、バイポーラ半導体装置を高速化することを目
的としている。

発明の実施例 第２図乃至第８図は本発明一実施例をＭ、説する為の工
程要所に於りる半導体装置の要部切断側面図であり、以
下、これ等の図を参照しつつ説明する。

第２図参照 ■　ｎ＋型埋め込み層を有するｐ型シリコン半導体基板
（図示せず）上にエビクキソヤル成長された所定厚さ及
び抵抗率を持つｎ型シリコン半導体屓１１に熱酸化法を
適用し、厚さ例えば５００〔人〕の二酸化シリコン（Ｓ
ｉＯ２）絶縁膜１２を形成する。尚、この工程は場合に
よって省略できる。

■　化学気相堆積法を適用し、厚さ例えば１０００　〔
人〕の窒化シリコン（Ｓｉ３Ｎ４）絶縁膜１３を形成す
る。

■　化学気相堆積法を適用し、硼素（Ｂ）を例、えばド
ープ量にして１０”　（ｃｍ−３）程度導入した厚さ例
えば３０００　　（人〕の多結晶シリコン膜１４を形成
する。面、この多結晶シリコン膜１４は硼素をトープし
ないものを形成し、後に、例えばイオン注入法などを適
用しドープ量にし゛ζ約１０２０（１０２０（程度の硼
素を導入しても良い。

第３図参照 ｑ）　フォト・リソグラフィ技術にてベースｆｉ域形成
予定領域に窓を有するフメト・レンス日灸１５を形成し
、これをマスクにして多結晶ンリコン欣１４のエツチン
グを行ない開口を形成する。尚、この際のエツチングに
はトライ・エツチング法を採用しサイド・エツチングを
抑制することが望ましい。

■　イオン注入法を適用し、例えば硼素を打し込んでｐ
型ベース領域１６を形成−４−る。

第４図参照 ■　フＡ１・・Ｌ・シスト膜■５を除去した後、再ひソ
メト　リソグラフィ技術にてエミ・ツタ領域形成予定（
（１１うｊを覆う〕、１１・・レジス１−膜１７を形成
する。

■　ツメ１−・レジスト膜１７をマスクとし、多結晶シ
リコンと窒化シリコンとの間に選択性があるエツチング
液或いはエツチング・ガスを用いて窒化シリコン絶縁膜
Ｉ３のパターニングを行ない、その後、同様にして二酸
化シリコン絶縁膜１２をパターニングする。この場合も
サイド・エツチングを抑制する為にドライ・エツチング
法を通用した方が良い。

第５図参照 ■　フォト・レジスト膜１７を除去した後、スパック・
デポジション法或いは真空蒸着法を通用してシリコンと
化合物を形成できる金属膜、例えばモリブデン（ＭＯ）
膜１８を厚さ例えば１５００〔人〕程度形成する。

第６図参照 ■　窒素雰囲気中で例えば温度６００Ｃ’Ｃ）、時間３
０〔分〕の熱処理を行ない、シリコン半導体ｔｉｌｌ及
び多結晶シリコン膜４に接しているか或いは近接してい
るモリブデン膜１８をモリブデン・シリサイド膜１９に
変換する。この時、窒化シリコン絶縁膜１３上にあるモ
リブデン膜１８はそのまま残留する。

第７図参照 ｄΦ　モリブデンとモリブデン・シリ９′イドとの間に
選択性があるエツチング液、例えば（１！ＮＯ３：１１
２０：Ｃ１１ｉＣＯＯＨ：ｔｉ３ＰＯ＋＝ｌ：２：５：
２５）からなるエツチング液を使用してモリブデン膜■
８のみを除去する。これに依り、複雑な工程、例えはマ
スク合わせ工程を要することなくベース引き出し電極で
あるモリブデン　シリサイｌ”　ｊｉｆｆ　ｌ　９を形
成することかできる。

第８図参照 ■　モリブデン・シリケイトは通′帛のシリー？ンと同
様に酸化が可能であるから、以下の工程は従来技術と同
様である。即ち、モリブデン　シリサイド股１９の表面
を熱酸化して二酸化ンリコン絶縁膜２０を形成し、これ
をフォト・リソグラフィ技術にてバターニングしてエミ
ソク領域形成用兼電極コンタクト窓等を形成し、不純物
含有多結晶シリコン膜２１を形成してバターニングし、
熱処理してエミッタ領域２２を形成してからベース電極
２３及びエミッタ電極２４を形成すればよい。

発明の効果 本発明に依れば、バイポーラ半導体装置を製造するに際
し、シリコン半導体層（或いは半導体基板）上に絶縁膜
とシリコン膜を順に形成し、次に、該シリコン膜のベー
ス領域形成予定部分に開口を形成し、次に、該開口を介
して不純物の導入を行ないベース領域を形成し、次に、
前記絶縁膜のエツチングを行なって前記開口の周囲に溝
状の窓を形成することに依り前記シリコン半導体層の表
面を選択的に露出さ・ヒ、次に、シリコンと化合物を生
成することができる金属膜を形成し、次に、熱処理して
前記金属膜を選択的に金属ソリサイト膜となし、次に、
前記金属シリサイド膜をバターニングしてベース引き出
し電極を形成するようにしているので、セルフ・アライ
ンメンＩ−的にベース引き出し電極を形成でき、従来の
ような複雑な工程は必要としない。そして、該ベース引
き出し電極は金属シリサイド膜で形成されているので、
多結晶シリコン膜のものと比較するとベース抵抗は著し
く低減されるから、最大発振周波数ｒ〜□は大になり、
半導体装置は高速化される。

【図面の簡単な説明】

第１図は従来例の要部切断側面図、第２図乃至第８図は
本発明一実施例を解説する為の工程要所に於りる半導体
装置の要９１１すＪ断側面図である。 図に於いて、１１はシリコン半導体層、１２は二酸化ン
リコン絶縁膜、１３は窒化シリコン絶縁膜、１４は多結
晶シリコン膜、１５はフォト・レジスト膜、１６はペー
ス領域、１７はフォト・レジスト膜、１８はモリブデン
膜、１９はモリブデン・シリサイド膜、２０は二酸化シ
リコン絶縁膜、２１は多結晶シリコン膜、２２はエミッ
タ領域、２３ヘース電極、２４はエミッタ電極である。 特許出願人　　　富士通株式会社 代理人弁理士　　玉蟲　久五部 （外３名） 第１図 第　２　図 第　３　図 第４図 １５　　図 Ｒ 第　６　図 第７図

Claims (1)

【特許請求の範囲】
1. シリコン半導体層（或いは半導体基板）上に絶縁膜とシ
   リコン膜を順に形成し、次に、該シリコン膜のベース領
   域形成予定部分に開口を形成し、次に、核間１」を介し
   て不純物の導入を行ないベース領域を形成し、次に、前
   記絶縁膜のエソチンクを行なって前記開口の周囲に溝状
   の窓を形成することに依り前記シリコン半導体層の表面
   を選択的に昂出さ・Ｕ、次に、シリコンと化合物を生成
   する、二とが可能な金１ｍ　ｌ漢を形成し、灰に、！リ
   シ処理して前記金属膜を選択的に金属シリサイ１膜とな
   し、次に、前記金属シリザイト膜をパターニングＬ７て
   ベース引き出しｆｆｉ極を形ｌ戊する工稈が含まれてな
   ることを特徴とするバイポーラ平導体装置の！！１１Ｊ
   造力θＳ。