JPH10294320A

JPH10294320A - 半導体装置及びその製造方法

Info

Publication number: JPH10294320A
Application number: JP11647197A
Authority: JP
Inventors: Hiroshi Kato; 博加藤; Shinichi Miyazaki; 紳一宮崎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-04-18
Filing date: 1997-04-18
Publication date: 1998-11-04

Abstract

(57)【要約】【課題】カーク効果を低減するために用いられている高
濃度コレクタ領域によって発生する寄生ベース・コレク
タ容量を最小とする半導体装置及び製造方法の提供。【解決手段】エミッタ周囲領域直下部のみに高濃度コレ
クタ領域を形成する。これによりエミッタクラウディン
グ効果によりエミッタ周囲領域直下部のみに流れ、トラ
ンジスタが動作する領域のみに高濃度コレクタ領域を有
するために、カーク効果を低減し、かつトランジスタ動
作しないエミッタ領域中央部直下には高濃度領域が存在
しないため寄生ベース・コレクタ容量を最小とすること
ができ、高周波での利得を大きくすることが可能とな
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の構造に
関し、特にバイポーラトランジスタのチップの構造に関
する。

【０００２】

【従来の技術】従来より、高周波トランジスタとして
は、バイポーラ型のトランジスタが用いられてきたが、
バイポーラ型トランジスタの高周波動作をさまたげる現
象として、コレクタ電流がある一定以上の電流密度とな
ると、実効的なベース幅が広がり利得が急激に低下する
カーク効果がある。このカーク効果については、例えば
文献（１）（永田譲編、「超高速バイポーラデバイ
ス」、培風館、第４５〜４６頁）の記載が参照される。
この現象はコレクタ領域の不純物濃度が低濃度であるほ
ど顕著になる。

【０００３】このカーク効果を抑えるためには、コレク
タ領域の不純物濃度が高ければよいが、この場合、コレ
クタ領域全体を高密度とすると、コレクタ・ベース容量
が増加し、逆に利得を低下させることとなる。

【０００４】このため、コレクタ・ベース容量の増加を
最小にしつつ、コレクタ領域の不純物濃度を高くするこ
とが、バイポーラトランジスタの高周波特性を向上させ
ることとなる。この方法として、コレクタ層のうちエミ
ッタ層直下の領域の不純物濃度を選択的に高くする方法
が提案されており、この方法を実施する技術として、
「ＳＩＣ（Ｓelectably Ｉon Ｉmplanted Ｃollecto
r）」と呼ばれる技術が知られている。この従来技術に
ついて、図面を参照して説明する。

【０００５】図９（ａ）は、ＳＩＣを用いたバイポーラ
トランジスタの従来技術１の構成を示す縦断面図であ
る。図９（ａ）を参照すると、このバイポーラトランジ
スタは、半導体基板１上にエピタキシャル成長したコレ
クタ領域２と、素子を分離するための酸化シリコン
（１）５、及びベース領域４、エミッタ領域６を形成す
るための不純物拡散源となるエミッタポリシリコン９、
及びベース電極８、エミッタ電極１０から形成されてお
り、カーク効果を低減し、できるだけベース・コレクタ
容量の増加をおさえるためにエミッタ領域６の直下のみ
に高濃度コレクタ領域（ＳＩＣ）３を有している。

【０００６】この従来技術１の場合のトランジスタの動
作の様子を、図９（ｂ）を用いて説明する。

【０００７】図９（ａ）に示された構造のトランジスタ
を動作させた場合、ｎｐｎ型のトランジスタの場合、エ
ミッタ領域６から放出された電子はエミッタクラウディ
ング効果（上記文献（１）（高速バイポーラ・デバイス
永田譲、培風館、第５０頁参照）により、電子の放出
はエミッタ領域６の周辺部のみから放出されるため、電
子の流れＥ１１は、カーク効果低減のため形成された高
濃度コレクタ領域３の一部のみに存在することとなり、
高濃度コレクタ領域のエミッタ領域６の中央部直下部分
はトランジスタ動作しない、寄生容量として、コレクタ
・ベース容量が存在する部分となる。

【０００８】次に、この従来技術１のバイポーラトラン
ジスタの製造方法について、図１０、図１１の工程断面
図を用いて説明する。なお、図１０及び図１１は図面作
成の都合で分図されたものである。図１０（ａ）を参照
すると、コレクタ電極となるために、たとえばアンチモ
ンを１×１０¹⁸ｃｍ^-3程度に導入したシリコンの半導体
基板１上にコレクタ領域２となる層を形成するために、
たとえばリンを１×１０¹⁵ｃｍ^-3程度含まれるように、
シリコンをエピタキシャル成長させる。

【０００９】続いて、ホトリソグラフィー工程にて、パ
ターニングされたシリコン窒化膜をマスクとし、部分的
に酸化シリコン（１）５を形成し、素子分離として用い
る。

【００１０】次にホトリソグラフィー工程によってパタ
ーニングされたホトレジスト１１をマスクにリンをイオ
ン注入法によりコレクタ領域２に加速エネルギー１１５
ｋｅＶ、ドーズ量５×１０¹²ｃｍ^-2程度導入し、高濃度
コレクタ領域３を１×１０¹⁶ｃｍ^-3の濃度で形成する。
この様子を図１０（ｂ）に示す。

【００１１】その後、ホトレジストを除去し、イオン種
としてＢＦ₂ ⁺をエネルギ６５ｋｅＶ、ドーズ量５×１０
¹³ｃｍ^-2程度でイオン注入法により、ベース領域４を形
成する。この様子を図１０（ｃ）に示す。

【００１２】引き続き、窒化シリコンを酸化シリコン５
上にＬＰＣＶＤ法により２００ｎｍ（２０００オングス
トローム）の厚さに形成し、ホトリソグラフィ工程によ
り、エミッタ領域６となるべき部分を、ベース領域４上
に、コンタクト孔を形成する。

【００１３】次に、図１１（ｄ）に示すように、ヒ素に
導入されたポリシリコンをホトリソグラフィーによりパ
ターニングし、エミッタポリシリコン９を形成し、続い
て９００℃で４０分間、Ｎ₂ガス雰囲気にて熱処理を行
い、エミッタ領域６を形成する。

【００１４】さらに、図１１（ｅ）に示すように、アル
ミを材料としたエミッタ電極１０とベース電極８を形成
する。これらの工程により従来技術１の構造のバイポー
ラ型トランジスタが形成される。

【００１５】以上説明した従来技術１は、エミッタ領域
と、エミッタ電極を接続するためのコンタクト孔と、ベ
ース領域と、ベース電極を接続するコンタクト孔が各々
別に形成されていたが、この構造は、ベース領域面積
が、これらコンタクト孔を形成する際のリソグラフィー
工程、及びエミッタ電極とベース電極を形成する際の微
細加工能力によって決まるため、ベース領域を小さく
し、コレクタ・ベース容量を小さくすることができな
い。

【００１６】これらの問題を解消するために、エミッタ
領域とエミッタ電極を接続するためのコンタクト孔と、
ベース領域とベース電極を接続するためのコンタクト孔
が同一の構造をもつトランジスタが提案されている。

【００１７】次に図１２を用いて、この構造のトランジ
スタである従来技術２を説明する。

【００１８】図１２を参照して、半導体基板１と、その
上にエピタキシャル成長されたコレクタ領域２、及びカ
ーク効果を低減させるための高濃度コレクタ領域３、及
び素子分離のための酸化シリコン（１）５は、従来技術
１と同じである。

【００１９】この従来技術２では、酸化シリコン（１）
５上にベース領域３と、ベース電極を接続するための埋
込ポリシリコン１４と、ベース引き出し電極１５を有
し、ベース領域３、埋込ポリシリコン１４、ベース引き
出し電極１５と、エミッタ領域５と、エミッタポリシリ
コン９とを分離するために、酸化シリコン（２）１７と
窒化シリコン（３）１９をサイドウォールとして有して
いる。

【００２０】さらに、ベース引き出しポリシリコンと、
エミッタポリシリコンはコンタクト孔を介しベース電極
８とエミッタ電極１０にそれぞれ接続される。従来技術
２の構造のトランジスタでも、図１２（ｂ）に示すよう
に、従来技術１に同じ理由により電子はエミッタ領域６
の周囲部のみから放出されることとなる。

【００２１】次に従来技術２のバイポーラトランジスタ
の製造方法について、図１３、図１４の工程断面図を用
いて説明する。

【００２２】なお、図１３及び図１４は図面作成の都合
で分図されたものである。図１３（ａ）は、上記従来技
術１と同様の方法で、半導体基板１上にコレクタ領域
２、及び高濃度コレクタ領域３、酸化シリコン（１）５
を形成した様子を示す。

【００２３】次に、この従来技術２においては、ベース
引き出しポリシリコンを、ＬＰＣＶＤ法により２００ｎ
ｍ（２０００オングストローム）の厚さ成長する。さら
にＬＰＣＶＤ法にて窒化シリコン（２）１６を１００ｎ
ｍ成長する。続いてホトリソグラフィー工程にて、図１
３（ｂ）に示すようにパターニングし、さらにフッ酸と
フッ化アンモニウムの希釈液を用いて埋込ポリシリコン
１４が形成されるべき部分のみエッチングする。

【００２４】最後に図１３（ｃ）に示すように、ポリシ
リコン膜をＬＰＣＶＤ法で成長し、ドライエッチングに
より埋込ポリシリコン１４以外のポリシリコンを除去
し、従来技術１と同様にリンをイオン注入法により、高
濃度コレクタ領域３を形成する。

【００２５】次にベース領域４を従来技術１と同様に形
成し、酸化膜をＣＶＤ法により５０ｎｍ、窒化膜を１０
０ｎｍをそれぞれ成長し、全面を異方性のドライエッチ
ングを行い、コンタクト孔にサイドウォールとして、酸
化シリコン（２）１７、窒化シリコン（３）１８をそれ
ぞれ形成する。続いて、ヒ素が導入されたエミッタポリ
シリコン９をホトリソグラフィー工程によりパターニン
グし形成し、従来技術１と同様、ヒ素（Ａｓ）を熱処理
により導入し、エミッタ領域６を形成する。この様子を
図１４（ｄ）に示す。

【００２６】次に酸化シリコン（３）１９をＣＶＤ法に
形成し、エミッタポリシリコン９、ベース引き出しポリ
シリコン１５と、エミッタ電極１０、ベース電極８を形
成するためのコンタクトを形成し、最後に、エミッタ電
極１０、ベース電極８を形成する。

【００２７】以上説明した従来技術２のトランジスタ構
造として、例えば特開平１−１９８０６９号公報や、特
開平７−３２１１２５号公報等の記載が参照される。

【００２８】

【発明が解決しようとする課題】しかしながら、上記し
た従来技術は、トランジスタ動作しない部分に大きな容
量が存在するため、トランジスタの高周波利得を低下さ
せる、という問題点を有している。

【００２９】その理由は、エミッタクラウディング効果
によって、トランジスタ動作しないエミッタ領域直下部
に、カーク効果を低減させるために形成された高濃度コ
レクタ領域が存在するためである。

【００３０】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、トランジスタ動
作しない部分の高濃度なコレクタ領域を有さず、むだな
領域に形成されるコレクタ・ベース容量を最小にしつ
つ、カーク効果を低減し、トランジスタの高速化を計
り、高周波利得を向上する半導体装置及びその製造方法
を提供することにある。

【００３１】

【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置は、半導体基板上に形成された
エミッタ領域、ベース領域、コレクタ領域を有するバイ
ポーラ型トランジスタにおいて、半導体基板中に形成さ
れたコレクタ領域において、エミッタ領域の周辺部直下
のみにコレクタ領域よりも高濃度の不純物を含む領域を
有することを特徴としたものである。

【００３２】

【発明の概要】本発明によれば、エミッタクラウディン
グ効果により、エミッタ領域周囲直下のみに流れる電子
は、コレクタ中にあって、エミッタ領域周囲直下のみに
形成された高濃度コレクタ領域を流れるため、カーク効
果を低減し、かつエミッタ領域周囲直下のみに高濃度コ
レクタ領域を形成しているため、トランジスタ動作しな
いエミッタ領域直下部のコレクタベース領域が削減され
る。

【００３３】

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。図１は、本発明の実施
の形態の半導体装置を示す断面図である。

【００３４】図１を参照すると、半導体基板１上にコレ
クタ領域２を有し、エミッタ領域６の周囲領域直下で、
コレクタ領域２中にあって、コレクタ領域よりも高濃度
な高濃度コレクタ領域３を有している。この図１に示す
様な構造のバイポーラトランジスタ型トランジスタを動
作させた場合、電子の流れＥ１１はエミッタクラウディ
ング効果によって、エミッタ領域６周囲部直下の部分に
集中するため、高濃度コレクタ領域３を電子の流れＥ１
１が通過する。このため、カーク効果は高濃度コレクタ
領域３により低減される。

【００３５】図１（ｂ）の説明図を用いて、図１（ａ）
に示したバイポーラ型トランジスタの動作を説明する。
図１（ａ）に示した構造を有するバイポーラ型トランジ
スタを動作させた場合、電子の流れＥ１１は、エミッタ
クラウディング効果によってエミッタ領域６周囲部直下
の部分に集中するため、高濃度コレクタ領域３を通過す
る。このため、カーク効果は、高濃度コレクタ領域３に
より低減される。

【００３６】また、トランジスタ動作しない、エミッタ
領域６中央部直下には高濃度コレクタ領域は存在しない
ため、余分な容量は有しない。

【００３７】

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。

【００３８】［実施例１］図２（ａ）は、本発明の一実
施例の構成を示す断面図であり、図２（ｂ）は、本発明
の一実施例の動作を説明するための図である。

【００３９】図２（ａ）を参照すると、本実施例におい
ては、アンチモンを１×１０¹⁸ｃｍ^-3ドーピングしたシ
リコンの半導体基板１上に、エピタキシャル成長法によ
りリンを１×１０¹⁵ｃｍ^-3の濃度でドーピングし、膜厚
１μｍのシリコンを形成し、コレクタ領域２を有する。
さらに本実施例は、酸化シリコン（１）５が１．０μｍ
の厚さで、図２（ａ）に示す領域に、部分的に形成さ
れ、素子分離として用いられる。

【００４０】酸化シリコン（１）５によって囲まれた領
域がベース領域４となり、ベース濃度は１×１０¹⁸ｃｍ
^-3である。ベース領域４上にはベース電極８と接続する
ためのコンタクト孔があり、その寸法は２０μｍ×０．
５μｍであり、ベース領域４中にエミッタ領域６と、エ
ミッタ領域６とエミッタ電極１０と、エミッタポリシリ
コン９とを接続するためのコンタクト孔を有し、この寸
法は２０μｍ×０．５μｍであり、さらにエミッタ領域
６周囲直下部でコレクタ領域２中に濃度が１×１０¹⁶の
リンをドーピングした高濃度コレクタ領域３を有してい
る。この高濃度コレクタ領域の寸法は幅０．１μｍであ
り、コレクタ中の深さはベース領域４表面より０．３５
μｍの位置に不純物プロファイルのピークが存在する。

【００４１】図２（ａ）に示した構造のトランジスタ
は、図２（ｂ）に示すように、トランジスタ動作時には
エミッタクラウディング効果により、電子は高濃度コレ
クタ領域３のみ通過する。これにより、必要最小限の寄
生コレクタ・ベース容量の増加でカーク効果を低減でき
る。

【００４２】次に本実施例の製造方法を図３及び図４の
工程断面図を参照して説明する。なお、図３及び図４は
図面作成の都合で分図されたものである。

【００４３】まず、図３（ａ）に示すように、アンチモ
ンを１×１０¹⁸ｃｍ^-3にドーピングした半導体基板１上
に、減圧エピタキシャル成長法により、リンを１×１０
¹⁵ｃｍ^-3導入したシリコンを１μｍの厚さで成長する。
これにより、コレクタ領域２を形成する。

【００４４】次に、酸化工程により膜厚３０ｎｍの酸化
膜を形成し、シリコン窒化膜を１５０ｎｍＬＰＣＶＤ法
により形成し、さらにホトリソグラフィー工程にて素子
分離として用いる酸化シリコン５を形成する領域のみを
エッチングし、ホトレジスト除去後、パターニングされ
たシリコン窒化膜をマクスとし、酸化工程にて酸化シリ
コン５を１μｍの厚さで形成し、素子分離として用い
る。

【００４５】その後、シリコン窒化膜を１５０℃に加熱
したホットリン酸液を用いて除去する。さらにホトリソ
グラフィー工程により、高濃度コレクタ領域３を形成す
る部をパターニングし、２価にイオン化したリンを加速
エネルギー１５０ｋｅＶ、ドーズ量３×１０¹²ｃｍ^-2で
イオン注入を行い、高濃度コレクタ領域３を形成する。
この様子を図３（ｂ）に示す。

【００４６】その後は、上記従来技術１で説明した形成
方法と同様の方法で、ベース領域４を形成し（図３
（ｃ）参照）、さらに図４（ｄ）に示すようにエミッタ
ポリシリコン９から熱拡散によりエミッタ領域７を形成
し、最後に、図４（ｅ）に示すようにエミッタ電極１
０、ベース電極８を形成する。

【００４７】［実施例２］次に本発明の第２の実施例の
構造と動作について、図５を用いて説明する。上記第１
の実施例では、図３及び図４に示すように、コレクタ電
極を半導体基板１としていたが、本実施例では、半導体
基板１は低濃度のＰ型基板であり、半導体基板のトラン
ジスタ領域となるべき部分に、ヒ素を１×１０¹⁸ｃｍ^-3
ドーピングした埋込領域１４と、埋込領域と表面に形成
されたコレクタポリシリコン１２と、コレクタ電極１９
とを接続するために１×１０¹⁸ｃｍ^-3にリンをドーピン
グしたコレクタ引き上げ領域を有する。他の構造は前記
第１の実施例と同様である。

【００４８】また図５（ｂ）に示すように、動作も前記
第１の実施例と同じく、高濃度コレクタ領域３を電子の
流れＥ１１が通る。本実施例の場合、この電子が埋込領
域１４、コレクタ引き上げ領域１３を通ることとなる。

【００４９】次に本実施例の製造方法について、図６を
用いて説明する。

【００５０】まずホウ素が１×１０¹⁴ｃｍ^-3程度導入さ
れたＰ型の半導体基板１にホトリソグラフィー工程にて
パターニングされたホトレジストをマスクにヒ素をイオ
ン注入法により、トランジスタ領域が形成される部分の
みに埋込領域１４を形成する。形成された埋込領域の不
純物濃度は１×１０¹⁸ｃｍ^-3である。

【００５１】次に前記第１の実施例と同様に、エピタキ
シャル法により、リンが１×１０¹⁵ｃｍ^-3ドーピングさ
れたシリコンを１．８μｍの厚さで形成し、コレクタ領
域２を形成する。

【００５２】続いて、前記第１の実施例と同様の方法に
より、素子分離用酸化シリコン５を形成するが、本実施
例ではコレクタ引き上げ領域１３の部分には酸化シリコ
ン５は形成されない。後の工程は、前記第１の実施例と
同一であり、高濃度コレクタ領域３、ベース領域４、エ
ミッタ領域６を形成し、エミッタ電極１０、ベース電極
８を形成する。コレクタ電極１９はベース電極８、エミ
ッタ電極１０と同時に、コレクタポリシリコン１２はエ
ミッタポリシリコン９と同時に形成する。

【００５３】［実施例３］次に本発明の第３の実施例に
ついて説明する。

【００５４】図７（ａ）は、本発明の第３の実施例の構
造を示す。本実施例は、エミッタ領域６とエミッタポリ
シリコン９とを接続するコンタクト孔と、ベース領域４
と、ベース引き出しポリシリコン１５を接続するための
コンタクト孔が同一のものに、前記第１、第２の実施例
で示した高濃度コレクタ領域３を使用したものである。

【００５５】本実施例の動作状態は、図７（ｂ）に示す
通り、前記第１、第２の実施例と同一であり、電子の流
れＥ１１は高濃度コレクタ領域を通過するため、最小限
のコレクタ・ベース容量増加でカーク効果を効果的に低
減できる。

【００５６】本実施例に、前記第２の実施例に示す構造
と同様に、コレクタ電極を表面に形成する構造を適用す
ることも容易に考えられる。

【００５７】また、本実施例の製造方法は、上記従来技
術２と同様であり、高濃度コレクタ領域３をイオン注入
法で形成する工程のみ、前記第１、第２の実施例と同じ
方法となる。

【００５８】本発明の効果について、図８に、上記第
１、第２、第３の実施例及び比較例として従来例のコレ
クタ電流と順方向電力利得（｜Ｓzie｜²）との関係を示
す。図８からわかるように、順方向電力利得（｜Ｓzie
｜²）は、従来技術１と比較し、１ｄＢ（Ｖce＝３Ｖ、
ｆ＝２ＧＨｚ）向上する。

【００５９】その理由は、エミッタクラウディング効果
により、トランジスタ動作時、電流はエミッタ周囲領域
直下部の高濃度コレクタ領域を通過するため、カーク効
果を低減し、トランジスタ動作しないエミッタ中央領域
直下には高濃度領域が存在しないため、寄生のコレクタ
・ベース容量の増加を最小限とすることができるためで
ある。

【００６０】

【発明の効果】以上説明したように、本発明によれば、
トランジスタ動作しない部分の高濃度なコレクタ領域を
有さず、むだな領域に形成されるコレクタ・ベース容量
を最小にしつつ、カーク効果を低減し、トランジスタの
高速化を計り、高周波利得を向上する半導体装置及びそ
の製造方法を提供することができる。

【００６１】その理由は、本発明においては、エミッタ
クラウディング効果により、トランジスタ動作時、電流
はエミッタ周囲領域直下部の高濃度コレクタ領域を通過
するため、カーク効果を低減し、トランジスタ動作しな
いエミッタ中央領域直下には高濃度領域が存在しないた
め、寄生のコレクタ・ベース容量の増加を最小限とする
ことができるためである。

【図面の簡単な説明】

【図１】本発明の実施の形態を説明するための図であ
り、（ａ）は構成を示す断面図、（ｂ）は動作を説明す
るための模式図である。

【図２】本発明の一実施例を説明するための図であり、
（ａ）は構成を示す断面図、（ｂ）は動作を説明するた
めの模式図である。

【図３】本発明の一実施例の半導体装置の製造方法を示
す工程断面図である。

【図４】本発明の一実施例の半導体装置の製造方法を示
す工程断面図である。

【図５】本発明の第２の実施例を説明するための図であ
り、（ａ）は構成を示す断面図、（ｂ）は動作を説明す
るための模式図である。

【図６】本発明の第２の実施例の半導体装置の製造方法
を示す工程断面図である。

【図７】本発明の第３の実施例を説明するための図であ
り、（ａ）は構成を示す断面図、（ｂ）は動作を説明す
るための模式図である。

【図８】本発明の実施例の作用効果を説明するための図
であり、コレクタ電流と利得｜Ｓzie｜²の関係を示すグ
ラフである。

【図９】従来技術１を説明するための図であり、（ａ）
は構成を示す断面図、（ｂ）は動作を説明するための模
式図である。

【図１０】従来技術１の製造方法を説明するための工程
断面図である。

【図１１】従来技術１の製造方法を説明するための工程
断面図である。

【図１２】従来技術２を説明するための図であり、
（ａ）は構成を示す断面図、（ｂ）は動作を説明するた
めの模式図である。

【図１３】従来技術２の製造方法を説明するための工程
断面図である。

【図１４】従来技術２の製造方法を説明するための工程
断面図である。

【符号の説明】

１半導体基板２コレクタ領域３高濃度コレクタ領域４ベース領域５酸化シリコン１６エミッタ領域７窒化シリコン１８ベース電極９エミッタポリシリコン１０エミッタ電極１１ホトレジスト１２コレクタポリシリコン１３コレクタ引き上げ領域１４埋込領域１５ベース引き出しポリシリコン１６窒化シリコン２１７窒化シリコン２１８窒化シリコン３１９酸化シリコン３２０コレクタ電極Ｅ１１電子の流れ

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成されたエミッタ領域、
ベース領域、およびコレクタ領域を有するバイポーラ型
トランジスタにおいて、前記半導体基板上に形成されたコレクタ領域中にあっ
て、前記半導体基板上に形成されたエミッタ領域の周辺
部直下にのみ前記コレクタ領域よりも高濃度の不純物を
含む領域を有することを特徴とする半導体装置。
【請求項２】前記半導体基板上に形成されたエミッタ領
域と前記エミッタ電極を接続するためのコンタクト孔
と、前記半導体基板上に形成されたベース領域とベース
電極を接続するためのコンタクト孔と、が、前記半導体
基板上にあって、それぞれ、別々の領域に形成されてい
る、ことを特徴とする請求項１記載の半導体装置。
【請求項３】前記半導体基板の裏面がコレクタ電極とさ
れてなる、ことを特徴とする請求項２記載の半導体装
置。
【請求項４】前記コレクタ電極を半導体基板表面に有す
ることを特徴とする請求項２記載の半導体装置。
【請求項５】前記エミッタ領域とエミッタ電極を接続す
るためのコンタクト孔と、前記ベース領域とを接続する
ためのコンタクト孔とが同一のコンタクト孔であること
を特徴とする請求項１記載の半導体装置。
【請求項６】前記半導体基板裏面がコレクタ電極となる
ことを特徴とする請求項５記載の半導体装置。
【請求項７】コレクタ電極を半導体基板表面に有するこ
とを特徴とする請求項５記載の半導体装置。
【請求項８】前記半導体基板上に形成されたコレクタ領
域中にあって、前記半導体基板上に形成されたエミッタ
領域の周辺部直下にのみ前記コレクタ領域よりも高濃度
の不純物を含む領域を有する半導体装置を製造する際
に、半導体基板上に形成された領域の周辺部直下のみに、前
記半導体基板に形成されたコレクタ領域よりも高濃度の
不純物を含む領域をイオン注入法により形成する、こと
を特徴とする半導体装置の製造方法。
【請求項９】請求項８記載の半導体装置の製造方法にお
いて、ホトリソグラフィー工程にてパターニングされた
ホトレジストをマスクとし、イオン注入法を用いること
を特徴とする半導体装置の製造方法。
【請求項１０】請求項９記載の半導体装置の製造方法に
おいて、ホトリソグラフィー工程にてパターニングされ
たホトレジストをマスクにエッチング法によりパターニ
ングされた酸化シリコンをマスクにイオン注入法を用い
ることを特徴とする半導体装置の製造方法。