JPS62144358A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 一導電型領域上に基準パターンを形成し、該基準パター
ンの側面に所定厚さの気相成長膜を形成し、該気相成長
膜の側面に整合させて反対導電型引出し電極を形成し、
該気４目成長膜を除去して形成した開孔を介し該開孔に
整合する第１の反対専電型領域を該−導電型領域内に形
成し、基準パターンを除去した後反対導電型引出し電極
の内側側面に第１の反対導電型領域に接する反対導電型
接続電極を形成し、該反対導電型接続電極の表面に所定
厚さの絶縁膜を形成し、該絶縁膜を有する反対導電型接
続電極の側面に囲まれた開孔を介し該開孔に整合する第
２の反対導電型領域を形成することによって、反対導電
型領域の平面積を厳密に規定して、−導電型領域−反対
導電型領域間容量のばらつきを防止する。

〔産業上の利用分野〕

本発明は半導体装置の製造方法に係り、特にセルファラ
イン形バイポーラトランジスタ等の製造方法に関する。

フォトリソグラフィ技術に頼っていた従来のバイポーラ
トランジスタの製造方法においてはベース領域、エミッ
タ領域、ベース引出し電極が異なる３枚のマスクにそれ
ぞれ整合されて形成されていた。そのためマスクの位置
合わせ余裕寸法を見込む必要があり、素子の微細化が困
難であった。

そこで近時、素子微細化の要求に答えて１枚のマスクを
用いて形成したパターンを基準にし自己整合（セルファ
ライン）技術によって上記ヘース領域、エミッタ領域、
ベース引出し電極を形成するセルファライン形バイポー
ラトランジスタが提案されている。

しかしセルファライン方式のバイポーラトランジスタの
製造方法は、工程が複雑で且つ工程数が多くなるために
、製造条件が不安定になり、製造歩留りが低下するとい
う問題があり、安定した製造条件が得られる製造方法が
要望されている。

〔従来の技術〕

セルファライン形バイポーラトランジスタは第２図に模
式的に示すような平面構造を有する。

同図において、Ｆａｘはフィールド酸化膜、Ｂｌは内部
ベース領域、ＢＯは外部ベース領域、Ｅはエミッタ領域
、ＩＮＳは絶縁膜、ＢＥはベース電極、ＢＥはエミッタ
電極、Ｃはコレクタ領域、ＣＣはコレクタコンタクト領
域、ＣＥはコレクタ電極を示す。

第３図（ａｌ〜（ｇｌは、上記セルファライン形バイポ
ーラトランジスタを形成する際に用いられていた従来方
法をそのＡ−Ａ矢視断面によって示した工程断面図であ
る。

即ら従来の製造方法は、 先ず第３図（ａｌに示すように、フィールド酸化膜Ｆａ
ｘによって分離されたエビタギシャル層よりなるｎ型シ
リコン基体即らｎ型コレクタ領域５１上に例えば２００
０人程度０厚さの絶縁膜５２を形成し、その上にベース
引出し電極となる厚さ５０００人程度０ｐ°型の非晶質
シリコン層５３を形成し、該シリコン層５３の表面に厚
さ２０００人程度０厚酸化シリコン（ＳｉＯの膜５４を
形成し、フォトマスクに整合して該Ｓｉｎ、膜５４およ
び非晶質シリコン層５３に前記絶縁膜５２を表出する開
孔５５を形成する。（Ｒはレジストマスク膜） 次いで第３図（ｂ）に示すように、所定のウェットエツ
チング手段により絶縁膜５２をサイドエツチングして上
記非晶質シリコン層５３の下部に幅例えば０．５　μｍ
程度のオーバハング部５６を形成する。

第３図（Ｃ１参照 次いで該基板面に厚ざ１０００人程度Ｏ７ンドープの多
結晶シリコン層１５７を形成し加熱処理を行ってベース
引出し電極となるｐ′型の非晶質シリコン層５３から不
純物を拡散させ前記オーバハング部５６内及び上記シリ
コン層５３近傍の多結晶シリコンＮ１５７をｐ°型の多
結晶シリコン層５７とする。

第３図（ｄｌ参照 次いで水酸化カリウム等の選択エツチング液により上記
アンドープの多結晶シリコン層１５７を選択的に除去し
、前記オーバハング部５６内にｐ′型の多結晶シリコン
層５７よりなる接続電極を残留形成せしめる。

第３図（ＩＢＩ参照 次いで更に酸素中で熱処理を行って上記ｐ”型の多結晶
シリコン層５７よりなる接続電極に接する基体面にｐ型
外部ベース領域５８を形成する。この際上記接続電極５
７及び基体５１の表出面に薄いＳｉＯ□膜５９膜形９さ
れる。

次いで該開孔５５からｐ型不純物をイオン注入し外部ベ
ース５８の内側に表出する基体１面にｐ型内部ベース６
０を形成する。

第３図Ｉｆ）参照 次いで該基板上に３０００人程度Ｏ５ｉＯ□膜を化学気
相成長（ＣＶＤ）　　Ｌ、次いでリアクティブ・イオン
エツチング（ＲＩＥ）処理により該ＣＶＤ−５ｉＯ□膜
を選択的に除去して上記開孔５５の側面即ら上記接続電
極５７の側面に該ＣＶＤ−５ｉＯ□膜よりなるサイドウ
オール６１を形成する。

第３図（ｇｌ参照 次いで上記開孔上にｎ型不純物を高濃度にドープした多
結晶シリコン・エミッタ電極６２を形成し、所定の熱処
理により該エミッタ電極からｐ型内部ベース６０内にｎ
型不純物を拡散せしめｎ゛型エミッタ領域６３を形成す
る方法である。

〔発明が解決しようとする問題点〕

上記工程説明のように従来の方法においては、フォトマ
スクに整合形成された開孔５５に整合して形成される内
部ベース領域に対して外部ベース５８が、絶縁膜５２の
サイドエツチングにより形成されるオーバハング部５６
を介してセルファラインされて形成される。

そのためエツチング条件のばらつきによってオーババン
グ部５６の幅もばらつき、これによってベースーコレツ
ク間の接合面積が変動する。そのためコレクターベース
間容量ＣＣＢが変動し、該トランジスタの動作速度にば
らつきを生ずるという問題があった。

〔問題点を解決するための手段〕

上記問題点は、−導電型半導体基体上に耐酸化性を有す
る第１の絶縁膜を形成し、該第１の絶縁膜上に該第１の
絶縁膜及び第１の耐熱性電極材料とエツチングの選択性
を有する基準寸法の無機材料パターンを形成し、該無機
材料パターンの側面に選択的に第２の絶縁膜を形成し、
該第２の絶縁膜を有する無機材料パターンの周囲に該第
２の絶縁膜の側面に接する該第１の耐熱性電極材料より
なる反対導電型引出し電極を形成し、該第２の絶縁膜及
び該第２の絶縁膜直下部の該第１の絶縁膜を選択的に除
去して該無機材料パターンと該引出し電極の間に基体面
を表出する第１の開孔を形成し、該第１の開孔を介し該
基体に第１の反対導電型不純物導入領域を形成し、該無
機材料パターンを除去し、該引出し電極の内側側面に選
択的に該第１の耐熱性電極材料とエツチングの選択性を
有する第２の耐熱性電極材料よりなり該第１の反対導電
型不純物導入領域に接する反対導電型接続電極を形成し
て該反対導電型引出し電極と該第１の反対導電型不純物
導入領域とを導通せしめ、熱酸化により該接続電極と引
出し電極の表面に選択的に第３の絶縁Ｈりを形成する工
程を有する本発明による半導体装置の製造方法によって
解決される。

〔作　用〕

即ら本発明の方法は、セルファライン形バイポーラトラ
ンジスタを形成しようとする半導体基体面上に内部ベー
ス領域の寸法を規定する基準マスクパターンを形成し、
該基準マスクパターンの側面に所定の膜厚を有する気相
成長膜を形成し、」二記マスクパターンにセルファライ
ンする該気相成長膜の側面に整合させてベース引出し電
極を形成し、該気相成長膜を除去して形成した基準マス
クパターンとベース引出し電極間の開花を介して不純物
を導入して半導体基体に該マスクベターンの側面に位置
整合し且つ該気相成長膜の厚さに整合する幅を有する外
部ベース領域を形成し、上記開花内にベースコンタクト
電極を充填形成した後、前記基準マスクパターンを除去
しこの領域から外部ベース領域に囲まれた基体面に不純
物を導入して上記外部ベース領域に接する内部ベース領
域を形成するもので、上記外部ベースの外側面が前記基
準パターンの側面に気相成長の膜厚で厳密に規定される
サイドウオールの外側面に整合形成されることによって
、ベース領域の平面積が精度良く抑えられ、コレクター
ベース間容量のばらつきが防止される。

〔実施例〕

以下本発明を第１図（ａｌ〜（ｋ）に示す工程断面図を
参照し、一実施例により具体的に説明する。

第１図（ａ） 通常通りフィールド酸化膜ＦＯＸによって分離されたエ
ピタキシャル層よりなるｎ型シリコン基体即らｎ型コレ
クタ領域１上に厚さ５００人程０の第１の熱ＳｉＯ□膜
２を形成し、次いでＣＶＤ法により厚ざ１５００人程度
０窒化シリコン（ＳｉＪｎ）膜３を形成し、次いで通常
の蒸着或いはスパッタ技術により図示しない厚さ５００
０人程度Ｏ７ルミニウム膜を形成し、通常のフォトリソ
グラフィ技術を用いてパターンニングを行い、上記Ｓｉ
３Ｎ４膜３上に内部ベース領域の寸法に対応する１〜１
．５μｍ口程鹿の寸法を有するアルミニウム基準パター
ン４を形成する。

第１図（ｂ）参照 次いで化学気相成長法により厚さ３０００人程度人程Ｖ
Ｄ−３ｉＯ□膜１０５を形成しりアクティブ・イオンエ
ツチング（ＲＩＥ）処理による全面エツチング４こより
該記ＣＶＤ−５ｉＯｚ膜１０５を選択的に除去して該ア
ルミニウム基準パターンの側面に選択的にＣＶＤ−３ｉ
Ｏ□膜よりなるサイドウオール５を残留形成せしめる。

第１図（Ｃ１参照 次いで化学気相成長法により、該基板上に厚さ５０００
八程度のｐ型の高導電性を有するｐ”型非晶質シリコン
層１０６を形成する。なおｐ型高導電性の付与は成長時
の不純物ドープでなされても良く、また成長後の不純物
導入によってなされても良い。

第１図Ｆｄｌ参照 次いで通常の平面研磨手段、例えばレジストを平坦に被
着して行うコントロールエツチング等によって基準パタ
ーン４の上面より上部多結晶シリコン層１０６を選択的
に除去し、前記ＣＶＤ−５ｉＯ□膜サイドウオール５の
周囲に、該サイドウオール５の側面に接するｐ　＋＋型
多結晶シリコン・ベース引出し電極６を形成する。

第１図（８１参照 次いで弗酸（ＨＦ）系の液によるウェットエツチング手
段によりＣＶＤ−３ｉＯ□膜サイドウオール５を除去し
、その下部のＳｉ、Ｎ、膜３及び熱ＳｉＯ□膜２をＣＨ
ｈガスによるＲＩＥ処理により除去して、アルミニウム
基準パターン４とベース引出し電極６との間に枠状の第
１の開孔７を形成し、次いで該第１の開孔７を介し硼素
（Ｂ゛）を例えば加速エネルギー３゜ＫｅＶ、ドーズ量
Ｉ　ＸＩＯ”ｃｍ−２程度の条件でイオン注入し外部ベ
ースとなる高濃度硼素注入領域１０８を形成する。

第１図（０参照 次いでアルミニウム基準パターン４を低温の燐酸で除去
し、ベース引出し電極６に囲まれたベース領域全体を画
定する第２の開孔９を形成する。

第１図（ｇ＋参照 次いで通常の減圧ＣＶＤ法により該基板面に厚さ３００
０〜４０００人程度のノンドープ多結晶シリコン層１１
０を形成する。

第１図［ｈ）参照 次いでＲＩＥ処理による全面エツチングによりノンドー
プ多結晶シリコン層１１０を選択的に除去し、ｎｉ：ｉ
記第２の開孔９におけるベース引出し電極６側面にサイ
ドウオール状に、高濃度硼素注入領域１０８面に接する
多結晶シリコン・ベース接続電極１０を残留形成せしめ
、次いで９００〜１０００°Ｃ程度の温度で所定時間熱
処理を行い、該ベース接続電極１０に主としてベース引
出し電極６から不純物を拡散せしめ該ベース接続電極１
０をｐ゛型にして高導電性を付与する。この際高濃度硼
素注入領域１０８は活性化再分布して、ｐ°梨型外ベー
ス領域８が形成される。

第１図（ｉｌ参照 次いでＳｉＪ、を膜３をマスクにして選択熱酸化を行い
、ベース接続電極１０及びベース引出し電極６の表面に
これらの表面を絶縁する厚さ２０００人程度０第２の熱
５ｉｎ２膜１１を形成する。

第１図０）参照 次いで熱燐酸等により５ｉＪ４膜３を除去し、次いで肝
系のエノチンダ液により表出する第１の熱ＳｉＯ□膜２
を除去して外部ベース領域８に囲まれたｎ型基体１面を
表出せしめ、次いで熱酸化により該表出面に新たに厚さ
７００〜１０００人程度の第３の熱ＳｉＯ□膜１２を形
成し、次いで該第２の開孔９を介し該第３の熱ＳｉＯ□
膜１２を通して硼素（Ｂ゛）を例えば加速エネルギー４
０ＫｅＶ、ドーズ量５　ＸＩＯ”ｃｍ−２程度の条件で
イオン注入し、活性化処理を行ってｐ型内部ベース領域
１３を形成する。

第１図Ｆｋｌ参照 次いでＲＩＥ処理により上記第３の熱５ｉ０２膜１２に
第２の熱ＳｉＯ□膜１１の側面位置で制限される第３の
開孔１４を形成し、通常の方法により該第３の開孔１４
を含む第２の開孔９上にｎ型不純物を高濃度に含んだｎ
”型多結晶シリコン・エミッタ電極１５を形成し、次い
で所定の熱処理を行い該エミッタ電極１５から不純物を
拡散せしめてｐ型内部ベース領域１３内にｎ゛型エミッ
タ碩域１６を形成する。

そして以後図示しないが絶縁膜の形成配線の形成等がな
されてセルファライン形バイポーラトランジスタが完成
される。

上記実施例に示すように本発明に係るセルファライン形
バイポーラトランジスタの製造方法においては、外部ベ
ース領域の外周部が内部ベース領域を規定する基準パタ
ーンの側面に正確な厚さに形成される気相成長膜の側面
にセルファラインされて形成されるので、その外周端部
がほぼ一定の位置に抑えられ、ベース領域の外形寸法の
ばらつきが防止されるのでコレクターベース間容量はほ
ぼ一定に形成される。

なお本発明の方法は上記実施例と反対導電型のセルファ
ライン形バイポーラトランジスタにも勿論適用される。

また本発明の方法において、ベース引出し電極。

ベース接続電極、エミッタ電極にモリブデンソリサイド
、タングステンシリサイド等のメタルシリサイドを用い
ることが可能である。

更に本発明の方法はＭＯＳ）ランジスタの製造に応用す
ることも可能である。

〔発明の効果〕

以上説明のように本発明の方法によれば、ベース領域の
外形寸法のばらつきのないコレクターベース間容量の一
定したセルファライン形バイポーラトランジスタ等が形
成できる。

従って本発明は高集積化されるバイポーラＩＣ等の性能
及び歩留り向上に有効である。

【図面の簡単な説明】

第１図（ａｌ〜（ｋｌは本発明の方法の一実施例を示す
工程断面図、 第２図はセルファライン形バイポーラトランジスタの模
式平面図、 第３図（ａｌ〜（ｇｌは従来方法の工程断面図である。 図において、 ■はｎ型コレクタ領域（シリコン基体）２．１Ｌ１２は
熱５ｉｎ２膜、 ３は５ｉＪ４膜、 ４はアルミニウム基準パターン、 ５ばＣＶＤ−５ｉＯ□膜サイドウオール、６はｐ”型多
結晶シリコン ベース引出し電極、 ７．９．１４は開孔、 ８はｐ゛型外部ヘベー領域、 １０はｐ＋１型多結晶シリコン ベース接続電極、 １３ばｐ型内部ベース領域、 １５はｎ”型多結晶シリコン・エミッタ電極、１６はｎ
°型エミッタ領域１６ １０５ばＣＶＤ−５ｉ（ｈ膜、 １０６はｐ　＋　＋型多結晶シリコン層、１０８は高濃
度硼素注入領域、 １１０はノンドープ多結晶シリコン層 ７本、イ芒９月ｑｆ　　方ゼヒイク・−工オ薔１もγ６
Ｄμつ％　１　図 第　２図 第　３　図 嵯来ｎ熟詩法め工程断面図 第　３　図

Claims (1)

1. 【特許請求の範囲】 一導電型半導体基体上に耐酸化性を有する第１の絶縁膜
   を形成し、 該第１の絶縁膜上に該第１の絶縁膜及び第１の耐熱性電
   極材料とエッチングの選択性を有する基準寸法の無機材
   料パターンを形成し、 該無機材料パターンの側面に選択的に第２の絶縁膜を形
   成し、 該第２の絶縁膜を有する無機材料パターンの周囲に該第
   ２の絶縁膜の側面に接する該第１の耐熱性電極材料より
   なる反対導電型引出し電極を形成し、 該第２の絶縁膜及び該第２の絶縁膜直下部の該第１の絶
   縁膜を選択的に除去して該無機材料パターンと該引出し
   電極の間に基体面を表出する第１の開孔を形成し、 該第１の開孔を介し該基体に第１の反対導電型不純物導
   入領域を形成し、 該無機材料パターンを除去し、 該引出し電極の内側側面に選択的に該第１の耐熱性電極
   材料とエッチングの選択性を有する第２の耐熱性電極材
   料よりなり該第１の反対導電型不純物導入領域に接する
   反対導電型接続電極を形成して該反対導電型引出し電極
   と該第１の反対導電型不純物導入領域とを導通せしめ、 熱酸化により該接続電極と引出し電極の表面に選択的に
   第３の絶縁膜を形成する工程を有することを特徴とする
   半導体装置の製造方法。