JPS62210672A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要〕 シリコン窒化膜（Ｓｉ３Ｎｕ膜）、リアクティブ・イオ
ン・エッチング（ＲＩＥ　）　、フィールド酸化膜形成
工程を加えることによって、外部ベース領域が自己形成
し、全ベース領域の縮小とウォールドベース化（ｗａｌ
ｌｅｄ　ｂａｓｅ　）を可能にする。

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関するもので、さらに
詳しく言えば、外部ベース領域をセルファラインメンｈ
　（ｓｅｌｆ−ａｌｉｇｎｍｅｎｔ）方式で形成し、そ
れのサブミクロン加工を可能にし、全ベース面積を縮小
して寄生容量を減少し、ウォールドベース化を可能にす
るトランジスタの製造方法に関するものである。

〔従来の技術〕

本出願人は高速バイポーラトランジスタの製造工程を改
良したもので、その工程を第２図を参照して説明する。

先ず、第２図１ｄｌに示される如く、半導体基板例えば
シリコン（Ｓｉ）基板３１上に熱酸化により５００人の
膜厚に５ｉＱ２膜３２を形成し、その上に順にシリコン
窒化膜（Ｓｉ３Ｎ、、ｌｌＩ臭、以下単に窒化膜という
）３３．５ｉＯｚ　ｌ］Ｉ３４ヲ化学気相成長法（ＣＶ
Ｄ法）で成長する。

次いで第２図（ｂｌに示される如く、ＳｉＯ２膜３４膜
室４膜３３、５ｉ０２膜３２を形成すべきエミ・７タ領
域（図にＥで示す）とベース領域（図にＢで示す）に対
応してパターニングすると、エミ・ツタ領域Ｅには５ｔ
Ｏ２膜３４ａ、窒化膜３３ａ、　　ＳｉＯ２膜３２ａが
残る。

次に第２図（Ｃ）に示される如く、全面にボロンをドー
プしたポリシリコン膜３５を成長する。ポリシリコンの
成長速度は窒化膜などに比べて大であるから、厚めのポ
リシリコン膜の成長にはさほど時間を要しない。

次いで第２図１ｄｌに示される如く、エミッタ領域Ｅの
上のポリシリコンをＫＯＨ，フッ硝酸等を用いてエツチ
ングし、引続き　５ｉＯｚ　Ｍ３４ａをＨＦを用いてウ
ォッシュ・アウト（ｗａｓｈ　ｏｕｔ）すると、エミッ
タ領域Ｅにおいて５ｉ０２１１Ｒ’３２の上の窒化１１
！３３ａが露出する。

次に第２図（ｅｌに示される如く、窒化膜３３ａを利用
する選択酸化でパターニングされたポリシリコン膜３５
の表面を酸化してＳｉＯ２膜３６全３６すると、５ｉ０
２膜３６の一部はＳｉ基板３１内に食い込む。この部分
のＳｉＯ２膜３６全３６工程で作られる内部ベースを限
定する。

次いで第２図（［１に示される如くエミッタ領域の窒化
膜３３ａを工７チングで除去し、内部ベースを形成する
ための不純物（ボロン）をイオン注入し、アニールして
ｐ＋型の内部ベース３７ａを作る。このとき、ポリシリ
コン膜３５内のボロンも熱拡散によってＳｉ基板２１内
に拡散されｐ゛型の外部ベース３７ｂが形成される。

最後に第２図（ｇ）に示される如く、５ｉ０２膜３２ａ
ヲコントロールエツチングで除去し、砒素（Ａｓ”　）
をドープしたポリシリコンを全面に成長し、エミッタ領
域Ｅ上にポリシリコン膜３８を残すようパターニングし
、アニールによって砒素（Ａｓ”　）をＳｉ基板３１内
に拡散してｎ＋型のエミッタ３９を内部ベース３７ａ内
に形成する。

上記したプロセスは安定したプロセスであり、エミッタ
と内部ベース、外部ベースがセルフアラインメント方式
で形成される利点がある。なお、上記した不純物のドー
ピング方法に代えて、イオン注入法によってドーピング
してもよい。

〔発明が解決しようとする問題点〕

上記した方法においては、第２図（ｂ）を参照して説明
したエミッタ領域Ｅとベース領域のパターニングにおい
て、エミッタ領域の幅と、同エミッタ領域の両側のベー
ス領域のそれぞれの幅は、現在ホトエツチングで可能な
幅１μｍよりも小にすることができない。その結果、外
部ベースと内部へ−スとを合せたベース領域の幅は３μ
ｍよりも小にすることができない。さらにエミッタ、ベ
ース。

外部ベースの位置合せ　ずれもな（位置合せ余裕をとる
必要なく、その分さらに微細化が可能である。

図示のトランジスタの動作速度を高めるには、ベース領
域によって形成される寄生容量を小にしなければならず
、その観点からベース領域の面積を小にすることが要望
されている。

本発明はこのような点にｊ看みて創作されたもので、外
部ベース領域をセルフアラインメント方式で形成し、ベ
ース面積を小にしそれの形成する寄生容量が減少された
高速バイポーラトランジスタを製造する方法を提供する
ことを目的とする。

ｃ問題点を解決するための手段〕 第１図（ａ）ないし０１は本実施例断面図で、図中、１
１はＳｉ基板、１２は窒化膜、１３は５ｉ０２膜、１４
は窒化膜、１５は５ｉ０２膜、１６はポリシリコン膜、
１７ａは内部ベース、１７ｂは外部ベース、１８は５ｉ
Ｏｚ膜、１９はポリシリコン膜、２０はエミッタ、２１
はアルミニウム（Ａβ）膜である。

本発明においては、ＳｉＯ２膜１３膜形３されるべきベ
ース領域に対応してパターニングしてＳｉＯ２膜１３ａ
を残した後に、第２図（Ｃ）を参照して説明したポリシ
リコン膜を成長することなく窒化膜１４を成長し、それ
をリアクティブ・イオン・エッチング（ＲＩＥ　）によ
って５ｉ０２膜１３ａの両側部にのみ窒化膜１４ａを残
し、この窒化膜１４ａを利用して外部ベース１７ｂ　全
形成し、このベース領域にエミッタ２０を形成する。

〔作用〕

上記方法においてはホトエツチングでパターニングすべ
き部分は５ｉ０２膜１３ａだけであり、このＳｉＯ２膜
の両側に窒化膜１４ａを残すので、ベース領域の幅は５
ｉ０２膜１３ａの幅とその両側のセルフアラインメント
方式で残される２つの窒化膜の幅であるので、従来例に
比べてベース領域の面積が１／１０程度と小になるので
ある。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明する
。

本発明の工程は第１図（ａｌないしＵ）の断面図に示さ
れる。

第１図（ａｌ参照： 半導体基板例えばｐ型のＳｉ基板１１上に第１の絶縁膜
としてシリコン窒化膜（窒化膜）１２を５００人〜１０
００人の膜厚に成長し、この窒化膜の上に酸化膜（５ｉ
Ｏｚ　Ｉ臭）　　１３をＣＶＯ法テ２０００人〜５００
０人の膜厚に成長する。

第１図中）参照： 図にＢで示すベース窓開きのため５ｉ０２膜１３をパタ
ーニングし、１．０　ｐ　ｍ　〜１．５　ＩＩ　ｍの幅
の５ｉＯ２１１ｆｆ１３ａとその下に窒化膜１２ａを残
すが、その他の部分ではＳｉ基板１１の表面を露出する
。

第１図（Ｃ）参照： 全面に第２の絶縁膜、すなわち窒化膜１４を３０００人
〜５０００人の膜厚に成長する。このプロセスが第２図
を参照して説明した従来例と異なる。

第１図（ｄｉ参照： リアクティブ・イオン・エッチング（Ｒｅａｃｔｉｖｅ
Ｉｏｎ　Ｅｔｃｈｉｎｇ、　ＲＩＢ）で窒化膜１４を５
ｉＣＬｚ膜１３ａと基板表面が露出するまでエツチング
すると、５ｉＯｚ膜１３ａの両側部では窒化膜が厚くな
っているので、５ｉ０２膜１３ａの両側に窒化膜１４ａ
が残り、この残った窒化膜１４ａの図に矢印で示す幅は
５０００人程度段巻る。

第１図＋１ｌｌ）参照： 残った窒化膜１４ａを利用する選択酸化法で、フィール
ド酸化膜（ＳｉＯ２膜）１５を作る。このとき、窒化膜
１４ａによっておおわれて酸化されることのない図に矢
印で示す幅は２０００人〜４０００人である、すなわち
、前記した５０００人の幅の部分が１０００人程度酸化
される。この２０００人〜４０００人の幅の領域に後述
する外部ベースが形成される。

第１図（ｆ）参照： 窒化１１Ｑ１４ａをウォッシュ・アウトする。

第１図（ｇ）参照： 全面にポリシリコン膜１６を約５０００人の膜厚に堆積
し、ポリシリコン膜１６に外部ベース１７ｂ形成のため
のボロン（Ｂ＋）をイオン注入する。

第１図（ｈ）参照： ＳｉＯ２膜１３ａに合せてポリシリコン膜１６をエツチ
ングする。このエツチングにおいて位置合せは高精度を
要求されるものではなく、左右方向に若干の位置ずれが
あっても、またはエツチングにおいてポリシリコンが多
少深くエツチングされてもさほど問題はない。

次いでＳｉＯ２膜１３ａをウォッシュ・アウトする。

第１図（１）参照： 全面酸化して２０００人〜４０００人の膜厚の５ｉ０２
膜１８を形成し、窒化膜１２ａを通してボロン（Ｂ＋）
をイオン注入し、引続きアニールして内部ベース１７ａ
を形成する。

第１図（ｊｌ参照： 窒化膜１２ａを除去し、ポリシリコン膜１９を成長し、
例えば砒素（Ａｓ”　）をイオン注入し、エミッタアニ
ールをなしてエミッタ２０を形成し、ポリシリコン膜１
９の上にＡｌｌＮ２１を蒸着し、図示の如くにパターニ
ングしてエミッタ電極２２を形成する。

上記の方法で形成した内部ベースと外部ベースからなる
ベース領域の面積は、従来例の１／１０程度であること
が確認された。

上記した方法の利点は、５ｉＯｚ膜１３ａのパターニン
グのとき同じマスクでアイソレーション層、コレクタ層
のためのパターニングをなすことができ、エミッタ領域
の面積および内部ベースの領域はＳｉＯ？膜１３ａで決
定され、外部ベースの領域は５ｔＯ２膜１３ａの両側に
残る窒化膜１４ａによって決定され、すべてセルフアラ
インメント方式で形成されることである。マスクはもう
１度ポリシリコン膜１６のパターニングのとき用いるが
、この段階でエミッタ領域、ベース領域（内部ベースと
外部ベース）はすでに形成され終ったいるので、このマ
スクの位置合せは前記した如く高度の精度を必要としな
い。

〔発明の効果〕

以上述べてきたように本発明によれば、外部ベース領域
はセルフアラインメント方式で４０００人と号プミクロ
ンのオーダで小面積に形成することが可能となり、全ベ
ース領域の面積が縮小されるので寄生容量を低減するこ
とができてトランジスタの高速化が実現され、またベー
ス領域はフィールド酸化膜１５に接して形成されている
ので（ウォールド・ベース）、トランジスタの動作の安
定化に有効である。

【図面の簡単な説明】

第１図（ａｌないし０１は本発明実施例の断面図、第２
図（ａｌないしくｇｌは従来例断面図である。 第１図において、 １１はＳｔ基板、 １２と１２ａは窒化膜、 １３と１３ａ　は　ＳｉＯ２膜、 １４と１４ａは窒化膜、 １５は　ＳｉＯ２膜、 １６はポリシリコン膜、 １７ａは内部ベース、 １７ｂは外部ベース、 １８は　５１０２Ｍ、 １９はポリシリコン膜、 ２０はエミッタ、 ２１は　ｉ膜、 ２２はエミッタ電極である。 代理人　　弁理士　　久木元　　　彰 復代理人　弁理士　　大　菅　義　之 ７、、、−５１０２ＴＩｋ１３ 本ぞｗＩＩ寅糞例Ｃ面国 本発明健走例釘命図 第１図 本発明喫党例＃ｒ面国 第１図 ■束例銃面圀 第２図

Claims (2)

【特許請求の範囲】
1. （１）半導体基板（１１）上に形成すべきエミッタに対
   応するシリコン窒化膜を含むパターン（１２ａ、１３ａ
   ）を形成する工程、前記パターンの両側にシリコン窒化
   膜（１４ａ）を付着する工程、選択酸化法によって酸化
   膜（１５）と前記パターン（１２ａ、１３ａ）との間に
   外部ベース（１７ｂ）形成領域を残すことを特徴とする
   半導体装置の製造方法。
2. （２）半導体基板（１１）上に第１の絶縁膜（１２）と
   それより、膜厚の大なる酸化膜（１３）を形成し、形成
   すべきエミッタ領域（２０）に対応した面積の酸化膜（
   １３ａ）と第１の絶縁膜（１２ａ）を残す如くパターニ
   ングする工程、 前記基板（１１）全面に第２の絶縁膜（１４）を形成し
   、リアクティブ・イオン・エッチングで絶縁膜（１３ａ
   ）と基板（１１）の表面が露出するまでエッチングし、
   酸化膜（１３ａ）の両側に絶縁膜（１４ａ）を残す工程
   、 選択酸化により絶縁膜（１４ａ）にて覆われた部分以外
   の基板に酸化膜（１５）を形成し、絶縁膜（１４ａ）を
   除去する工程、 全面に多結晶シリコン膜（１６）を堆積し、基板（１１
   ）と同導電型の不純物を拡散して絶縁膜（１４ａ）に覆
   われていた基板の部分に外部ベース（１７ｂ）を形成す
   る工程、 前記多結晶シリコン（１６）をパターニングして酸化膜
   （１３ａ）を露出し、次いで該酸化膜（１３ａ）を除去
   し、ポリシリコン膜（１６）の表面を酸化して酸化膜（
   １８）を形成する工程、 基板と同導電型の不純物を拡散し、アニールをなして内
   部ベース（１７ａ）を形成し、第１の絶縁膜（１２ａ）
   を除去する工程、 全面に多結晶シリコン（１９）を堆積し、基板と反対導
   電型の不純物を拡散し、アニールをなしてエミッタ（２
   ０）を形成し、多結晶シリコン（１９）の上に配線材料
   膜（２１）を形成する工程、および配線材料膜（２１）
   と多結晶シリコン（１９）をパターニングしてエミッタ
   電極（２２）を形成する工程を含むことを特徴とする特
   許請求の範囲第１項記載の半導体装置の製造方法。