JPH01286464A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、半導体集積回路の形成に適用し特に有効な技
術に関するもので、さらに詳しくは、高速バイポーラト
ランジスタの製造に利用して有効な技術に関するもので
ある。

［従来の技術］ Ｓ　Ｅ　Ｐ　Ｔ　（Ｓｅｌｅｃｔｉｖｅ　Ｅｔｃｈｉｎ
ｇ　ｏｆ　ＰｏｌｙｓｉｌｉｃｏｎＴｅｃｈｎｏｌｏｇ
ｙ）に代表されるＳ　Ｓ　Ｔ　（Ｓｕｐｅｒ　Ｓｅｌｆ
−ａｌｉｇｎｅｄ　Ｐｒｏｃｅｓｓ　Ｔｅｃｈｎｏｌｏ
ｇｙ）によって製造される半導体装置にあっては、ベー
ス接触穴外側にＭＩＳ　（Ｍｅｔａｌ　Ｉｎ５ｕｌａｔ
ｏｒ　Ｓｅｍ１ｃｏｎｄｕｃｔｅｒ）構造のコンデンサ
が形成される。このようなＳＳＴバイポーラトランジス
タについては１９８６年４月発行■Ｅ　Ｅ　Ｅ　ｒＴＲ
ＮｓＡｃＴＩＯＮｓ　ＯＮ　ＥＬＥＣＴＲＯＮ　ＤＥＶ
ＩＣＥＳＪ　ＶＯＩ。

ＥＤ−３３，Ｎｏ４　　ｐ５２６−ｐ５３１および特公
昭５５−２７４６９号に記載されている６その概要を説
明すれば以下のとおりである。

第４図には５ＥＰＴによって製造されたバイポーラトラ
ンジスタが示されており、Ｅはエミッタ、Ｂはベース、
Ｃはコレクタをそれぞれ表わしている。

このバイポーラトランジスタにあっては、ベース接触穴
・が素子領域の内側に形成され、ベース領域１の一部を
構成するグラフトベース１ａにコンタクトするベース引
出し電極２がＳ　ｉ　Ｏ２膜３およびＳｉ３Ｎ４膜４を
介してコレクタ領域５に対峙されている。その結果、第
５図に示すようにベース引出し電極２、絶縁膜（Ｓｉｎ
、膜３．Ｓｉ３Ｎ４膜４）およびコレクタ領域５の間で
ＭＩＳ構造のコンデンサが構成されることになる。なお
、第４図において符号６はエミッタ領域を表わしている
。

［発明が解決しようとする課Ｍ］ ところで５上記のようなバイポーラトランジスタにおけ
るコレクタ・ベース間容量（Ｃｊｃ）は、真性ベース容
量とグラフトベース容量とＭｒＳ容量との和で表わされ
、このうちグラフトベース容量とＭＩＳ容量とがコレク
タ・ベース間容量の大部分を占め、それらがバイポーラ
トランジスタの高速化の阻害となっていた。したがって
、例えばＭ　Ｉ　Ｓ容量の低減を図り、バイポーラトラ
ンジスタの高速化を図ることが望まれるが、ＭＩＳコン
デンサにおいては絶縁膜直下に形成される空乏層の厚さ
が絶縁膜の厚さに大きく依存するため、ＭＩＳ容量を低
減することは困難であった。

本発明は、かかる点に鑑みなされたもので、コレクタ・
ベース間容量を低減し、バイポーラトランジスタの高速
化を図ることを目的としている。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

第１の発明に係る半導体装置は、ベース接触穴の全部又
は一部が素子領域の内側に位置すると共にベース接触堂
外側にＭＩＳ構造が形成された半導体装置において、該
ベース領域のベース接触穴外方部分を低濃度化したもの
である。

また、第２の発明に係る半導体装置は、ベース接触穴の
全部又は一部が素子領域の内側に位置すると共にベース
接触堂外側にＭＩＳ構造が形成された半導体装置におい
て、ＭＩＳ構造を構成するコレクタ領域の表層部を低濃
度化したものである。

［作用］ 上記した第１の発明によれば、ＭＩＳ構造を構成する絶
縁膜直下の半導体領域がベース領域となっているので、
ベース領域およびコレクタ領域間の空乏層の拡大が可能
となるという作用によって、コレクタ・ベース間容量を
低減し、バイポーラトランジスタの高速化を図るという
上記目的が達成される。

また、上記した第２の発明によれば、ＭＩＳ構造を構成
する絶縁膜下側に位置するコレクタ領域の表層部を低濃
度化したので、コレクタ領域の表層部に形成される空乏
層の拡大が可能となるという作用によって、コレクタ・
ベース間容量を低減し、バイポーラトランジスタの高速
化を図るという上記目的が達成される。

［実施例］ 以下、本発明に係る半導体装置の実施例を図面に基づい
て説明する。

第１図には実施例に係るバイポーラトランジスタが示さ
れている。

同図のバイポーラトランジスタは５ＥＰＴによって製造
されたバイポーラトランジスタであって、Ｅはエミッタ
、Ｂはベース、Ｃはコレクタをそれぞれ表わしている。

このバイポーラトランジスタは素子領域とエミッタ領域
１１とが非セルファラインで形成されている６そして、
このバイポーラトランジスタにおいては、ベース接触穴
の全部又は一部が素子領域の内側に形成されると共に、
ベース領域１２が素子分離領域にまで亘って延設されて
いる。つまり、ＭＩＳ構造の絶縁膜を構成するＳｉ○２
膜１３膜上３Ｓｉ、Ｎ４膜１４直下がベース領域１２の
一部を構成する低濃度半導体領域１２ａとなっており、
この低濃度半導体領域１２ａはグラフトベース１２ｂに
連設されている。なお、同図において符号２４はベース
引出し電極を表わしている。

次に、第１図および第２図（Ａ）〜（Ｆ）を用いて上記
バイポーラトランジスタの製造方法を説明する。

先ずＰ−型Ｓｉ基板１５上にＳｉＯ２膜を形成してから
、このＳ　ｉ　Ｏ２膜の適当な位置に埋込拡散暦月のパ
ターンの穴を開け、このＳ　ｉ　０２ｆｌｊ４をマスク
として、ひ素（ＡＳ）もしくはアンチモン（ｓｂ）等の
Ｎ型不純物を熱拡散してＮ＋型埋込層１６を形成する。

そして、マスクとされた上記ＳｉＯ２膜を除去してから
エピタキシャル成長法によりＮ型エピタキシャル層１７
を全面的に成長させる。その後、エピタキシャル層１７
の表面を酸化させた後Ｓｉ、Ｎ、膜をＣＶ　Ｄ　（Ｃｈ
ｅ＋５ｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）
法によって形成し、アイソレーション・パターン形成用
のフォトレジスト加工を行ない、Ｓ　ｉ　Ｏ２／　Ｓ　
１３　Ｎ４Ｈのエツチングを行なう。そして、残りの５
１３Ｎ４膜をマスクとしてエピタキシャル層１７のエツ
チングを行なう。次いで、チャネル防止用のＰ＋型チャ
ネルストッパ１８をボロンのイオンインプランテーショ
ン・アニールを通じて形成する。その後５選択酸化を行
なってアイソレーション用のＳｉＯ□膜１３膜形３する
。なお、ここではアイソプレーナ法を用いてＳ　ｉ、ｏ
２膜１３を形成したが、溝充填法等を用いてＣＶＤ膜等
の５ｉｎ２膜１３を形成しても良いことは勿論である。

以下、バイポーラトランジスタのアクティブ領域の製造
を中心に説明する。

上記のようにしてアイソレーション用Ｓ　ｉ　Ｏ。

膜１３を形成した後、その表面上にＳｉ３Ｎ４膜１４、
ノンドープ多結晶５ｉ１９．５ｉｎ２膜２０およびＳｉ
、Ｎ４膜２１を順次形成し、フォトレジストを塗付して
、光触刻法によって素子領域となる部分の上にエミッタ
情報を有するフォトレジスト被膜２２を形成する。

次に、このフォトレジスト２２をマスクとしてその直下
のＳｉ、Ｎ４膜２１を選択的にエツチングし、上記フォ
トレジスト被膜２２および残りのＳｉ、Ｎ４膜２１をマ
スクとしてボロン（Ｂ）をイオンインプランテーション
し、レジスト被膜２２を除去した後アニールを施す。こ
れにより、マスク外方部分がボロンドープ多結晶５ｉ１
９ａ　（ノンドープ多結晶５ｉ１９と区別するため符号
１９ａを用いる）となり、一方、マスク下側にはそのま
まノンドープ多結晶５ｉ１９が残ることになる。

また、そのとき同時にエピタキシャル暦１７内にもセル
ファラインでベース領域１２の一部を構成するＰ−型半
導体領域１２ａを形成して第２図（Ａ）の状態となる。

なお、この場合のＰ−型半導体領域１２ａの形成は、ボ
ロンのイオンインプランテーションのエネルギを考慮し
て一時に行なうか、またはエネルギを変化させて複数回
のステップに分けて行なうことによりなされる。

次いで、Ｓｉ、Ｎ４２１をマスクにして等方性ドライエ
ツチングや弗酸系のウェットエツチングによりその下側
のＳｉＯ□膜２０をエツチングする。

このとき、第２図（Ｂ）のごとくサイドエツチングが行
なねれるようにする。したがって、マスクとなったＳｉ
３Ｎ、２１よりもひとまわり小さなセルファラインのＳ
ｉｎ、膜２０が上記Ｓｉ、Ｎ４膜２１の下側に残ること
になる。

それからマスクとなったＳｉ、Ｎ４膜２１を除去し、そ
の下側に位置した残部のＳｉｎ、膜２０をマスクとして
ヒドラジンによりノンドープ多結晶Ｓｉ　１９の選択エ
ツチングを行なうことにより、その下側のＳｉ、Ｎ、膜
１４の一部が露出して、第２図（Ｃ）の状態になる。

その後、マスクとした上記Ｓｉｎ、膜２０を除去してか
ら、露出するＳｉ、Ｎ４膜１４を、ノンドープ多結晶Ｓ
ｉ　１９とボロンドープ多結晶５ｉ１９ａをマスクとし
てエツチングした後、マスクとされたノンドープ多結晶
５ｉ１９をヒドラジン等により除去して第２図（Ｄ）の
状態となる。

次いで、Ｓｉ、Ｎ４膜１４をマスクとし５ｉｎ２膜１３
をエツチングし、ノンドープ多結晶Ｓｉ２３を堆積させ
てアニールを施す。すると、ボロンドープ多結晶５ｉ１
９ａからの拡散が起こり、ノンドープ多結晶Ｓｉ２３は
エミッタ穴開口部を除いてボロンドープ５ｉ２３ａに変
じる。次いで、ヒドラジンを用いてノンドープ多結晶Ｓ
ｉ２３をエツチングした後、ベース引出し電極２４（第
１図）となるボロンドープ多結晶５ｉ１９，２３ａをエ
ツチングする（第２図（Ｅ））。

そして、ボロンドープ多結晶５ｉ２３ａ、１９ａの表面
酸化を行なった後、エミッタ穴開口部分のＳｊ、Ｎ４膜
１４，５ｉｎ２膜１３をエツチングする。その後、エミ
ッタ電極用ノンドープ多結晶Ｓｉを堆積させ、ボロンを
イオンインプランテーションしてアニールを施す。これ
によりベース拡散が行なわれ、ベース領域１２が形成さ
れる。次いで、ひ素をイオンインプランテーションして
アニールを施す。これによりエミッタ拡散がなされ、エ
ミッタ領域１１となる半導体領域が形成される。

その後、多結晶Ｓｉをエツチングしてエミッタ電極２４
を形成する。

なお、Ｌ記実施例では、バイポーラトランジスタのアク
ティブ領域の製造工程を主に説明し、コレクタ領域たる
Ｎ＋型埋込層に接続されるコレクタ引出し口の形成工程
を省略して説明したが、コレクタ引出し口たるＮ＋半導
体領域は、上記実施例のプロセスにおける適当な位置で
、イオン打ち込み法等によって素子領域の側方にＳ　ｉ
　Ｏ，膜１３を隔ててＮ＋型埋込層１６に達するように
形成される。

上記した構造のバイポーラトランジスタによれば、Ｓ　
ｉ　Ｏ２膜１３およびＳｉ、Ｎ、膜１４を介してベース
引出し電極２４とベース領域１２とが対峙しているので
、ＭＩＳコンデンサが形成されず、ＭＩＳコンデンサの
存在に起因するコレクタ・ベース容量の増加はなく、一
方、ＭＩＳ構造を構成する絶縁膜の下側に位置するベー
ス領域１２とエピタキシャル層１７（コレクタ領域）と
の接合部に空乏層が新たに形成されるが、１２ａは低濃
度半導体領域となっているため、この低濃度半導体領域
１２ａに逆バイアスが加わった場合第３図に破線で示す
如くその接合面より上下方に空乏層が延び、従来のＭＩ
Ｓコンデンサのときよりも空乏層が拡大されるという作
用によって、容量が低減され、その結果、コレクタ・ベ
ース容量が全体として低減されることになる。

また、上記した構造のバイポーラトランジスタによれば
、低濃度半導体領域１２ａはベース接触穴外側に位置す
るため、真性ベースの浅接合に影響を与えず、しかもベ
ース抵抗の増加も回避できる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

上記では、ＭＩＳ構造を構成するＳ　ｉ　０２膜１３、
Ｓｉ３Ｎ４膜１４の下側のベース領域１２と延設させて
いるが、コレクタ層であるエピタキシャル層１７の表面
濃度を低下させるようにしても良い。この場合にも同様
な効果を得るこ尼ができる。

その形成は例えば上記方法と同様にして行なえば良い。

なお、本デバイス構造を実施できるトランジスタの一例
を第６図（ａ）、（ｂ）、（ｃ）、（ｄ）に示す。ただ
し本主旨の範囲内においてベース接触穴長さを制限する
等さまざまな平面レイアウトも可能である。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

第１の本発明に係る半導体装置によれば、ベース領域を
素子分離領域にまで亘って延設させ、該ベース領域のベ
ース接触穴外方部分を低濃度化したので、コレクタ・ベ
ース間容量を低減でき、その結果、素子の高速化を図る
ことが可能となる。

また、第２の発明に係る半導体装置によれば、ベース引
出し電極に絶縁膜を介して対峙されるコレクタ領域の表
層部の濃度を下げたので、上記第１の発明と同様の効果
が得られる。

さらに本発明はベース領域をＭＩＳ領域の全部又は一部
に限定してもよいし、上記素子分離の一部に限定して使
用してもよい。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の実施例の縦断面図、 第２図（Ａ）〜（Ｆ）は第１図の半導体装置の製造工程
を示す図、 第３図は第１図の半導体装置の作用説明図、第４図は従
来の半導体装置の縦断面図、第５図は第４図の半導体装
置の作用説明図、第６図（ａ）　、　　（ｂ）　、　　
（ｃ）　、　　（ｄ）は、本発明が適用可能なレイアウ
ト図である。 １２・・・・ベース領域、１２ａ・・・・低濃度半導体
領域、１３・・・・５ｉｎ２膜、１４・・・・Ｓｉ３Ｎ
４膜、２４・・・・ベース引出し電極。 第２図 ツクρ 第　　２　　図 第３図 第４図 第５因 ｊ　　　　夛　　、／ユ 第６図 とｃ） 夏了ポ岱櫓域妨采ぢづめテ馳 第６図 第　　６　図 （Ｃｌ

Claims (1)

1. 【特許請求の範囲】 １、素子領域の内側に位置するベース接触穴を有し、ベ
   ース接触穴外側にてベース引出し電極が絶縁膜を介して
   半導体領域に対峙される半導体装置において、該ベース
   領域のうち上記絶縁膜の下側部分を低濃度化したことを
   特徴とする半導体装置。 ２、素子領域の内側に位置するベース接触穴を有し、ベ
   ース接触穴外側にてベース引出し電極が絶縁膜を介して
   コレクタ領域に対峙される半導体装置において、上記コ
   レクタ領域の表層部を低濃度化したことを特徴とする半
   導体装置。