JPH054810B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は主として高速論理動作もしくは高周
波領域におけるアナログ動作回路用のバイポーラ
型半導体装置の製造方法に関する。

（従来の技術） 高速論理動作もしくは高周波領域におけるアナ
ログ動作に適したバイポーラ型トランジスタは、
垂直方向での接合深さを浅く形成する、埋込酸化
膜や溝切構造等による素子分離を行なつて基板と
コレクタ間の寄生容量を低減する、微細リソグラ
フイ技術と自己整合技術とによりベース、コレク
タ間及びベース、エミツタ間の寄生容量の低減化
とベース抵抗の低減化を図る、等の種々の手段を
採用することで性能向上を達成してきている。

すなわち、上記手段が採用される以前のトラン
ジスタは第３図の断面図に示すように構成されて
いる。このトランジスタはnpn型の場合であり、
ｎ型基板あるいはｎ型エピタキシヤル層４０内に
ｐ型のベース拡散領域４１を形成し、さらにこの
ベース拡散領域４１内にｎ型のエミツタ拡散領域
４２を形成している。そしてベース拡散領域４１
とエミツタ拡散領域４２それぞれの表面と接触す
るように金属からなるベース電極４３とエミツタ
電極４４とを形成している。

一般に、バイポーラトランジスタの高周波特性
改善のためには、寄生抵抗、寄生容量の低減、特
にベース抵抗rbb′とコレクタ、ベース接合容量
Cjcの低減が必須とされている。第３図に示され
る従来構造のトランジスタの場合、rbb′は主にベ
ース電極４３のコンタクト位置からエミツタ拡散
領域４２までの距離Ｌ１で決り、この距離Ｌ１を
小さくすればrbb′は低減できる。ところが、距離
Ｌ１の低減の限界は、電極４３及び４４のコンタ
クトホールに対する合せ余裕と、電極金属のフオ
トリソグラフイ工程における設計ルールに依存す
る距離Ｌ２で決まつてしまう。また、接合容量
Cjcについては、ベース拡散領域４１の幅Ｌ３を
小さくすれば低減されるが、この限界も電極金属
のフオトリソグラフイ工程における設計ルールで
決まつてしまう。このため、この従来の構造では
ベース抵抗rbb′とコレクタ、ベース接合容量Cjc
の低減を効果的に行なうことはできない。

そこで、従来ではこれを改善する発明として、
特公昭57−41826号公報のものが知られている。
この公報に記載されている発明のトランジスタは
多結晶シリコン層によるベース引き出し電極構造
を採用しており、その断面図を第４図に示す。こ
のトランジスタもnpn型の場合であり、ｎ型基板
もしくはｎ型エピタキシヤル層５０内にはｐ型の
ベース拡散領域５１が形成され、さらにこのベー
ス拡散領域５１内にはｎ型のエミツタ拡散領域５
２が形成されている。そしてエミツタ拡散領域５
２上には金属からなるエミツタ電極５３が直接接
触するように形成され、ベース拡散領域５１につ
いてはベース拡散領域５１とベース電極５４との
間をp⁺型の多結晶シリコン膜５５を介して接続
するようにしている。このような構造にすると、
ベース拡散領域５１をベース電極５４の下部まで
延長して形成する必要がなくなり、ベース拡散領
域５１の幅Ｌ４を小さくすることができる。これ
により、ある程度までコレクタ、ベース接合容量
Cjcが低減されている。また、この構造の場合、
ベース抵抗rbb′は主に多結晶シリコン膜５５とベ
ース拡散領域５１とのコンタクトからエミツタ拡
散領域５２までの距離Ｌ５で決り、この値もある
程度まで低減することができる。

しかしこの方法では、ベース拡散領域５１、多
結晶シリコン膜５５とベース拡散領域５１とのコ
ンタクト位置及びこのコンタクトのエミツタ拡散
領域５２の拡散窓の位置等が自己整合で決定され
ていず、コレクタ、ベース接合容量Cjc及びベー
ス抵抗rbb′を十分に低減することができない。

ベース電極引き出し用多結晶シリコン層とエミ
ツタ拡散領域の拡散窓を自己整合で形成し、ベー
ス抵抗rbb′を低減した例として従来では、米国特
許第4234362号の発明が知られている。この特許
発明によるトランジスタの製造方法を第５図の断
面図で説明する。まず、ｐ型の基板６０にn⁺型
の埋込拡散領域６１を形成した後、その上にｎ型
エピタキシヤル層６２を成長させる。この場合に
は素子分離に溝切り分離構造を採用しており、素
子間の分離に深い溝６３を、コレクタ電極引き出
し領域とベース、エミツタ領域の分離に浅い溝６
４をそれぞれ形成している。素子分離後、素子領
域以外には絶縁膜６５を形成し、さらにｐ型のベ
ース拡散領域６６を形成することによつて第５図
ａの構造を得る。次に、第５図ｂに示すように、
ベース引き出し電極用のp⁺型多結晶シリコン層
６７及び絶縁膜６８を成長させた後、フオトリソ
グラフイ技術を用いて、活性ベース領域及びコレ
クタ電極位置６９上の多結晶シリコン膜６７を蝕
刻する。その後、全面に絶縁膜７０を成長させた
状態が第５図ｃである。ここで反応性イオン蝕刻
法等の異方性蝕刻を行なうと、第５図ｄに示すよ
うに絶縁膜７０が絶縁膜６５及び多結晶シリコン
層６７の側壁のみに残る。この側壁に残つた絶縁
膜７０により多結晶シリコン層６７とエミツタ拡
散用窓７１の分離をサブミクロン程度の寸法で行
ない、この後、ｎ型のエミツタ拡散領域７２を形
成して第５図ｅのような構造を得る。

この方法では、エミツタ拡散領域７２とベース
電極引き出し用多結晶シリコン層６７との間隔を
自己整合で決めることができ、ベース抵抗rbb′は
十分低減されているが、ベース拡散領域６６は自
己整合で決まらず、ベース、コレクタ接合容量
Cjcは十分低減されていない。また、第５図ｂに
おける多結晶シリコン層６７の蝕刻は、加工精度
のよい反応性イオン蝕刻法を用いると、将来、活
性ベース領域を形成するｐ型の単結晶シリコン層
６６の表面にプラズマ・ダメージやスパツタ・ダ
メージが入る、単結晶シリコン層との選択比がと
れない、等の問題がある。多結晶シリコン層６７
の蝕刻にウエツト蝕刻法を用いた場合にはプラズ
マ・ダメージやスパツタ・ダメージは入らない
が、反面、寸法加工精度が低下する、下地膜との
選択性がとれない、等の問題がある。

ベース領域を外部ベース領域と内部ベース領域
とで構成し、このベース領域とエミツタ領域とを
自己整合により決めることができ従来の方法とし
て、「ELECTRONICS LETTERS 第19巻、第
８号、1983年４月14日」の第283頁ないし第284頁
におけるＴ、Sakai他による「GIGABIT
LOGIC BIPOLAR TECHNOLOGY：
ADVANCED SUPER SELF−ALIGNED
PROCESS TECHNOLOGY」が知られている。
ここに記載されているトランジスタの製造方法を
第６図の断面図で説明する。まず、ｐ型の基板８
０にn⁺型の埋込層８１を形成した後、その上に
ｎ型エピタキシヤル層８２を成長させる。その
後、素子分離を埋込酸化膜８３で行なつている。
素子分離後、埋込酸化膜８３以外の領域にシリコ
ン酸化膜８４を成長させ、さらに全面にシリコン
窒化膜８５を形成し、コレクタ電極取り出し領域
８２Ａ上のシリコン酸化膜８４及びシリコン窒化
膜８５を選択的に除去する。次に全面に無添加の
多結晶シリコン膜８６、シリコン窒化膜８７を成
長させ、余分な領域のシリコン窒化膜８７の蝕刻
後、これをマスクに多結晶シリコン膜８６の選択
酸化を行ない、成長したシリコン酸化膜８８によ
りベース電極引き出し用多結晶シリコン膜８６Ａ
とコレクタ電極引き出し領域上の多結晶シリコン
膜８６Ｂの分離を行なう。次にベース電極引き出
し用多結晶シリコン膜８６Ｂ上のシリコン窒化膜
８７を剥離し、ベース電極引き出し用多結晶シリ
コン膜８６Ａにｐ型不純物を添加した後、将来、
活性ベース領域となる部分の多結晶シリコン膜８
６を蝕刻し、第６図ａのような構造を得る。次
に、ベース電極引き出し用多結晶シリコン膜８６
Ａ表面にシリコン酸化膜８９を成長させた後、こ
れをマスクに下地のシリコン窒化膜８５、シリコ
ン酸化膜８４を蝕刻する。このとき、第６図ｂに
示すように、オーバーハング部分９０が形成され
るようにする。次に全面に無添加の多結晶シリコ
ン膜を成長させると、上記オーバーハング部分９
０にも多結晶シリコン膜９１が成長する。次にこ
の多結晶シリコン膜９１を蝕刻し、オーバーハン
グ部分９０のみに残して第６図ｃの構造を得る。
次に上記多結晶シリコン膜９１の表面を酸化し
て、シリコン酸化膜８９を基板に達するまで成長
させる。このとき、ベース電極引き出し用多結晶
シリコン膜８６Ａからｐ型の不純物がｎ型エピタ
キシヤル層８２中に拡散され、外部ベース領域９
２が形成される。さらに内部ベース領域９３を形
成した後、全面に多結晶シリコン膜９４を成長さ
せ、その後、反応性イオン蝕刻法等の異方性蝕刻
法を用いて多結晶シリコン膜９４の蝕刻を行なう
と、シリコン酸化膜８９の側面にのみ多結晶シリ
コン膜９４が残る。次にこれをマスクにエミツタ
拡散用の窓を開口して第６図ｄの構造を得る。第
６図ｅの工程では、このエミツタ拡散用窓を通
し、n⁺型多結晶シリコン層９５よりｎ型不純物
を拡散しエミツタ拡散領域９６を形成した後に、
金属配線９７を形成し、素子が完成する。

この方法によれば、外部ベース領域９２、内部
ベース領域９３、エミツタ領域９６が自己整合さ
れ、ベース抵抗rbb′、ベース、エミツタ接合容量
Cjcの十分な低減がなされている。しかし、製造
工程をみると、外部ベース領域９２の位置は第６
図ｂに示したオーバーハング部分９０で決まる
が、このオーバーハング部分９０を均一に形成す
ることは困難である。特に、大口経ウエハの場合
や大規模集積回路を製造する上では問題がある。
また、オーバーハング部分９０を多結晶シリコン
で埋めた後に、余分な多結晶シリコンを取り除く
工程があるが、このとき、第６図ｃに示したよう
に、下地の単結晶ｎ型エピタキシヤル層８２の表
面が露呈される。この多結晶シリコン膜の蝕刻に
おいてｎ型エピタキシヤル層８２の選択比をもた
らすのは困難であり、ｎ型エピタキシヤル層８２
の表面が蝕刻時の塩素系ガスのプラズマ雰囲気に
さらされる。すると、この後の工程で形成される
エミツタ拡散領域９６に異常を来たす。また、多
結晶シリコン膜と単結晶ｎ型エピタキシヤル層と
の間で異方性蝕刻法の選択比を持たせることが困
難なので、蝕刻の終点を検出するのが困難であ
り、量産性に欠けるという欠点がある。

ところで、異方性蝕刻法は半導体装置を製造す
る際の加工寸法精度を高くすることができるとい
う利点を有しており、この異方性蝕刻法はこの種
の半導体装置の製造方法には必要不可欠である。

（発明が解決しようとする問題点） このように従来技術では、異方性蝕刻法により
活性領域に損傷が入る、製造歩留りが低い、量産
性に欠ける、ベース抵抗の低減が図れない、等の
種々の欠点がある。

この発明は上記のような事情を考慮してなされ
たものであり、その目的は、異方性蝕刻法による
活性領域に対する損傷の発生を防止することがで
き、またベース抵抗の十分な低減を図ることがで
き、しかも製造歩留りが高くかつ量産性の高い半
導体装置の製造方法を提供することにある。

［発明の構成］ （問題点を解決するための手段） この発明の半導体装置の製造方法は、第１導電
膜の半導体領域上に耐酸化性の第１の絶縁膜、こ
の第１の絶縁膜と蝕刻選択性を有する第２の絶縁
膜及び耐酸化性の第３の絶縁膜を積層させた第１
の絶縁層を選択的に形成する工程と、全面に耐酸
化性の第４の絶縁膜を形成する工程と、上記第４
の絶縁膜を選択的に触刻してこの第４の絶縁膜の
一部を上記第１の絶縁層の側壁に残す工程と、上
記工程で残された第４の絶縁膜をマスクとしてそ
の周囲の上記半導体領域の表面を選択的に酸化し
て埋込み酸化層を形成する工程と、上記残された
第４の絶縁膜及び第３の絶縁膜を除去する工程
と、上記半導体領域表面のうち上記第１絶縁層と
上記埋込み酸化層との間を露出させる工程と、全
面に第１の非単結晶半導体膜を形成する工程と、
上記第２の絶縁膜上の第１の非単結晶半導体膜を
選択的に除去する工程と、上記第１の非単結晶半
導体膜に第２導電型の不純物を添加する工程と、
上記第２の絶縁膜を除去する工程と、上記第１の
非単結晶半導体膜表面を熱酸化して熱酸化膜を形
成すると共に第２の非単結晶半導体膜中の不純物
を上記半導体領域内に拡散して第２導電型の第１
半導体層を形成する工程と、上記第１の絶縁膜を
剥離する工程と、上記熱酸化膜をマスクとして上
記半導体領域の上記第１半導体層に隣接する表面
に第２導電型の不純物を導入して第２半導体層を
形成する工程と、上記第２半導体層の表面に第１
導電型の第３半導体層を形成する工程から構成さ
れている。

（作用） この発明の方法では、半導体領域上に第１のシ
リコン酸化膜、第１のシリコン窒化膜、第２のシ
リコン酸化膜及び第２のシリコン窒化膜からなる
第１絶縁層を形成した後、将来、活性ベース領域
となる部分を除いて第１の絶縁層を蝕刻し、基板
を露呈させる。露呈された基板上に第３のシリコ
ン酸化膜を成長させた後、第３のシリコン窒化
膜、第１の多結晶シリコン膜及び第４のシリコン
酸化膜を成長させ、異方性蝕刻法により第４のシ
リコン酸化膜を第１の絶縁膜の側壁にのみ残し、
これをマスクに第１の多結晶シリコン膜を蝕刻す
る。この異方性蝕刻時の損傷は基板には達しな
い。第４のシリコン酸化膜を剥離した後、第１の
多結晶シリコン膜を酸化して第５のシリコン酸化
膜を形成し、これをマスクに第３のシリコン窒化
膜を蝕刻し、第５のシリコン酸化膜を剥離した
後、第３のシリコン窒化膜をマスクに選択酸化を
行なう。

上記工程により、第１の絶縁層のサブミクロン
単位の寸法だけ外側の領域に外部ベース領域の位
置を自己整合で決めることができる。

第２のシリコン酸化膜及び第１のシリコン窒化
膜をマスクに第３のシリコン酸化膜を剥離した
後、全面にベース引き出し用の第２の多結晶シリ
コン膜を成長させ、さらに全面にフオトレジスタ
を塗布する。このとき、第１の絶縁膜が凸型の形
状をしているために、この上の部分ではフオトレ
ジスタが薄く形成される。これを異方性蝕刻法に
より全面蝕刻すると、フオトレジストが薄い第１
の絶縁層上ではフオトレジストと第２の多結晶シ
リコン膜の蝕刻速度が速くなり、第２の多結晶シ
リコン膜を第１の絶縁層以外の領域に残すことが
できる。このとき、活性ベース、エミツタ領域は
第１の絶縁層で表面が保護されているため、異方
性蝕刻による損傷は入らない。また、この異方性
蝕刻は第１の絶縁層が露呈されたとき終了すれば
よく、終点の検出も容易となる。次に第２のシリ
コン酸化膜を剥離し、第１のシリコン窒化膜をマ
スクに第２の多結晶シリコン膜を選択酸化するこ
とにより、第２の多結晶シリコン膜とエミツタ開
口部とを自己整合により行なうことができる。

（実施例） 以下、図面を参照してこの発明の実施例を説明
する。第１図ａないし第１図ｍはこの発明の半導
体装置をnpn型のバイポーラトランジスタの製造
方法に実施した場合の工程を順を追つて示した断
面図である。

まず、ｐ型のシリコン半導体基板１０上にn⁺
型層１１を形成する。このn⁺型層１１はn⁺埋込
層と呼ばれているものであり、コレクタの寄生抵
抗を低減するために形成している。そして、この
n⁺型層１１の形成方法は、アンチモン、ヒ素等
のｎ型不純物を熱拡散法で基板１０に導入するこ
とにより形成してもよいし、またはイオン注入法
を用いて形成することもできる。また、このn⁺
型層１１はフオトリソグラフイ技術を用いて、将
来、npnトランジスタが形成される位置の下部に
選択的に形成する。次に、エピタキシヤル成長法
を用いて、全面にｎ型のエピタキシヤル層１２を
例えば1μｍないし2μｍ程度成長させる。この後、
素子分離を行なう。この素子分離の技術には、接
合を利用する方法、選択酸化を利用する方法、溝
切構造を利用する方法、等種々があるが、この実
施例では埋込酸化膜を用いることにする。すなわ
ち、埋込酸化膜１３を基板１０とエピタキシヤル
層１２との境界部分及びエピタキシヤル層１２内
にそれぞれ熱酸化法により選択的に成長させるこ
とにより、他のトランジスタとの素子分離を行な
うとともにベース、エミツタ領域１２Ａとコレク
タ電極取り出し領域１２Ｂとの素子分離を行な
う。さらに、分離されたコレクタ電極取り出し領
域１２Ｂには、コレクタ寄生抵抗を低減させる目
的で、フオトリソグラフイ技術を用いて選択的に
ｎ型の不純物を導入する。この不純物導入工程
は、素子分離前に熱拡散法またはイオン注入法に
より導入するようにしてもよいし、あるいは素子
分離後に熱拡散法またはイオン注入法により導入
するようにしてもよい。この後、表面のシリコン
酸化膜を除去してエピタキシヤル層１２からなる
ベース、エミツタ領域１２Ａとコレクタ電極取り
出し領域１２Ｂを露呈した後、例えば熱酸化法に
よりシリコン酸化膜（siO₂）１４を500Å程度成
長させる。

次に第１図ｂに示すように、減圧化学的気相成
長法によりシリコン窒化膜（SiN）１５を1000Å
程度成長させる。さらに、減圧化学的気相成長法
によりこの上にシリコン酸化膜（siO₂）１６を
5000Å程度、シリコン窒化膜（SiN）１７を1500
Å程度順次成長させる。なお、シリコン窒化膜１
５及び１７とシリコン酸化膜１６の成長法は、プ
ラズマを利用した化学的気相成長法で形成するよ
うにしてもよい。

次に、フオトリソグラフイ技術を用い、CF₄等
のガスを用いた反応性イオン蝕刻法で上記シリコ
ン窒化膜１７、シリコン酸化膜１６及びシリコン
窒化膜１５を順次蝕刻することにより、第１図ｃ
のような構造を得る。このときの蝕刻はエピタキ
シヤル層１２の表面が露呈するまで行なう。この
工程により、上記シリコン窒化膜１５は、シリコ
ン酸化膜１６、シリコン窒化膜１７からなる積層
構造が、ベース、エミツタ領域１２Ａの一部であ
り、将来、活性ベース領域が形成される位置及び
コレクタ電極取り出し領域１２Ｂ上に選択的に残
される。

次に第１図ｄに示すように、露呈された上記ベ
ース、エミツタ領域１２Ａの表面上にシリコン酸
化膜１８を例えば熱酸化法により500Å程度成長
させた後、全面に減圧化学的気相成長法を用い
て、シリコン窒化膜１９、多結晶シリコン膜２
０、シリコン酸化膜２１を順次成長させる。な
お、このときの成長法としてはプラズマを利用し
た化学的気相成長法を用いてもよい。

次に、上記シリコン酸化膜２１を例えばCF₄な
どのガスを用いた反応性イオン蝕刻法により異方
性蝕刻すると、このシリコン酸化膜２１は、上記
シリコン窒化膜１５、シリコン酸化膜１６、シリ
コン窒化膜１７からなる積層構造により形成され
た凸形部分の側壁のみに残る。さらに、この残さ
れたシリコン酸化膜２１をマスクに用いて、下地
の多結晶シリコン膜２０をcl₂などのガスを用い
た反応性イオン蝕刻法等により蝕刻し、第１図ｅ
のような構造を得る。

次に、上記工程で残つているシリコン酸化膜２
１を緩衝フツ酸水溶液等により剥離した後、この
剥離で露呈した下地の多結晶シリコン膜２０を熱
酸化法等により酸化し、シリコン酸化膜２２に変
える。そして、これをマスクに下地のシリコン窒
化膜１９を、例えばCF₄などのガスプラズマを用
いたドライ蝕刻法により蝕刻し、第１図ｆのよう
な構造を得る。

次に緩衝フツ酸水溶液等により上記シリコン酸
化膜２２を剥離した後、下地のシリコン窒化膜１
９をマスクに選択酸化を行ない、ベース、エミツ
タ領域１２Ａ内に埋込酸化膜としてのシリコン酸
化膜２３を成長させる。このシリコン酸化膜２３
は予め形成されている埋込酸化膜１３と連続した
形状となり、エピタキシヤル層からなるベース、
エミツた領域１２Ａの有効面積はこれ以前の工程
のときよりも減少する。また上記シリコン酸化膜
２３を形成することにより、この後に形成される
外部ベース領域の位置を、上記シリコン窒化膜１
５、シリコン酸化膜１６、シリコン窒化膜１７か
らなる積層構造の外側にサブミクロン単位で決め
ることができる。この後、シリコン窒化膜１７及
び１９をCF₄などのガスプラズマを用いたドライ
蝕刻法により蝕刻し、第１図ｇのような構造を得
る。

次に、上記シリコン酸化膜１８を緩衝フツ酸水
溶液等により蝕刻した後、全面にベース電極引き
出し用多結晶シリコン膜２４を成長させ、さらに
この上に有機物であるフオトレジスト２５を所定
の厚みに塗布する。このとき、第１図ｈに示すよ
うに、シリコン酸化膜１６上ではフオトレジスト
２５の厚みが薄くなつている。次にcl₂等のガス
を用いた反応性イオン蝕刻法により蝕刻を行なう
と、フオトレジスト２５の厚みが薄くなつている
シリコン酸化膜１６上の多結晶シリコン膜２４が
他の部分よりも速い速度で蝕刻される。この後、
フオトレジスト２５を剥離すると第１図ｉのよう
な構造が得られる。また、この蝕刻の際の終点の
検出は、シリコン酸化膜１６の表面が露呈された
ときとすればよいため、容易に終点の検出が行な
える。ここで、残つている多結晶シリコン膜２４
に対し、ボロンなどのｐ形の不純物をイオン注入
法等により添加する。なお、多結晶シリコン膜２
４を成長させるときに、予めｐ形不純物が添加さ
れた状態で成長するようにしてもよい。

次に、シリコン酸化膜１６を緩衝フツ酸水溶液
等により蝕刻した後、例えばベース、エミツタ領
域１２Ａを含む領域上を覆うような形状のフオト
レジストを形成し、このフオトレジストをマスク
に上記多結晶シリコン膜２４を選択的に蝕刻して
第１図ｊのような構造を得る。

次に熱酸化法を用いて上記多結晶シリコン膜２
４の表面を酸化してシリコン酸化膜２６を形成す
ると同時に、多結晶シリコン膜２４に予め添加さ
れているｐ形の不純物をベース、エミツタ領域１
２Ａ内に拡散させ、第１図ｋに示すようにベー
ス、エミツタ領域１２Ａ内にｐ型の外部ベース領
域２７を形成する。

次に第１図ｌに示すように、シリコン窒化膜１
５をCF₄等のガスを用いたドライ蝕刻法等により
除去した後、イオン注入法等によりｐ形の不純物
をベース、エミツタ領域１２Ａ内の外部ベース領
域２７の内側に添加することにより内部ベース領
域２８を形成する。

次に緩衝フツ酸水溶液あるいはCF₄等のガスを
用いた反応性イオン蝕刻法等により、内部ベース
領域２８上及びコレクタ電極取り出し領域１２Ｂ
上それぞれのシリコン酸化膜１４を蝕刻してこれ
らの領域を露呈させる。次に不純物が添加されて
いない多結晶シリコン膜２９を減圧化学的気相成
長法等により成長させた後、ヒ素等のｎ形の不純
物をイオン注入法により添加し、この多結晶シリ
コン膜２９を内部ベース領域２８上とその周辺及
びコレクタ電極取り出し領域１２Ｂ上周辺にそれ
ぞれ選択的に残した後に熱拡散を行ない、内部ベ
ース領域２８内にｎ型のエミツタ領域３０を形成
する。なお、このエミツタ領域３０の形成は、予
め不順物を含んだ多結晶シリコン膜等の膜を減圧
化学的気相成長法より形成し、この膜から熱拡散
を行なつて形成するようにしてもよく、あるいは
不純物をイオン注入法により内部ベース領域２８
に直接添加して形成するようにしてもよい。

最後に全面に絶縁膜３１を成長させた後にコン
タクトホールを開口し、全面にアルミニユーム等
の金属をスパツタリング法等により堆積し、これ
をパターニングしてコレクタ電極３２、エミツタ
電極３３、ベース電極３４をそれぞれ形成するこ
とによりnpnトランジスタが完成する。

このように上記実施例の製造方法では、単結晶
シリコン層に対して損傷を与える塩素系ガスプラ
ズマを用いたドライ蝕刻が行われるときに、将
来、エミツタ領域３０が形成される活性領域（内
部ベース領域２８）上にシリコン窒化膜１５が常
に残されている。このため、活性領域の表面は塩
素系ガスプラズマの雰囲気にさらされず、損傷を
受けることがない。従つて、異方性ドライ蝕刻技
術が有する高い寸法精度を利用して、トランジス
タの寸法の縮小化が実現できる。

また、第１図ｋで示すように、シリコン窒化膜
１５の側壁と隣接する多結晶シリコン膜２４の酸
化により、多結晶シリコン膜２４によるベース引
き出し電極と、この後の第１図ｍの工程で形成さ
れるエミツタ領域３０との分離を行なうようにし
ているので、両者がシリコン酸化膜２６の膜厚と
いう最小の寸法でしかも自己整合で分離される。

さらに、第１図ｇの工程ではシリコン窒化膜１
９をマスクに選択酸化を行ない、ベース、エミツ
タ領域１２Ａ内にシリコン酸化膜２３を成長させ
るようにしているので、ベース、エミツタ領域１
２Ａの有効面積が小さくなり、この後に形成され
る外部ベース領域２７と内部ベース領域２８から
なるベース領域全体の面積も小さくなるので、ベ
ース抵抗rbb′の十分な低減を図ることができると
ともにコレクタ、ベース接合容量Cjcの十分な低
減も図ることができる。

この実施例の方法では向等特殊な工程がないの
で、製造歩留りの向上と高い量産性とを得ること
ができる。

なお、上記実施例ではベース引き出し電極を多
結晶シリコン膜２４で構成する場合について説明
したが、これは一般にポリサイドと称されている
ように、下層が多結晶シリコン膜で上層がモリブ
デン、チタン、タングステン、等の高融点金属と
シリコンとの化合物からなる膜の二層構造で構成
するようにしてもよい。なお、上記実施例で使用
される多結晶シリコン膜２４は非単結晶シリコン
の一例として使用されているものであり、このよ
うな非単結晶シリコンとしては他にアモルフアス
シリコン等も使用できる。

第２図はこの発明の他の実施例の一部工程を示
す断面図である。上記第１図の実施例ではシリコ
ン窒化膜１９をシリコン窒化膜１５、シリコン酸
化膜１６及びシリコン窒化膜１７からなる積層構
造の側壁に残すために、シリコン窒化膜１９の全
面に多結晶シリコン膜２０を形成したいたが、こ
の実施例の方法では第１図ｃの工程が終了した
後、前記シリコン酸化膜１８を成長させ、その
後、第２図ａに示すようにシリコン窒化膜１９と
シリコン酸化膜２１を順次成長させる。この後、
異方性蝕刻法によりシリコン酸化膜２１、シリコ
ン酸化膜１９を蝕刻することにより第２図ｂに示
すような構造を得る。この後は、残つているシリ
コン酸化膜２１を剥離した後、この剥離で露呈し
た下地のシリコン窒化膜１９をマスクに選択酸化
を行ない、第１図ｇと同様のシリコン酸化膜２３
を形成する。この方法によれば、第１図の実施例
方法の場合よりも工程を短縮することができる。

［発明の効果］ 以上説明したようにこの発明によれば、異方性
蝕刻法による活性領域に対する損傷の発生を防止
することができ、またベース抵抗の十分な低減を
図ることができ、しかも製造歩留りが高くかつ量
産性の高い半導体装置の製造方法を提供すること
ができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の方法による製造
工程を示す断面図、第２図はこの発明の他の実施
例の方法による製造工程を示す断面図、第３図な
いし第６図はそれぞれ従来例の断面図である。 １０……ｐ型のシリコン半導体基板、１１……
n⁺型層、１２……ｎ型のエピタキシヤル層、１
２Ａ……ベース、エミツタ領域、１２Ｂ……コレ
クタ電極取り出し領域、１３……埋込酸化膜、１
４……シリコン酸化膜、１５……シリコン窒化
膜、１６……シリコン酸化膜、１７……シリコン
窒化膜、１８……シリコン酸化膜、１９……シリ
コン窒化膜、２０……多結晶シリコン膜、２１…
…シリコン酸化膜、２２……シリコン酸化膜、２
３……シリコン酸化膜、２４……ベース電極引き
出し用多結晶シリコン膜、２５……フオトレジス
ト、２６……シリコン酸化膜、２７……外部ベー
ス領域、２８……内部ベース領域、２９……多結
晶シリコン膜、３０……エミツタ領域、３１……
絶縁膜、３２……コレクタ電極、３３……エミツ
タ電極、３４……ベース電極。

Claims (1)

1. 【特許請求の範囲】 １ 第１導電膜の半導体領域上に耐酸化性の第１
   の絶縁膜、この第１の絶縁膜と蝕刻選択性を有す
   る第２の絶縁膜及び耐酸化性の第３の絶縁膜を積
   層させた第１の絶縁層を選択的に形成する工程
   と、 全面に耐酸化性の第４の絶縁膜を形成する工程
   と、 上記第４の絶縁膜上の全面に第１の非単結晶半
   導体膜及び上記第４の絶縁膜と蝕刻選択性を有す
   る第５の絶縁膜を順次堆積する工程と、 異方性蝕刻法により上記第５の絶縁膜及び上記
   第１の非単結晶半導体膜を蝕刻して上記第５の絶
   縁膜及び上記第１の非単結晶半導体膜を上記第１
   の絶縁層の側壁に残す工程と、 上記第１の非単結晶半導体膜を熱酸化して第１
   の熱酸化膜に変換する工程と、 上記第１の熱酸化膜をマスクにした蝕刻法によ
   り上記第４の絶縁膜を蝕刻して上記第１の絶縁層
   の側壁に第４の絶縁膜を残す工程と、 上記工程で残された第４の絶縁膜をマスクとし
   てその周囲の上記半導体領域の表面を選択的に酸
   化して埋込み酸化層を形成する工程と、 上記残された第４の絶縁膜及び第３の絶縁膜を
   除去する工程と、 上記半導体領域表面のうち上記第１絶縁層と上
   記埋込み酸化層との間を露出させる工程と、 全面に第２の非単結晶半導体膜を形成する工程
   と、 上記第２の絶縁膜上の第２の非単結晶半導体膜
   を選択的に除去する工程と、 上記第２の非単結晶半導体膜に第２導電型の不
   純物を添加する工程と、 上記第２の絶縁膜を除去する工程と、 上記第２の非単結晶半導体膜表面を熱酸化して
   第２の熱酸化膜を形成すると共に第２の非単結晶
   半導体膜中の不純物を上記半導体領域内に拡散し
   て第２導電型の第１半導体層を形成する工程と、 上記第１の絶縁膜を剥離する工程と、 上記第２の熱酸化膜をマスクとして上記半導体
   領域の上記第１半導体層に隣接する表面に第２導
   電型の不純物を導入して第２半導体層を形成する
   工程と、 上記第２半導体層の表面に第１導電型の第３半
   導体層を形成する工程と を具備したことを特徴とする半導体装置の製造方
   法。 ２ 前記第２の非単結晶半導体膜を選択的に除去
   する工程が、 この第２の単結晶半導体膜を形成した後に全面
   に有機物層を塗布形成し、異方性蝕刻法により蝕
   刻を行つて表面を平坦化することにより行われる
   特許請求の範囲第１項に記載の半導体装置の製造
   方法。 ３ 前記第２の非単結晶半導体膜を形成する際に
   この膜に第２導電型の不純物を添加するようにし
   た特許請求の範囲第１項に記載の半導体装置の製
   造方法。 ４ 前記第２の非単結晶半導体膜の代わりにポリ
   サイド膜を形成するようにした特許請求の範囲第
   １項に記載の半導体装置の製造方法。