JPS63241964A

JPS63241964A - 半導体装置の製造方法

Info

Publication number: JPS63241964A
Application number: JP7660187A
Authority: JP
Inventors: Yasuhiro Katsumata; 勝又　康弘
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-30
Filing date: 1987-03-30
Publication date: 1988-10-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は主として高速論理動作もしくは高周波領域に
おけるアナログ動作回路用のバイポーラ型の半導体装置
の製造方法に関する。

（従来の技術）高速論理動作もしくは高周波領域におけるアナログ動作
に適したバイポーラ型トランジスタは、垂直方向での接
合深さを浅く形成する、埋込酸化膜や溝切構造等による
素子分離を行なって基板とコレクタ間の寄生容量を低減
する、微細リソグラフィ技術と自己整合技術とによりベ
ース、コレクタ間及びベース、エミッタ間の寄生容」の
低減化とベース抵抗の低減化を図る、等の神々の手段を
採用することで性能向上を達成してきている。

すなわち、上記手段が採用される以前のトランジスタは
第２図の断面図に示すように構成されている。このトラ
ンジスタはｎｐｎ型の場合であり、ｎ型基板あるいはｎ
型エピタキシャル層４０内にｐ型のベース拡散領域４１
を形成し、さらにこのベース拡散領域４１内にｎ型のエ
ミッタ拡散領域４２を形成している。そしてベース拡散
領域４１とエミッタ拡散領域４２それぞれの表面と接触
するように金属からなるベース電極４３とエミッタ電極
４４とを形成している。

一般に、バイポーラトランジスタの高周波特性改善のた
めには、寄生抵抗、寄生容量の低減、特にベース抵抗ｒ
　ｂｂ’　とコレクタ、ベース接合容量Ｃｊｃの低減が
必須とされている。第２図に示される従来構造のトラン
ジスタの場合、ｒ　ｂｂ’　は主にベース電極４３のコ
ンタクト位置からエミッタ拡散ｗ４［４２までの距ＩＬ
１で決り、この距１１１ｔＬ１を小さくすればｒ　ｂｂ
’　は低減できる。ところが、距離Ｌ１の低減の限界は
、電極４３及び４４のコンタクトホールに対する合せ余
裕と、電極金属のフォトリソグラフィ工程における設計
ルールに依存する距離Ｌ２で決まってしまう。また、接
合容量ｃｊｃについては、ベース拡！ｌｉｌ域４１の幅
Ｌ３を小さくすれば低減されるが、この限界も電極金属
のフォトリソグラフィ工程における設計ルールで決まっ
てしまう。このため、この従来の構造ではベース抵抗ｒ
　ｂｂ’　とコレクタ、ベース接合容１ｃｊｃの低減を
効果的に行なうことはできない。

そこで、従来ではこれを改善するものとして、特公昭５
７−４１８２６号公報に記載されているものが知られて
いる。この公報に記載されているトランジスタは、多結
晶シリコン層によるベース引き出し電極構造を採用して
おり、その断面図を第３図に示す。このトランジスタも
ｎｐｎ型の場合であり、ｎ型基板もしくはｎ型エピタキ
ャル層５０内にはｐ型のベース拡散領域５１が形成され
、さらにこのベース拡散領域５１内にはｎ型のエミッタ
拡散領［５２が形成されている。そしてエミッタ拡散領
域５２上には金属、例えばアルミニュームからなるエミ
ッタ電ＮＭ５３が接触するように形成され、ベース拡散
領域５１についてはベース拡散領域５１とベース電極５
４との間をｐゝ型の多結晶シリコンｆｉ１５５を介して
接続するようにしている。このような構造にすると、ベ
ース拡散領域５１をベースＴｉ極５４の下部まで延長し
て形成する必要がなくなり、ベース拡散領域５１の幅Ｌ
４を小さくすることができる。これにより、ある程度ま
でコレクタ、ベース接合容ＩＣｊｃが低減されている。

また、この構造の場合、ベース抵抗ｒ　ｂｂ’　は主に
多結晶シリコン模５５とベース拡゛散領域５１とのコン
タクトからエミッタ拡散領域５２までの距！ｆｆＬ５で
決り、この値はある程度低減することができる。

しかしこの方法では、ベース拡散領域５１、多結晶シリ
コン膜５５とベース拡ｒＩ１．領域５１とのコンタクト
位置及びこのコンタクトとエミッタ拡散領域５２の瓶敗
窓の位置等が自己整合で決定されず、コレクタ、ベース
接合容ｆｆ１ｃｊｃ及びベース抵抗ｒ　ｂｌ＋’を十分
に低減することができない。

ベース電極引き出し用多結晶シリコン層とエミッタ拡散
領域の拡散窓を自己整合で形成し、ベース抵抗ｒ　ｂｂ
’　を低減した例として従来では、米国特許第４２３４
３６２号の発明が知られている。この特許発明によるト
ランジスタの製造方法を第４図の断面図で説明する。ま
ず、ｐ型の基板６０にｎ＋型の埋込拡散領域６１を形成
した後、その上にｎ型エピタキシャルｌｉ！６２を成長
させる。この場合には素子分離に溝切り分離構造を採用
しており、素子間の分離に深い満６３を、コレクタ電極
用き出し領域とベース、エミッタ領域の分離に浅い溝６
４をそれぞれ形成している。素子分離後、素子領域以外
には絶縁膜６５を形成し、さらにｐ型のベース拡散領域
６６を形成することによって第４図（ａ）の＃ｌ造を得
る。次に、第４図（ｂ）に示すように、ベース引き出し
電極用のｐ＋型多結晶シリコンＨ６７及び絶縁膜６８を
成長させた後、フォトリソグラフィ技術を用いて、活性
ベース領域及びコレクタＮ極位置６９上の多結晶シリコ
ン層６７を蝕刻する。その後、全面に絶縁Ｉｌ＠７０を
成長させた状態が第４図（Ｃ）である。ここで反応性イ
オン蝕刻法等の異方性蝕刻を行なうと、第４図（ｄ）に
示すように絶縁膜７０が絶縁ｌｌ６５及び多結晶シリコ
ン間６７の側壁のみに残る。この側壁に残った絶縁膜７
０により多結晶シリコン層６７とエミッタ拡散用窓７１
の分離をサブミクロン程度の寸法で行ない、この後、ｎ
型のエミッタ拡散領１４！７２を形成して第４図（ｅ）
のような構造を得る。

この方法では、エミッタ拡散領域７２とベース電渣引き
出し用多結晶シリコン層６７との間隔を自己整合で決め
ることができ、ベース抵抗ｒ　ｂｂ’　は十分低減され
ているが、ベース拡散領域６６は自己整合で決まらず、
ベース、コレクタ接合容ｆｆ１ｃｊｃは十分低減されて
いない。また、第４図（１））における多結晶シリコン
層６７の蝕刻は、加工精度のよい反応性イオン蝕剣法を
用いると、将来、活性ベース電極引を形成するｐ型の単
結晶シリコン層６６の表面にプラズマ・ダメージやスパ
ッタ・ダメージが入る、単結晶シリコン層との選択比が
とれない、等の問題がある。多結晶シリコン層６７の蝕
刻にウェット蝕刻法を用いた場合にはプラズマ・ダメー
ジやスパッタ・ダメージは入らないが、反面、寸法加工
精度が低下する、下地膜との選択性がとれない、等の問
題がある。

ベース領域を外部ベース領域と内部ベース領域とで構成
し、このベース領域とエミッタ領域とを自己整合により
決めることができる従来の方法として、ｒＥＬＥｃＴＲ
ＯＮＩｃｓ　　ＬＥＴＴＥＲ８第１９巻、第　８号、１
９８３年　４月１４日」の第　２８３頁ないし第２８４
頁におけるＴ、３ａｋａｉ他によるｒＧＩＧＡＢＩＴ　
　ＬＯＧＩＣＢＩＰＯＬＡＲＴＥＣＨＮＯＬＯＧＹ　：
ＡＤＶＡＮＣＥＤＳＵＰＥＲ５ＥＬＦ−ＡＬＩＧＮＥＤ
　　ＰＲＯＣＥＳＳ　　ＴＥＣＨＮＯＬＯＧＹＪが知ら
レテイる。ここに記載されているトランジスタの製造方
法を第５図の断面図で説明する。まず、ｐ型の基板８０
にｎ＋型の埋込層８１を形成した後、その上にｎ型エピ
タキシャル層８２を成長させる。その後、素子分離を埋
込酸化膜８３で行なっている。素子分離後、埋込酸化膜
８３以外の領域にシリコン酸化膜８４を成長させ、さら
に全面にシリコン窒化膜８５を形成し、コレクタ電穫取
り出し領［８２Ａ上のシリコン酸化膜８４及びシリコン
窒化膜８５を選択的に除去する。次に全面に無添加の多
結晶シリコン膜８６、シリコン窒化膜８７を成長させ、
余分な領域のシリコン窒化膜８７の蝕刻後、これをマス
クに多結晶シリコン膜８６の選択酸化を行ない、成長し
たシリコン酸化膜８８によりベース電極引き出し用多結
晶シリコン［９８Ｇ八とコレクタ？［引き出しｆｌｌ上
の多結晶シリコン膜８６Ｂの分離を行なう。次にベース
電極引き出し用多結晶シリコン膜８６Ｂ上のシリコン窒
化膜８７を剥離し、ベース電極引き出し用多結晶シリコ
ン１Ｉ８ＧＡにｐ型不純物を添加した後、将来、活性ベ
ース領域となる部分の多結晶シリコン膜８６を蝕刻し、
第５図（ａ）のような構造を得る。

次に、ベース電極引き出し用多結晶シリコン膜８６Ａ表
面にシリコン酸化＋１！＃８９を成長させた後、これを
マスクに下地のシリコン窒化膜８５、シリコン酸化膜８
４を蝕刻する。このとき、第５図（１））に示すように
、オーバーハング部分９０が形成されるようにする。次
に全面に無添加の多結晶シリコン膜を成長させると、上
記オーバーハング部分９ｏにも多結晶シリコン膜９１が
成長する。次にこの多結晶シリコン膜９１を蝕刻し、オ
ーバーハング部分９０のみに残して第５図（Ｃ）の構造
を得る。次に上記多結晶シリコン膜９１の表面を酸化し
て、シリコン酸化膜８９を基板に達するまで成長させる
。このとき、ベース電極引き出し用多結晶シリコン膜８
６Ａからｐ型の不純物がｎ型エピタキシャル層８２中に
拡散され、外部ベース領域９２が形成される。

さらに内部ベース領域９３を形成した後、全面に多結晶
シリコン膜９４を成長させ、その後、反応性イオン蝕刻
法等の異方性蝕刻法を用いて多結晶シリコン膜９４の蝕
刻を行なうと、シリコン酸化ｌ１１８９の側面にのみ多
結晶シリコン膜９４が残る。次にこれをマスクにエミッ
タ拡散用の窓を開口して第５図（ｄ）の構造を得る。第
５図（ｅ）の工程では、このエミッタ拡散用窓を通し、
ｎ＋型多結晶シリコン層９５よりｎ型不純物を拡散しエ
ミッタ拡散領域９６を形成した後に、金属配線９７を形
成し、素子が完成する。

この方法によれば、外部ベース領域９２、内部ベース１
ｉａ９３、エミッタ領域９６が自己整合され、ベース抵
抗ｒｂｂ’、ベース、エミッタ接合容量Ｃｊｃの十分な
低減がなされている。しかし、オーバーハング部分９０
を多結晶シリコンで埋めた後に、余分な多結晶シリコン
を取り除く工程があるが、このときドライ蝕刻法を用い
ると下地の単結晶ｎ型エピタキシャル層８２にプラズマ
によるダメージが入る、蝕刻選択性がとれない等の問題
がある。また、ウェット蝕刻法を用いると蝕刻選択性が
とりにくい、加工精度が落ち、オーバーハング部分９０
に多結晶シリコンが均一に残らない、等の問題がある。

ところで、異方性蝕刻法は半導体装置を製造する際の加
工寸法精度を高くすることができるという利点を有して
おり、この異方性蝕刻法はこの種の半導体装置の製造方
法には必要不可欠である。

（発明が解決しようとする問題点）このように従来技術では、異方性蝕刻法により活性領域
に損傷が入る、製造歩留りが低い、量産性に欠ける、ベ
ース抵抗の低減が図れない、等の種々の欠点がある。

この発明は上記のような事情を考慮してなされたもので
あり、その目的は、異方性蝕刻法による損傷を活性領域
に与えることなくかつ＾い加工精度を有したまま、ベー
ス抵抗の十分な低減を図ることができ、しかも製造歩留
りが高くかつ量産性の高い半導体装置の製造方法を提供
することにある。

「発明の構成］（問題点を解決するための手段）この発明の半導体装置の製造方法は、第１導電型の半導
体基体上に第１の絶縁膜並びに第１の非単結晶半導体層
を順次成長させる工程と、この上に耐酸化性の第２の絶
縁膜、この第２の絶縁膜と蝕刻選択比を有する第３の絶
縁膜及び耐酸化性の第４の絶縁膜からなる第１の絶縁層
を選択的に形成する工程と、表面に耐酸化性の第５の絶
縁膜とこの第５の絶縁膜と選択蝕刻性を有する第６の絶
縁膜を順次成長させる工程と、異方性蝕刻法により上記
第５、第６の絶縁膜を上記第１の絶縁層の側面に残す工
程と、上記工程で残された第６の絶縁膜を除去する工程
と、上記第５の絶縁膜をマスクとしてその周囲の基体表
面を選択的に酸化し埋込酸化層を形成する工程と、上記
工程で残された第５、第４の絶縁膜を除去するとともに
上記第３の絶縁層の下部に上記第２の絶縁膜及び第１の
非単結晶半導体層によるオーバーハング部を形成する工
程と、異方性蝕刻法により上記埋込酸化層と第３の絶縁
膜との間を露出させる工程と、全面に第２の非単結晶半
導体層を形成する工程と、上記第３の絶縁膜上の第２の
非単結晶半導体層を選択的に除去する工程と、上記第２
の非単結晶半導体層に第２導電型の不純物を添加する工
程と、上記第３の絶縁膜を除去する工程と、上記第２の
非単結晶半導体層を熱酸化してその表面に酸化膜を形成
するとともに第２の非単結晶半導体層中の不純物を上記
基体内に拡散して第２導電型の第１半導体領域を形成す
る工程と、上記第２の絶縁膜と第１の非単結晶半導体層
を除去する工程と、上記第１半導体領域に隣接する基体
表面に第２導電型の不純物を導入して第２半導体領域を
形成する工程と、第１導電型の不純物を上記第２半導体
領域に導入する工程とから構成されている。

（作用）この発明の方法では、ｎ型単結晶基板あるいはｎ型エピ
タキシャル層上に５００人程０の第１のシリコン酸化膜
、１０００人程度０第１の多結晶シリコン膜を形成した
後、１０００人程度０第１のシリコン窒化膜、５０００
人程度０第２のシリコン酸化膜からなる第１の絶縁層を
形成する。次に将来活性ベース領域となる部分を除いて
第１の絶縁層を蝕刻し、第１の多結晶シリコン膜を露呈
させる。このとき、第１の多結晶シリコン膜は、第１の
絶縁層と蝕刻選択性を有するため、蝕刻停止の目安とな
り、下地のｎ型単結晶基板あるいはｎ型エピタキシャル
層に損傷を与えない。また、集積回路の場合、素子分離
用酸化膜、フィールド酸化膜の目減りを防止する効果が
ある。

次に全面に１０００人程度０第３のシリコン窒化膜と１
０００人程度０第３のシリコン酸化膜を成長させた後に
異方性蝕刻を行なうと、第３のシリコン酸化膜が第１の
絶縁層の側面にのみ残り、この側面に残った第３のシリ
コン酸化膜をマスクに第３のシリコン窒化膜が第１の絶
縁層の周囲に自己整合的にバターニングされる。このと
きも第１の多結晶シリコン膜が蝕刻停止の目安となり、
下地ｎ型単結晶基板あるいはｎ型エピタキシャル層に対
する損傷、フィールド酸化膜の目減りを防ぐ効果がある
。

さらに第３のシリコン酸化膜を剥離した後、第３のシリ
コン窒化膜をマスクに選択酸化を行ない、外部ベース拡
散用の窓を自己整合的に決定する。

次に第３のシリコン窒化膜、第２のシリコン酸化膜を剥
離する。このとき第２のシリコン酸化膜上の第１のシリ
コン窒化膜も側面が蝕刻され、オーバーハング構造が得
られる。さらに第１の多結晶シリコン膜を剥離し、全体
を異方性蝕刻し、第２のシリコン窒化膜の外側にある第
１のシリコン酸化膜を蝕刻して単結晶層を露呈させた後
に第２の多結晶シリコン膜を成長させ、さらに全面にレ
ジストを塗布する。このとき第１の絶縁層上にはレジス
トが薄く塗布され、この後に全面を蝕刻すると、第１の
絶縁層上の第２の多結晶シリコン膜の蝕刻速度が速くな
り、第１の絶縁層上以外の位置に第２の多結晶シリコン
膜を残すことができる。

このとき、活性ベース領域は第１の絶縁層で保護されて
おり、異方性蝕刻の損傷は入らない。

次に第２のシリコン酸化膜を剥離し、第２の多結晶シリ
コン族を酸化する。このとき、第１のシリコン窒化膜の
下は酸化されず、また、第１のシリコン窒化膜をオーバ
ーハング状に形成した箇所は酸化され、この酸化膜によ
り自己整合的にエミッタ拡散領域と外部ベース領域とが
分離される。

（実施例）以下、図面を参照しての実施例を説明する。第１図（ａ
）ないし第１図（ｎ）はこの発明の半導体装置をｎｐｎ
型のバイポーラトランジスタの製造方法に実施した場合
の工程を順を追って示した断面図である。

まず、ｎ型のシリコン半導体基板１０上にｎ４型層１１
を形成する。このｎ＋型層１１はｎ＋埋込層と呼ばれて
いるものであり、コレクタの寄生抵抗を低減するために
形成している。そして、このｎ＋型Ｐ１１の形成方法は
、アンチモン、ヒ素等のｎ型不純物を熱拡散法で基板１
０に導入することにより形成してもよいし、またはイオ
ン注入法を用いて形成することもできる。また、このｎ
＋型層１１はフォトリソグラフィ技術を用いて、将来、
ｎｐｎトランジスタが形成される位置の下部に選択的に
形成する。次に、エピタキシャル成長法を用いて、全面
にｎ型のエピタキシャル層１２を例えば１μｍないし２
μｍ程度成長させる。この後、素子分離を行なう。この
素子分離の技術には、ｐｎ接合を利用する方法、選択酸
化を利用する方法、溝切構造を利用する方法、等種々が
あるが、この実施例では埋込酸化膜を用いることにする
。すなわち、埋込酸化ＰＡ１３を基板１０とエピタキシ
ャル−１２どの境界部分及びエピタキシャル層１２内に
それぞれ熱酸化法により選択的に成長させることにより
、他のトランジスタとの素子分離を行なうとともにベー
ス、エミッタ領域１２ＡとコレクタＮ極取り出し領域１
２３との素子分離を行なう。さらに、分離されたコレク
タ電極取り出し領ＩＩｉ！１２Ｂには、コレクタ寄生抵
抗を低減させる目的で、フォトリソグラフィ技術を用い
て選択的にｎ型の不純物を導入する。この不純物導入工
程は、素子分離前に熱拡散法またはイオン注入法により
導入するようにしてもよいし、あるいは素子分離後に熱
拡散法またはイオン注入法により導入するようにしても
よい。

この後、表面のシリコン酸化膜を除去してエピタキシャ
ルＰ１２からなるベース、エミッタ領［１２Ａとコレク
タ電極取り出しｗＡ域１２１３を露呈した後、例えば熱
酸化法によりシリコン酸化膜（ｓｉｏ２）１４を５００
人程堆積長させる。次に全面に減圧化学的気相成長法（
減圧ＣＶＤ法）などにより多結晶シリコン摸１５を、同
じく減圧ＣＶＤ法などによりシリコン窒化膜（ＳｉＮ）
１ｉ３をそれぞれ１０００人程度成長させる。さらに全
面に減圧ＣＶＤ法もしくは常圧ＣＶＤ法によりシリコン
酸化膜１７を５００ｏ人程度、減圧ＣＶＤ法によりシリ
コン窒化膜１８を２０００人程度堆積ぞれ成長させる（
第１図（ａ））。

なお、これらシリコン窒化Ｉｌ！１６．１８及びシリコ
ン酸化［７の成長方法は、プラズマを利用した化学的気
相成長法によっても可能である。

次に、フォトリソグラフィ技術を用い、ＣＦ４等のガス
を用いた反応性イオン蝕刻法により上記シリコン窒化８
１１８、シリコン酸化ｐＡ１７及びシリコン窒化膜１６
を順次蝕刻する。この蝕刻は、多結晶シリコンｐＩＡ１
５の表面を露呈させたところで停止させることが可能で
あり、分離用の埋込酸化１］ｉ１３の目減りと、エピタ
キシャル層１２に対して損傷が与えられることの両方が
防止できる。次に減圧ＣＶＤ法によりシリコン窒化ＩＩ
！１１９を１０００人程度１シリコン酸化ｌ！２０を３
０００人程度堆積ぞれ成長させて、第１図（ｂ）のよう
な構造を得る。なお、このシリコン窒化ＷＡ１９及びシ
リコン酸化ｌｌ＊２０の成長にプラズマを用いたＣＶＤ
法を利用することができる。

次に第１図（Ｃ）に示すように、コレクタ電極取り出し
領域１２３上のみに有機物からなるレジスト２１を大き
な形状でバターニングして残し、ＣＦ４等のガスを用い
た反応性ドライ蝕剣法等の異方性蝕刻を施し、シリコン
窒化ｐｌＡ１８、シリコン酸化膜１７、シリコン窒化膜
１６の側面並びにレジスト２１の下、すなわちコレクタ
電極取り出し領域１２３上にのみシリコン酸化膜２０と
シリコン窒化膜１９を残す。なお、この異方性蝕刻の際
にも多結晶シリコン幌１５の表面を露呈させたところで
停止させることが可能であり、分離用の埋込酸化Ｍ＃１
３の目減りと、エピタキシャル層１２に対して損傷が与
えられることの両方が防止できる。次に、レジスト２１
をＩＳ！Ｉ素プラズマ中で燃焼させる等の方法により剥
離し、緩衝フッ酸水溶液等でシリコン酸化膜２０を除去
することにより第１図（ｄ）のような構造を得る。この
とき、分離用の埋込酸化膜１３上は多結晶シリコン１１
９１５で保護されているため、この膜１３の模厚の目減
りは生じない。

次に、第１図（ｅ）に示すように、シリコン窒化１１９
をマスクに選択酸化を行ない、ベース、エミッタ領域＋
２Ａにシリコン酸化膜２２を３０００六■叶成長させる
。

この後、ＣＦ４などのガスを用いた等方性プラズマ蝕刻
法を用い、シリコン酸化膜１９及びシリコン窒化ｌ１１
１８、コレクタ電極取り出し領域１２３上の多結晶シリ
コン躾１５を除去し、さらに第１図（ｆ）に示すように
シリコン酸化１１１１７の下部にオーバーハング部２３
を０．３μｍはど形成する。

続いて全面をＣＦ４などのガスを用いた異方性蝕刻法に
より蝕刻し、シリコン酸化Ｊ１１７の下に位置している
部分のシリコン酸化膜１４のみを残して他は除去する。

このとき、外部ベース領域用の拡散窓２５が、第１図（
ｇ）に示すように自己整合的に形成される。次に、多結
晶シリコン膜２６を減圧ＣＶＤ法により４０００人〜５
ｏｏｏ人の厚みに成長させた後、有機物としてのレジス
ト２７を全面に塗布する。このとき、第１図１）に示す
ように、シリコン酸化膜１７上にはレジスト２７が薄り
塗布され、これをＣＱ２等のガスを用いたプラズマ蝕刻
法等により全面を蝕刻する。これにより、シリコン酸化
［９１７上でのレジスト２７の蝕刻が早く終了し、多結
晶シリコン膜２６がシリコン酸化膜１７上から除去され
、結局、第１図（ｈ）のような構造が得られる。

続いて上記レジスト２７を酸素プラズマ雰囲気中で燃焼
させる等の方法により剥離した後、多結晶シリコン膜２
６を堆積し、ベース、エミッタ領域１２Ａとコレクタｆ
ｆ１Ａ取り出し領域１２３とがそれぞれ独立してしかも
充分に覆われるような大きな範囲でパターニングを行な
い多結晶シリコン膜２６Ａ。

’　　　２６Ｂを形成する。さらにレジスト２８を塗布
し、第１図（ｉ）に示すように、これをコレクタ電極取
り出し領域１２Ｂ上の多結晶シリコン膜２６Ｂが露出す
るような形状にバターニングした後、これをマスクに例
えばイオン注入法によりリン（Ｐ）等のｎ型不純物を多
結晶シリコンＡａ２６Ｂに添加する。

この後、上記レジスト２８を除去した後、新たにレジス
ト２つを塗布し、第１図（ｊ）に示すように、これをベ
ース、エミッタｍ［１２Ａ上の多結晶シリコンＭＱ２６
Ａが露出するような形状にバターニングした後、これを
マスクに例えばイオン注入法によりボロン（Ｂ）等のｎ
型不純物を多結晶シリコン膜２６Ａに添加した後、シリ
コン酸化膜１７を例えば緩衝フッ酸水溶液等により剥離
する。

次に、上記レジスト２９を除去した後、多結晶シリコン
ｐＩＡ２６Ａ、　２６Ｂを熱酸化法等によって酸化し、
それぞれの表面に４０００人程度０シリコン酸化膜３０
を形成する。このとき、第１図（ｋ）に示すように、予
めｎ型不純物が添加されているベース電極用の多結晶シ
リコン膜２６Ａから不純物が拡散され、ｐ＋型の外部ベ
ース領域３１が形成される。また、予めｎ型不純物が添
加されている多結晶シリコンＩＩ！１２６Ｂからも不純
物が拡散され、前記コレクタ電極取り出し領域１２３の
位置にｎｌのコレクタ補償拡散領域１２Ｇが形成される
。さらに、オーバーハング部下に埋め込まれた多結晶シ
リコン酸化突２６Ａが醇化されてシリコン酸化ｌｌｍ３
０′　となり、これによりｐ＋ベース領域とエミッタ拡
散領域とが分離される。

次に、第１図ｉ）に示すように、シリコン窒化膜１６と
、多結晶シリコン１１１５をＣＦ４などのガスを用いた
等方性プラズマ蝕刻法等により！ＩＩ　離し、イオン注
入法等によりボロン等の不純物をベース。

エミッタ領域１２Ａに添加することにより、内部ベース
領域３２を形成する。

次にＣＦ４などのガスを用いた等方性プラズマ蝕剣法あ
るいは緩衝フッ酸水溶液による蝕刻法等により、シリコ
ン酸化膜１４を除去することにより、第１図（ｍ）に示
すようにエミッタ拡散領域形成用の窓を自己整合的に形
成する。エミッタ拡散はこの窓からヒ素（Ａｓ）等のｎ
型不純物をイオン注入法により導入してもよいし、ある
いはｎ型不純物を添加した多結晶シリコン１ｌＩ３３に
より拡散によって形成するようにしてもよい。また予め
多結晶シリコンｇ！３３にボロンとヒ素を添加しておき
、ボロンとヒ素の拡散係数の差を利用し、同時に拡散を
行なって内部ベース領域３２とエミッタ領域３４を形成
するようにしてもよい。

最後に第１図（ｎ）に示すよように、全面にシリコン酸
化膜３５を成長させた後にコンタクトホールを開口し、
全面にアルミニューム等の金属をスパッタリング法等に
より堆積し、これをパターニングしてコレクタミル３６
、エミッタ電場３７、ベース電極３８をそれぞれ形成す
ることによりｎｐｎトランジスタが完成する。

このように上記実施例の製造方法では、単結晶シリコン
層に対して損傷を与える塩素系ガスプラズマを用いたド
ライ蝕刻が行われるときに、将来、エミッタ領域３４が
形成される活性領域（内部ベース領ｔ１３２）上にシリ
コン窒化膜１６が常に残されている。このため、活性領
域の表面は塩素系ガスプラズマの雰囲気にさらされず、
損傷を受けることがない。従って、異方性ドライ蝕刻技
術が有する高い寸法精度を利用して、トランジスタの寸
法の縮小化が実現できる。

また、第１図（ｋ）で示すように、シリコン窒化膜１Ｇ
の側壁と隣接する多結晶シリコン膜２６Ａの酸化により
、多結晶シリコンＩｌｌ　２６Ａによるベース引き出し
電極と、この後のｉ１図（ｍ）の工程で形成されるエミ
ッタ領域３４との分離を行なうようにしているので、両
者がシリコン酸化膜３０′の膜厚という最少の寸法でし
かも自己整合で分離される。

さらに、第１図（ｅ）の工程ではシリコン窒化膜１９を
マスクに選択酸化を行ない、ベース、エミッタ領域１２
Ａ内にシリコン酸化膜２２を成長させるようにしている
ので、ベース、エミッタ領域１２Ａの有効面積が小さく
なり、この後に形成される外部ベース領域３１と内部ベ
ースｗＡ域３２からなるベース＃Ａ域全体の面積も小さ
くなるので、ベース抵抗ｒ　ｂｂ’　の十分な低減を図
ることができるとともにコレクタ、ベース接合容ｆｉｃ
ｊｃの十分な低減も図ることができる。

しかもこの実施例の方法では何等特殊な工程がないので
、製造歩留りの向上と高い量産性とを得ることができる
。

なお、上記実施例ではベース引き出し電極を多結晶シリ
コン膜で構成する場合について説明したが、これは一般
にポリサイドと称されているように、下層が多結晶シリ
コン膜で上層がモリブデン、チタン、タングステン、等
の高融点金属とシリコンとの化合物からなる膜の二層構
造で構成するようにしてもよい。なお、上記実施例で使
用される多結晶シリコン膜２６は非単結晶シリコンの一
例として使用されているものであり、このような非単結
晶シリコンとしては他にアモルファスシリコン等も使用
できる。

［発明の効果］以上説明したようにこの発明によれば、異方性蝕刻法に
よる活性領域に対する損傷の発生を防止することができ
、またベース抵抗の十分な低減を図ることができ、しか
も製造歩留りが高くかつ量産性の高い半導体装置の製造
方法を提供すること。

ができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の方法による製造工程を示
す断面図、第２図はないし第５図はそれぞれ従来例の断
面図である。１０・・・ｎ型のシリコン半導体基板、１１・・・ｎ１
型明、１２・・・ｎ型のエピタキシャル層、１２Ａ・・
・ベース、エミッタ領域、１２Ｂ・・・コレクタ電極取
り出し領域、１２Ｃ・・・コレクタ補償拡散領域、１３
・・・埋込酸化膜、１４・・・シリコン酸化膜、１５・
・・多結晶シリコン膜、１Ｇ・・・シリコン窒化膜、１
１・・・シリコン酸化膜、１８・・・シリコン窒化膜、
１９・・・シリコン窒化膜、２０・・・シリコン酸化膜
、２１・・・レジスト、２２・・・シリコン酸化膜、２
３・・・オーバーハング部、２５・・・外部ベース１１
用の拡散窓、２６・・・多結晶シリコン膜、２７．２８
．２９・・・レジスト、３０．３０’　・・・シリコン
酸化膜、３１・・・外部ベース領域、３２・・・内部ベ
ース領域、３３・・・多結晶シリコン暎、３４・・・エ
ミッタ領域、３５・・・シリコン酸化膜、３６・・・コ
レクタＮ極、３７・・・エミッタ電極、３８・・・ベー
ス電極。

Claims

【特許請求の範囲】

（１）第１導電型の半導体基体上に第１の絶縁膜並びに
第１の非単結晶半導体層を順次成長させる工程と、この
上に耐酸化性の第２の絶縁膜、この第２の絶縁膜と蝕刻
選択比を有する第３の絶縁膜及び耐酸化性の第４の絶縁
膜からなる第１の絶縁層を選択的に形成する工程と、表
面に耐酸化性の第５の絶縁膜とこの第５の絶縁膜と選択
蝕刻性を有する第６の絶縁膜を順次成長させる工程と、
異方性蝕刻法により上記第５、第６の絶縁膜を上記第１
の絶縁層の側面に残す工程と、上記工程で残された第６
の絶縁膜を除去する工程と、上記第５の絶縁膜をマスク
としてその周囲の基体表面を選択的に酸化し埋込酸化層
を形成する工程と、上記工程で残された第５、第４の絶
縁膜を除去するとともに上記第３の絶縁膜の下部に上記
第２の絶縁膜及び第１の非単結晶半導体層によるオーバ
ーハング部を形成する工程と、異方性蝕刻法により上記
埋込酸化層と第３の絶縁膜との間を露出させる工程と、
全面に第２の非単結晶半導体層を形成する工程と、上記
第３の絶縁膜上の第２の非単結晶半導体層を選択的に除
去する工程と、上記第２の非単結晶半導体層に第２導電
型の不純物を添加する工程と、上記第３の絶縁膜を除去
する工程と、上記第２の非単結晶半導体層を熱酸化して
その表面に酸化膜を形成するとともに第２の非単結晶半
導体層中の不純物を上記基体内に拡散して第２導電型の
第１半導体領域を形成する工程と、上記第２の絶縁膜と
第１の非単結晶半導体層を除去する工程と、上記第１半
導体領域に隣接する基体表面に第２導電型の不純物を導
入して第２半導体領域を形成する工程と、第１導電型の
不純物を上記第２半導体領域に導入する工程とを具備し
たことを特徴とする半導体装置の製造方法。
（２）前記第２の非単結晶半導体層を形成した後にその
表面に有機物を塗布し、異方性蝕刻法により蝕刻を行な
って表面を平坦化することにより、第２の非単結晶半導
体層を選択的に除去するようにした特許請求の範囲第１
項に記載の半導体装置の製造方法。
（３）前記第１及び第２の非単結晶半導体層の代わりに
ポリサイド層を用いるようにした特許請求の範囲第１項
に記載の半導体装置の製造方法。