JPH03200336A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03200336A JPH03200336A JP34011589A JP34011589A JPH03200336A JP H03200336 A JPH03200336 A JP H03200336A JP 34011589 A JP34011589 A JP 34011589A JP 34011589 A JP34011589 A JP 34011589A JP H03200336 A JPH03200336 A JP H03200336A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- groove
- silicon film
- dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 6
- 238000000992 sputter etching Methods 0.000 abstract description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000002955 isolation Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に製造方法に関し、特にバイポーラ
素子における分離構造の形成方法に関する。
素子における分離構造の形成方法に関する。
バイポーラ素子でのベース／コレクタ間の分離はｐ−ｎ
接合かＬＯＣＯ８（ＬＯｃａｌ ０ｘｉｄａｔｉｏｎｏ
ｆ ５ｉｌｉｃｏｎ）が用いられている。
接合かＬＯＣＯ８（ＬＯｃａｌ ０ｘｉｄａｔｉｏｎｏ
ｆ ５ｉｌｉｃｏｎ）が用いられている。
従来技術を用いた場合ｐ−ｎ接合は寄生容量によって高
速性が損なわれ、ＬＯＣＯ８では分離幅が大きく特に深
い分離ができないなどの欠点を有していた。
速性が損なわれ、ＬＯＣＯ８では分離幅が大きく特に深
い分離ができないなどの欠点を有していた。
本発明の半導体装置の製造方法は、シリコン中に溝を形
成した後、酸化あるいは絶縁膜の堆積によって全面に絶
縁膜を形成し、続いて異方性イオンエツチングによって
溝底部の絶縁膜だけを除去することによって溝の側壁部
だけに絶縁膜を残し、その後湾を選択的にシリコン膜で
埋込む際にドーピングする不純物を制御することによっ
てバイポーラ素子の基本構造を形成するという特徴を有
している。溝の側壁部だけに残された絶縁膜は分離のた
めに用いられることになる。
成した後、酸化あるいは絶縁膜の堆積によって全面に絶
縁膜を形成し、続いて異方性イオンエツチングによって
溝底部の絶縁膜だけを除去することによって溝の側壁部
だけに絶縁膜を残し、その後湾を選択的にシリコン膜で
埋込む際にドーピングする不純物を制御することによっ
てバイポーラ素子の基本構造を形成するという特徴を有
している。溝の側壁部だけに残された絶縁膜は分離のた
めに用いられることになる。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
シリコン基板１上に二酸化シリコン膜２を形成したあと
に溝３を形成し、シリコン基板１０表面が露出させたあ
とｎ型不純物を高濃度ドープしながら溝３を単結晶シリ
コン膜４で埋込み、表面に二酸化シリコン膜５を堆積し
た後、単結晶シリコン膜４の内部にイオンエツチングで
更に溝６を形成した状態を第１図ａは示している。この
あと全面を熱酸化して二酸化シリコン膜７を形成し、全
面にＣＶＤ法で窒化シリコン膜８を堆積した後、異方性
イオンエツチングで溝６の底部の窒化シリコン膜および
二酸化シリコン膜を除去してシリコンを露出させた状態
が第１図すである。このようにして形成した溝６の内部
をｎ型シリコン層で選択的に埋込み、引き続いてｐ型シ
リコン層で選択的に埋込むことによって、第１図Ｃに示
したように、薄い絶縁膜（二酸化シリコン膜７と窒化シ
リコン膜８から成る）で分離されたコレクタ領域９およ
びベース領域１００基本構造が形成することができる。
に溝３を形成し、シリコン基板１０表面が露出させたあ
とｎ型不純物を高濃度ドープしながら溝３を単結晶シリ
コン膜４で埋込み、表面に二酸化シリコン膜５を堆積し
た後、単結晶シリコン膜４の内部にイオンエツチングで
更に溝６を形成した状態を第１図ａは示している。この
あと全面を熱酸化して二酸化シリコン膜７を形成し、全
面にＣＶＤ法で窒化シリコン膜８を堆積した後、異方性
イオンエツチングで溝６の底部の窒化シリコン膜および
二酸化シリコン膜を除去してシリコンを露出させた状態
が第１図すである。このようにして形成した溝６の内部
をｎ型シリコン層で選択的に埋込み、引き続いてｐ型シ
リコン層で選択的に埋込むことによって、第１図Ｃに示
したように、薄い絶縁膜（二酸化シリコン膜７と窒化シ
リコン膜８から成る）で分離されたコレクタ領域９およ
びベース領域１００基本構造が形成することができる。
以後のプロセスとしては引き続いてｎ型シリコン層を成
長した後通常のプロセスを用いてエミッタ領域を作るこ
ともできるし、同様な分離構造を形成した後エミッタ領
域となるｎ型シリコン層を選択成長することも可能であ
る。このようにしてｎｐｎバイポーラ素子の基本構造が
できることになる。不純物の型を入換えればｐｎｐバイ
ポーラ素子の基本構造ができることは言うまでもない。
長した後通常のプロセスを用いてエミッタ領域を作るこ
ともできるし、同様な分離構造を形成した後エミッタ領
域となるｎ型シリコン層を選択成長することも可能であ
る。このようにしてｎｐｎバイポーラ素子の基本構造が
できることになる。不純物の型を入換えればｐｎｐバイ
ポーラ素子の基本構造ができることは言うまでもない。
第２図は本発明の他の実施例の縦断面図である。
シリコン基板１１上に二酸化シリコン膜１２を形成した
あとに溝１３を形成し、シリコン基板１１の表面が露出
させた後、溝１３の内部をｎ型不純物を高濃度ドープし
ながら単結晶シリコン膜１４で埋込んだ後、全面を多結
晶シリコン膜１５で被覆する。その多結晶シリコン膜１
５にｎ型不純物を拡散あるいはイオン注入で高濃度ドー
プした後、表面に絶縁膜１６（たとえば二酸化シリコン
膜と窒化シリコン膜の二層膜など）状態を第２図ａは示
している。周囲に単結晶シリコン膜１４が残るようにし
て溝１７を形成した後、全面を酸化して熱酸化して二酸
化シリコン膜１８を形成し、全面にＣＶＤ法で窒化シリ
コン膜１９を堆積した後、異方性イオンエツチングで溝
−１７の底部の窒化シリコン膜および二酸化シリコン膜
を除去してシリコンを露出させ、溝１７の内部をｎ型シ
リコン膜２０で選択的に埋込み、引き続いてｐ型シリコ
ン膜２１で選択的に埋込んだ状態が第２図すである。
あとに溝１３を形成し、シリコン基板１１の表面が露出
させた後、溝１３の内部をｎ型不純物を高濃度ドープし
ながら単結晶シリコン膜１４で埋込んだ後、全面を多結
晶シリコン膜１５で被覆する。その多結晶シリコン膜１
５にｎ型不純物を拡散あるいはイオン注入で高濃度ドー
プした後、表面に絶縁膜１６（たとえば二酸化シリコン
膜と窒化シリコン膜の二層膜など）状態を第２図ａは示
している。周囲に単結晶シリコン膜１４が残るようにし
て溝１７を形成した後、全面を酸化して熱酸化して二酸
化シリコン膜１８を形成し、全面にＣＶＤ法で窒化シリ
コン膜１９を堆積した後、異方性イオンエツチングで溝
−１７の底部の窒化シリコン膜および二酸化シリコン膜
を除去してシリコンを露出させ、溝１７の内部をｎ型シ
リコン膜２０で選択的に埋込み、引き続いてｐ型シリコ
ン膜２１で選択的に埋込んだ状態が第２図すである。
引き続き全面に多結晶シリコン膜２２を堆積し、その多
結晶シリコン膜２２にｐ型不純物を拡散あるいはイオン
注入で高濃度ドープした後、表面に絶縁膜２３（たとえ
ば二酸化シリコン膜と窒化シリコン膜の二層膜など）を
形成し、異方性イオンエツチングで側壁部だけに絶縁膜
２３を残した後、ｎ型車結晶シリコン膜２４の選択成長
（シリコンおよび多結晶シリコンの上だけ）を行い、平
坦化用の膜（たとえばレジスト）で全面を被覆した後、
エッチバックによって多結晶シリコン膜２２上のｎ型車
結晶シリコン膜２４を除去し、平坦化用の膜を除去する
ことによって、第２図Ｃに示したｎｐｎバイポーラ素子
の基本構造ができる。この構造は素子分離構造のマスク
に対して自己整合的にエミッタまで形成するため微細化
が容易な方法であり、また寄生容量がきわめて少ないこ
とと合わせ高速のバイポーラ素子を形成することができ
た。
結晶シリコン膜２２にｐ型不純物を拡散あるいはイオン
注入で高濃度ドープした後、表面に絶縁膜２３（たとえ
ば二酸化シリコン膜と窒化シリコン膜の二層膜など）を
形成し、異方性イオンエツチングで側壁部だけに絶縁膜
２３を残した後、ｎ型車結晶シリコン膜２４の選択成長
（シリコンおよび多結晶シリコンの上だけ）を行い、平
坦化用の膜（たとえばレジスト）で全面を被覆した後、
エッチバックによって多結晶シリコン膜２２上のｎ型車
結晶シリコン膜２４を除去し、平坦化用の膜を除去する
ことによって、第２図Ｃに示したｎｐｎバイポーラ素子
の基本構造ができる。この構造は素子分離構造のマスク
に対して自己整合的にエミッタまで形成するため微細化
が容易な方法であり、また寄生容量がきわめて少ないこ
とと合わせ高速のバイポーラ素子を形成することができ
た。
以上説明したように本発明は、自己整合的に形成した絶
縁膜を分離に用いているため微細化に適した方法であり
、また寄生容量がきわめて少ないことも合わせ高速のバ
イポーラ素子を形成できるという効果がある。
縁膜を分離に用いているため微細化に適した方法であり
、また寄生容量がきわめて少ないことも合わせ高速のバ
イポーラ素子を形成できるという効果がある。
第１図（ａ）〜（ｃ）および第２図（ａ）〜（ｃ）は本
発明の一実施例及び他の実施例の縦断面図である。 ｌ、１１・・・・・・シリコン基板、２，５，７，１２
゜１８・・・・・・二酸化シリコン膜、３，６，１３．
１７・・・・・・溝、４，１４・・・・・・単結晶シリ
コン膜、８，１９・・・・・・窒化シリコン膜、９・・
・・・・コレクタ領域、１０・・・・・・ベース領域、
１５．２２・・・・・・多結晶シリコン膜、１６．２３
・・・・・・絶縁膜、２０・・・・・・ｎ型シリコン膜
、２１・・・・・・ｐ型シリコン膜、２４・・・・・・
ｎ型多結晶シリコン膜。
発明の一実施例及び他の実施例の縦断面図である。 ｌ、１１・・・・・・シリコン基板、２，５，７，１２
゜１８・・・・・・二酸化シリコン膜、３，６，１３．
１７・・・・・・溝、４，１４・・・・・・単結晶シリ
コン膜、８，１９・・・・・・窒化シリコン膜、９・・
・・・・コレクタ領域、１０・・・・・・ベース領域、
１５．２２・・・・・・多結晶シリコン膜、１６．２３
・・・・・・絶縁膜、２０・・・・・・ｎ型シリコン膜
、２１・・・・・・ｐ型シリコン膜、２４・・・・・・
ｎ型多結晶シリコン膜。
Claims (1)
- シリコン上に形成された二酸化シリコン膜に溝を形成し
てシリコン表面を露出させ前記溝をシリコンの選択成長
膜で埋込んだ構造に対し、前記シリコンの選択成長膜の
領域の一部が残るような形状の溝を形成し、側壁部分を
絶縁膜で被覆したあと前記溝を選択的にシリコンで埋込
むことを特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34011589A JPH03200336A (ja) | 1989-12-27 | 1989-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34011589A JPH03200336A (ja) | 1989-12-27 | 1989-12-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03200336A true JPH03200336A (ja) | 1991-09-02 |
Family
ID=18333866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34011589A Pending JPH03200336A (ja) | 1989-12-27 | 1989-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03200336A (ja) |
-
1989
- 1989-12-27 JP JP34011589A patent/JPH03200336A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| KR100207337B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS6326552B2 (ja) | ||
| JPH06151727A (ja) | ＢｉＣＭＯＳ集積回路用のＳＯＩ構造 | |
| JPS6347963A (ja) | 集積回路とその製造方法 | |
| JPH07105436B2 (ja) | 半導体装置の製造方法 | |
| JP3107806B2 (ja) | 半導体装置の製造方法 | |
| JPH0513535B2 (ja) | ||
| JPH03200336A (ja) | 半導体装置の製造方法 | |
| JPH07235547A (ja) | 半導体集積回路の製造方法 | |
| JP2812282B2 (ja) | 半導体装置の製造方法 | |
| JPH0355848A (ja) | 半導体装置の製造方法 | |
| JPS62183558A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS60211958A (ja) | 半導体装置 | |
| JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| US6830988B1 (en) | Method of forming an isolation structure for an integrated circuit utilizing grown and deposited oxide | |
| JPH03131037A (ja) | 半導体装置の製造方法 | |
| JPH01253272A (ja) | バイポーラトランジスタ | |
| JPH0384932A (ja) | 半導体装置およびその製造方法 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH04113627A (ja) | バイポーラトランジスタの製造方法 | |
| JPH04137733A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS63241964A (ja) | 半導体装置の製造方法 |