JPH0355848A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0355848A
JPH0355848A JP19174289A JP19174289A JPH0355848A JP H0355848 A JPH0355848 A JP H0355848A JP 19174289 A JP19174289 A JP 19174289A JP 19174289 A JP19174289 A JP 19174289A JP H0355848 A JPH0355848 A JP H0355848A
Authority
JP
Japan
Prior art keywords
film
silicon
type
trench
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19174289A
Other languages
English (en)
Inventor
Hiroshi Kitajima
洋 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19174289A priority Critical patent/JPH0355848A/ja
Publication of JPH0355848A publication Critical patent/JPH0355848A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、イボーラ素子の
製造方法に関する。
特にバ 〔従来の技術〕 寄生容量の低減はデバイスの高速化にとって重要である
。寄生容量を低減させる目的で素子分離領域内に多結晶
を埋込んでコンタクトをとる構造が考えられている。
第4図はエクステンデッド・アブストラクツ・オフ・デ
ィ・エイティーンス・フンファレンス・オン・ソリッド
・ステイト・デバイセズ・アンド●マテリアルズ(Ex
tended Abstracts of  the1
8th Conference on SOLID S
TATE DEVICESAND MATERIALS
,TOKY0.1986)の279ページに記載されて
いるもので、上記の構造を作るプロセスの一例である。
まず、シリコン基板13にn+埋込層14を形或した後
、p型単結晶シリコン層l5、二酸化シリコン膜16、
窒化シリコン膜17、二酸化シリコン膜18を順次堆積
した後、溝19を設ける(第4図(a))。
次に溝の側壁だけに窒化シリコン膜20を形威し(全面
に堆積した後、異方性イオンエッチングで側壁部以外を
除去する)、溝19の底部に熱酸化で二酸化シリコン膜
21を形或する(第4図(b))。
次に、溝19を多結晶シリコン膜22で埋込み、フォト
レジスト23で平坦化する。
その後、溝19の周囲だけ多結晶シリコン膜22を残し
、溝19を二酸化シリコン膜24で埋込んだあとイオン
注入によってp型単結晶シリコン層15中にp型のベー
ス領域25とn型のエミッタ領域26を形成することに
よって第4図(d)のようなnpnバイポーラ素子の基
本構造を作っている。
〔発明が解決しようとする課題〕
上述した従来の製造方法はプロセスが非常に複雑である
という欠点を有していた。
〔課題を解決するための手段〕
本発明では、シリコン選択エビタキシャル或長で埋込層
上部(コレクタ領域の一部)を形威した後、シリコンの
非選択エビタキシャル成長テベース領域をコレクタ領域
上に、引出し電極の多結晶シリコン膜を二酸化シリコン
膜上にそれぞれ形威し、その上にエミッタ領域を形或す
るという特徴を有している。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図は本発明の第1の実施例の縦断面図である。シリ
コン基板1上に二酸化シリコン膜2を形成したあとに溝
3を形成し、シリコン基板1の表面を露出させたあとn
型不純物をドープしなから溝3を単結晶シリコン膜4で
埋込んだ後、p型不純物をドープしながら全面にシリコ
ン膜を堆積した状態を第l図(a)は示している。この
シリコン膜は単結晶シリコン膜4の上の部分はp型単結
晶シリコン膜5となり、二酸化シリコン膜2の上の部分
はp型多結晶シリコン膜6となる。
p型多結晶シリコン膜6をバターニングして溝3の周囲
だけを残して除去した後、熱酸化による薄い二酸化シリ
コン膜7とCVD法(ChemicalVapor D
eposition)による窒化シリコン膜8を順次形
成し、溝3のバタ一二冫グを行ったマスクの反転マスク
を用いてp型単結晶シリコン膜5の上だけに窒化シリコ
ン膜8が残るようなパターニングを行い、熱酸化によっ
てp型多結晶シリコン膜6の上だけに(およびp型単結
晶シリコン膜5との境界領域に)二酸化シリコン膜9を
形戊した状態を第1図bは示している。
窒化シリコン膜8およびその下の二酸化シリコン膜7を
除去したのちn型不純物をドープしながら多結晶シリコ
ン膜10を形戊すれば第1図(c)に示したようにnp
nバイボーラ素子の基本構造ができることになる。不純
物の型を入換えればpnpバイポーラ素子の基本構造が
できることは言うまでもない。なお第1図ではコレクタ
領域は省いたが第1図(a)の構造を形威する前にコレ
クタ領域に溝加工を施してn型単結晶シリコン膜で選択
的に埋込み、上にキャップをしておく方法や、第1図(
C)の構造を形威した後にコレクタ領域に溝加工を施し
、選択的にタングステン膜を戒長させる方法などが可能
である。
次に、本発明の第2の実施例として、第1図に示した第
1の実施例の多結晶シリコン膜10の代わりに、シリコ
ンの選択戒長を用いて、n型単結晶シリコン膜1lを形
成すれば第2図に示したように、平坦にすぐれ、エミッ
タ抵抗の小さいnpnバイボーラ素子の基本構造を作る
ことができる。
ただしエミッタ領域の形或にあたっては第1の実施例よ
り高温を必要とするため、微細化の要求があまりきつく
ないバイボーラ素子に向いている。
上述した本発明の第2の実施例を用いれば、ベースとエ
ミッタがすべてシリコンから成るバイポーラ素子ができ
あがるが、同様のプロセスを用いエミッタを他の物質に
代えれば、ヘテロバイボーラ素子をつくることができる
。第3図はエミッタをガリウムリン膜12に代えた構造
を示している。この構造は第2図におけるシリコン膜1
1の選択成長の代りにガリウムリン膜12の選択或長を
行えば容易に得ることが出来る。ガリウムリン膜12の
選択成長の後は二酸化シリコン膜による被覆、コンタク
ト用穴あけ、配線といった低温プロセスであるため、第
3図の構造はそのまま最後まで維持される。
〔発明の効果〕
以上説明したように本発明は、寄生容量がきわめて少な
いことから高速のバイポーラ素子を形戊できる方法であ
り、初期に形成してあったp型シリコン領域を活性領域
として用いる従来法と較べると、後から活性領域を選択
戊長で形或することによりプロセスが非常に簡単になる
という効果がある。
【図面の簡単な説明】
第1図(a) , (b) , (C) ,第2図,第
3図はそれぞれ本発明の第1,第2第3の実施例の縦断
面図、第4図は従来法の縦断面図である。 1,13・・・・・・シリコン基板、2,7,9,16
,18,21.24・・・・・・二酸化シリコン!3.
19・・・・・・溝、4・・・・・・単結晶シリコン膜
、5・・・・・・p型単結晶シリコン膜、6・・・・・
・p型多結晶シリコン膜、8,17.20・・・・・・
窒化シリコン膜、11・・・・・・n型単結晶シリコン
膜、12・・・・・・ガリウムリン膜、14・・・・・
・n+埋込層、10.22・・・・・・多結晶シリコン
L23・・・・・・フォトレジスト、25・・・・・・
ベース領域、26・・・・・・エミッタ領域。

Claims (1)

    【特許請求の範囲】
  1.  シリコン基板上に形成された二酸化シリコン膜に溝を
    形成して前記シリコン基板の表面を露出させ前記溝をシ
    リコンの選択成長膜で埋込んだ後、一導電型のキャリア
    を発生するような不純物をドープしたシリコン膜を全面
    に堆積し、前記溝の上部に開口部を有するように酸化シ
    リコンを形成したあと、反対導電型のキャリアを発生す
    るような不純物をドープしたシリコン膜を堆積する工程
    を有することを特徴とする半導体装置の製造方法
JP19174289A 1989-07-24 1989-07-24 半導体装置の製造方法 Pending JPH0355848A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19174289A JPH0355848A (ja) 1989-07-24 1989-07-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19174289A JPH0355848A (ja) 1989-07-24 1989-07-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0355848A true JPH0355848A (ja) 1991-03-11

Family

ID=16279745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19174289A Pending JPH0355848A (ja) 1989-07-24 1989-07-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0355848A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529332A (ja) * 1991-07-22 1993-02-05 Rohm Co Ltd ヘテロ接合バイポーラトランジスタとその製造方法
KR100734216B1 (ko) * 2006-12-27 2007-07-02 (주)포텍건축사사무소 위치이동이 가능한 공동주택 주차장의 차량 진입방지볼라드

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529332A (ja) * 1991-07-22 1993-02-05 Rohm Co Ltd ヘテロ接合バイポーラトランジスタとその製造方法
KR100734216B1 (ko) * 2006-12-27 2007-07-02 (주)포텍건축사사무소 위치이동이 가능한 공동주택 주차장의 차량 진입방지볼라드

Similar Documents

Publication Publication Date Title
JPS6347963A (ja) 集積回路とその製造方法
KR20010070331A (ko) 헤테로접합 바이폴라 트랜지스터의 실리콘-게르마늄베이스를 형성하기 위한 공정
JPH03225870A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP3172031B2 (ja) 半導体装置の製造方法
US5614425A (en) Method of fabricating a bipolar transistor operable at high speed
JPH0355848A (ja) 半導体装置の製造方法
JP3107806B2 (ja) 半導体装置の製造方法
JP3077841B2 (ja) 半導体装置およびその製造方法
TW202002161A (zh) 具有多個射極指與底切外部基極區域之異質接面雙極性電晶體
JP3209443B2 (ja) バイポーラトランジスタの製造方法
JP3136561B2 (ja) 半導体装置の製造方法
JP2748925B2 (ja) バイポーラトランジスタ及びその製造方法
JP3219796B2 (ja) バイポーラ型半導体装置の製造方法
JPS5984469A (ja) 半導体装置の製造方法
JPH03200336A (ja) 半導体装置の製造方法
JPH04137733A (ja) バイポーラトランジスタおよびその製造方法
JP2002222938A (ja) 半導体装置
JPH04348037A (ja) 半導体装置とその製造方法
JPH03131037A (ja) 半導体装置の製造方法
JPH01196169A (ja) 半導体装置の製造方法
JPH02203535A (ja) 半導体装置の製造方法
JPH04322431A (ja) 半導体装置及びその製造方法
JPH0384932A (ja) 半導体装置およびその製造方法
JPH0516175B2 (ja)
JPH027438A (ja) 半導体装置の製造方法