JP3209443B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JP3209443B2 JP3209443B2 JP06524792A JP6524792A JP3209443B2 JP 3209443 B2 JP3209443 B2 JP 3209443B2 JP 06524792 A JP06524792 A JP 06524792A JP 6524792 A JP6524792 A JP 6524792A JP 3209443 B2 JP3209443 B2 JP 3209443B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- forming
- region
- film
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タの製造方法に関する。
タの製造方法に関する。
【０００２】
【従来の技術】現在、シリコン基板を使用したバイポー
ラトランジスタ(bipolar transistor)が広範囲に製造さ
れており、このようなバイポーラトランジスタはＩＣ等
にも利用されている。近年、半導体産業の発展に伴い、
バイポーラトランジスタの高速動作が要求されている。
そこで、バイポーラトランジスタの高速化を図るため、
異なる２種類の半導体間の接合、いわゆるヘテロ接合(h
eterojunction)を利用したヘテロ接合バイポーラトラン
ジスタが提案されている。
ラトランジスタ(bipolar transistor)が広範囲に製造さ
れており、このようなバイポーラトランジスタはＩＣ等
にも利用されている。近年、半導体産業の発展に伴い、
バイポーラトランジスタの高速動作が要求されている。
そこで、バイポーラトランジスタの高速化を図るため、
異なる２種類の半導体間の接合、いわゆるヘテロ接合(h
eterojunction)を利用したヘテロ接合バイポーラトラン
ジスタが提案されている。
【０００３】上記ヘテロ接合バイポーラトランジスタ
は、炭化シリコンがシリコンよりもバンドギャップが大
きいことを利用して、この炭化シリコンをバイポーラト
ランジスタのエッミタ領域に用いることで、ベースから
エミッタへの電荷の注入を防止できる。よって、ベース
のドーピング濃度を高くしてベース抵抗を低くできるの
で、トランジスタの増幅率、動作速度が増大するといっ
たものである。
は、炭化シリコンがシリコンよりもバンドギャップが大
きいことを利用して、この炭化シリコンをバイポーラト
ランジスタのエッミタ領域に用いることで、ベースから
エミッタへの電荷の注入を防止できる。よって、ベース
のドーピング濃度を高くしてベース抵抗を低くできるの
で、トランジスタの増幅率、動作速度が増大するといっ
たものである。
【０００４】このようなヘテロ接合バイポーラトランジ
スタは、特開昭６２−２１６３６４号公報で開示されて
いる。上記公報にて開示されたヘテロ接合バイポーラト
ランジスタは、図５の如く、ｎ型シリコン基板１の表層
部にｎ+ 型コレクタコンタクト領域２が形成されてお
り、この上にｎ型シリコンからなるコレクタ領域３が形
成され、コレクタ領域３上にｐ型シリコンからなるベー
ス領域４が形成されている。そして、ベース領域４上に
ｎ型炭化シリコンからなるエッミタ領域５が形成されて
おり、エッミタ領域５上にエッミタ電極６が設けられて
いる。なお、図中７は絶縁膜である。
スタは、特開昭６２−２１６３６４号公報で開示されて
いる。上記公報にて開示されたヘテロ接合バイポーラト
ランジスタは、図５の如く、ｎ型シリコン基板１の表層
部にｎ+ 型コレクタコンタクト領域２が形成されてお
り、この上にｎ型シリコンからなるコレクタ領域３が形
成され、コレクタ領域３上にｐ型シリコンからなるベー
ス領域４が形成されている。そして、ベース領域４上に
ｎ型炭化シリコンからなるエッミタ領域５が形成されて
おり、エッミタ領域５上にエッミタ電極６が設けられて
いる。なお、図中７は絶縁膜である。
【０００５】
【発明が解決しようとする課題】しかしながら、図５の
ヘテロ接合バイポーラトランジスタにおいては、炭化シ
リコンを使用してエッミタ領域５を形成する際に、高温
処理を必要とするので、ベース領域４の膜厚を薄くする
のが困難であった。これは、トランジスタのさらなる高
速化を図るのに障害となっていた。
ヘテロ接合バイポーラトランジスタにおいては、炭化シ
リコンを使用してエッミタ領域５を形成する際に、高温
処理を必要とするので、ベース領域４の膜厚を薄くする
のが困難であった。これは、トランジスタのさらなる高
速化を図るのに障害となっていた。
【０００６】本発明は、上記に鑑み、さらなる高速化を
実現できるバイポーラトランジスタの製造方法の提供を
目的とする。
実現できるバイポーラトランジスタの製造方法の提供を
目的とする。
【０００７】
【課題を解決するための手段】本発明請求項１によるバ
イポーラトランジスタの製造方法は、シリコン基板上に
酸化シリコン膜を成長させた後、エッチングにより酸化
シリコン膜を選択的に除去して、コレクタ領域およびエ
ミッタ領域形成用のシリコン基板表面が露出した開口を
所定位置に形成する工程、前記工程で形成した開口によ
り露出されたシリコン基板表面に、コレクタ領域および
エミッタ領域形成用の炭化シリコン膜を堆積させる工
程、炭化シリコン膜および酸化シリコン膜を覆うよう、
全面に窒化シリコン膜を堆積させて第１のダミー層を形
成する工程、エッチングによりエミッタ領域形成用開口
側の第１のダミー層を除去した後、酸化シリコン膜を堆
積させる工程、エッチングによりコレクタ領域形成用の
開口側の第１のダミー層を除去してコレクタ領域形成用
の空洞を形成する工程、コレクタ領域形成用炭化シリコ
ン膜を種結晶としてエピタキシャル成長させて、コレク
タ領域形成用空洞内をコレクタ領域となる炭化シリコン
層で充填する工程、エッチングによりコレクタ領域形成
用炭化シリコン膜とエミッタ領域形成用炭化シリコン膜
との間の酸化シリコン膜を除去してシリコン基板を露出
させる工程、前記工程で露出させたシリコン基板の表面
を覆うよう、全面に窒化シリコン膜を堆積させて第２の
ダミー層を形成する工程、エッチングによりエミッタ領
域形成用炭化シリコン膜の直上の第２のダミー層を除去
して、エミッタ領域形成用炭化シリコン膜を露出させる
工程、エミッタ領域形成用炭化シリコン膜を種結晶とし
てエピタキシャル成長させ、第２のダミー層上にエッミ
タ領域となる炭化シリコン層を形成する工程、前記工程
で形成されたエミッタ領域を覆うよう、全面に酸化シリ
コン膜を堆積させる工程、エッチングにより前記工程で
堆積された酸化シリコン膜を除去して、コレクタ 領域側
の第２のダミー層を露出させる工程、エッチングにより
コレクタ領域側の第２のダミー層を除去してベース領域
形成用の空洞を形成する工程、シリコン基板のシリコン
を種結晶としてエピタキシャル成長させ、ベース領域形
成用空洞内をベース領域となるシリコン層で充填する工
程、ならびにエミッタ領域、ベース領域およびコレクタ
領域にエミッタ電極、ベース電極およびコレクタ電極を
それぞれ接続する工程を含むことを特徴としている。
イポーラトランジスタの製造方法は、シリコン基板上に
酸化シリコン膜を成長させた後、エッチングにより酸化
シリコン膜を選択的に除去して、コレクタ領域およびエ
ミッタ領域形成用のシリコン基板表面が露出した開口を
所定位置に形成する工程、前記工程で形成した開口によ
り露出されたシリコン基板表面に、コレクタ領域および
エミッタ領域形成用の炭化シリコン膜を堆積させる工
程、炭化シリコン膜および酸化シリコン膜を覆うよう、
全面に窒化シリコン膜を堆積させて第１のダミー層を形
成する工程、エッチングによりエミッタ領域形成用開口
側の第１のダミー層を除去した後、酸化シリコン膜を堆
積させる工程、エッチングによりコレクタ領域形成用の
開口側の第１のダミー層を除去してコレクタ領域形成用
の空洞を形成する工程、コレクタ領域形成用炭化シリコ
ン膜を種結晶としてエピタキシャル成長させて、コレク
タ領域形成用空洞内をコレクタ領域となる炭化シリコン
層で充填する工程、エッチングによりコレクタ領域形成
用炭化シリコン膜とエミッタ領域形成用炭化シリコン膜
との間の酸化シリコン膜を除去してシリコン基板を露出
させる工程、前記工程で露出させたシリコン基板の表面
を覆うよう、全面に窒化シリコン膜を堆積させて第２の
ダミー層を形成する工程、エッチングによりエミッタ領
域形成用炭化シリコン膜の直上の第２のダミー層を除去
して、エミッタ領域形成用炭化シリコン膜を露出させる
工程、エミッタ領域形成用炭化シリコン膜を種結晶とし
てエピタキシャル成長させ、第２のダミー層上にエッミ
タ領域となる炭化シリコン層を形成する工程、前記工程
で形成されたエミッタ領域を覆うよう、全面に酸化シリ
コン膜を堆積させる工程、エッチングにより前記工程で
堆積された酸化シリコン膜を除去して、コレクタ 領域側
の第２のダミー層を露出させる工程、エッチングにより
コレクタ領域側の第２のダミー層を除去してベース領域
形成用の空洞を形成する工程、シリコン基板のシリコン
を種結晶としてエピタキシャル成長させ、ベース領域形
成用空洞内をベース領域となるシリコン層で充填する工
程、ならびにエミッタ領域、ベース領域およびコレクタ
領域にエミッタ電極、ベース電極およびコレクタ電極を
それぞれ接続する工程を含むことを特徴としている。
【０００８】
【０００９】
【００１０】
【００１１】
【作用】 請求項１の製造方法では、炭化シリコン膜およ
び酸化シリコン膜上に窒化シリコン膜からなる第１のダ
ミー層を形成し、エミッタ領域形成用開口側の第１のダ
ミー層を除去した後、酸化シリコン膜を堆積させ、酸化
シリコン膜を除去して残存しているコレクタ領域形成用
の開口側の第１のダミー層を露出させ、コレクタ領域形
成用の開口側の第１のダミー層を除去し、コレクタ領域
形成用の空洞を形成し、コレクタ領域形成用炭化シリコ
ン膜を種結晶としてエピタキシャル成長させて、コレク
タ領域形成用空洞内にコレクタ領域を形成しているの
で、コレクタ領域のエピタキシャル成長膜は、第１のダ
ミー層によって制御される。また、窒化シリコン膜から
なる第２のダミー層を形成し、全面に酸化シリコン膜を
堆積させ、酸化シリコン膜を除去して、コレクタ領域側
の第２のダミー層を露出させ、コレクタ領域側の第２の
ダミー層を除去してベース領域形成用の空洞を形成し、
シリコン基板のシリコンを種結晶としてエピタキシャル
成長させ、ベース領域形成用空洞内にシリコン膜からな
るベース領域を形成しているので、ベース領域のエピタ
キシャル成長膜は、第２のダミー層によって制御され
る。
び酸化シリコン膜上に窒化シリコン膜からなる第１のダ
ミー層を形成し、エミッタ領域形成用開口側の第１のダ
ミー層を除去した後、酸化シリコン膜を堆積させ、酸化
シリコン膜を除去して残存しているコレクタ領域形成用
の開口側の第１のダミー層を露出させ、コレクタ領域形
成用の開口側の第１のダミー層を除去し、コレクタ領域
形成用の空洞を形成し、コレクタ領域形成用炭化シリコ
ン膜を種結晶としてエピタキシャル成長させて、コレク
タ領域形成用空洞内にコレクタ領域を形成しているの
で、コレクタ領域のエピタキシャル成長膜は、第１のダ
ミー層によって制御される。また、窒化シリコン膜から
なる第２のダミー層を形成し、全面に酸化シリコン膜を
堆積させ、酸化シリコン膜を除去して、コレクタ領域側
の第２のダミー層を露出させ、コレクタ領域側の第２の
ダミー層を除去してベース領域形成用の空洞を形成し、
シリコン基板のシリコンを種結晶としてエピタキシャル
成長させ、ベース領域形成用空洞内にシリコン膜からな
るベース領域を形成しているので、ベース領域のエピタ
キシャル成長膜は、第２のダミー層によって制御され
る。
【００１２】このように、ダミー層によって、コレクタ
領域、ベース領域のエピタキシャル成長膜の制御を行
い、コレクタ領域、ベース領域を平坦な膜とすることが
できるから、デバイスのばらつきが低減される。また、
高温処理を必要とするエミッタ領域形成用炭化シリコン
膜のエピタキシャル成長を行い、第２のダミー層上にエ
ッミタ領域を形成した後、第２のダミー層を除去して、
ベース領域を形成しているから、第２のダミー層でベー
ス領域のエピタキシャル成長を制御し易くなり、ベース
領域の膜厚を薄くできる。そのため、トランジスタの高
速動作に貢献する。
領域、ベース領域のエピタキシャル成長膜の制御を行
い、コレクタ領域、ベース領域を平坦な膜とすることが
できるから、デバイスのばらつきが低減される。また、
高温処理を必要とするエミッタ領域形成用炭化シリコン
膜のエピタキシャル成長を行い、第２のダミー層上にエ
ッミタ領域を形成した後、第２のダミー層を除去して、
ベース領域を形成しているから、第２のダミー層でベー
ス領域のエピタキシャル成長を制御し易くなり、ベース
領域の膜厚を薄くできる。そのため、トランジスタの高
速動作に貢献する。
【００１３】
【実施例】以下、本発明の一実施例を図１ないし図４に
基づいて詳述する。まず、本発明の一実施例に係る方法
によって製造されるバイポーラトランジスタ(bipolar t
ransistor)の構造について、図１を参照しつつ説明す
る。図１は本発明の一実施例に係る方法により製造され
るバイポーラトランジスタの断面図である。
基づいて詳述する。まず、本発明の一実施例に係る方法
によって製造されるバイポーラトランジスタ(bipolar t
ransistor)の構造について、図１を参照しつつ説明す
る。図１は本発明の一実施例に係る方法により製造され
るバイポーラトランジスタの断面図である。
【００１４】このバイポーラトランジスタは、絶縁膜上
にダブルヘテロ接合(double heterojunction) 構造を有
するトランジスタ領域が形成されたものである。すなわ
ち、このバイポーラトランジスタは、図１の如く、面方
位（１００）のシリコン基板上１０に、酸化シリコン
（ＳｉＯ2 ）膜１１が形成され、酸化シリコン膜上１１
に、コレクタ領域となる第１導電型（例えば、ｎ型）立
方晶炭化シリコン（３Ｓ−ＳｉＣ）膜１２が積層され、
第１導電型立方晶炭化シリコン膜１２上に、ベース領域
となる第２導電型（例えば、ｐ型）シリコン（Ｓｉ）膜
１３がヘテロ接合されて積層され、第２導電型シリコン
膜１３上に、エミッタ領域となる第１導電型立方晶炭化
シリコン（３Ｓ−ＳｉＣ）膜１４がヘテロ接合されて積
層されている。
にダブルヘテロ接合(double heterojunction) 構造を有
するトランジスタ領域が形成されたものである。すなわ
ち、このバイポーラトランジスタは、図１の如く、面方
位（１００）のシリコン基板上１０に、酸化シリコン
（ＳｉＯ2 ）膜１１が形成され、酸化シリコン膜上１１
に、コレクタ領域となる第１導電型（例えば、ｎ型）立
方晶炭化シリコン（３Ｓ−ＳｉＣ）膜１２が積層され、
第１導電型立方晶炭化シリコン膜１２上に、ベース領域
となる第２導電型（例えば、ｐ型）シリコン（Ｓｉ）膜
１３がヘテロ接合されて積層され、第２導電型シリコン
膜１３上に、エミッタ領域となる第１導電型立方晶炭化
シリコン（３Ｓ−ＳｉＣ）膜１４がヘテロ接合されて積
層されている。
【００１５】第１導電型立方晶炭化シリコン膜１２，１
４および第２導電型シリコン膜１３は、シリコン基板１
０の面方位を受け継いだ単結晶エピタキシャル成長によ
り形成されている。そして、第１導電型立方晶炭化シリ
コン膜１２上には、コンタクトホール１５を通じてコレ
クタ電極１６が、第２導電型シリコン膜１３上には、コ
ンタクトホール１７を通じてベース電極１８が、第１導
電型立方晶炭化シリコン膜１４上には、コンタクトホー
ル１９を通じてエミッタ電極２０がそれぞれ接続されて
いる。
４および第２導電型シリコン膜１３は、シリコン基板１
０の面方位を受け継いだ単結晶エピタキシャル成長によ
り形成されている。そして、第１導電型立方晶炭化シリ
コン膜１２上には、コンタクトホール１５を通じてコレ
クタ電極１６が、第２導電型シリコン膜１３上には、コ
ンタクトホール１７を通じてベース電極１８が、第１導
電型立方晶炭化シリコン膜１４上には、コンタクトホー
ル１９を通じてエミッタ電極２０がそれぞれ接続されて
いる。
【００１６】コレクタ電極１６、ベース電極１８および
エミッタ電極２０は、パッシベーション膜２１により互
いに絶縁されている。上記構成において、第１導電型立
方晶炭化シリコン膜１２、第２導電型シリコン膜１３お
よび第１導電型立方晶炭化シリコン膜１４を順次積層し
て、トランジスタ領域をダブルヘテロ接合構造としてい
るから、トランジスタの高速動作が可能となる。
エミッタ電極２０は、パッシベーション膜２１により互
いに絶縁されている。上記構成において、第１導電型立
方晶炭化シリコン膜１２、第２導電型シリコン膜１３お
よび第１導電型立方晶炭化シリコン膜１４を順次積層し
て、トランジスタ領域をダブルヘテロ接合構造としてい
るから、トランジスタの高速動作が可能となる。
【００１７】というのは、ベース領域とコレクタ領域と
の接合が炭化シリコンとシリコンとのヘテロ接合である
ため、炭化シリコンとシリコンとのバンドギャップの差
により、コレクタ領域への正孔の注入が阻止されるの
で、ベース領域の電子蓄積だけが動作速度を決定するこ
とになる。したがって、ベース領域の膜厚を薄くするこ
とで、ベース領域に蓄積する電子は少なくなり、高速動
作が実現する。また、ベース領域とエミッタ領域との接
合が炭化シリコンとシリコンとのヘテロ接合であるた
め、炭化シリコンとシリコンとのバンドギャップの差に
より、ベース領域からエミッタ領域への電荷の注入を防
止できる。したがって、ベース領域のドーピング濃度を
高くしてベース抵抗を低くすることができ、トランジス
タの増幅率、動作速度を増大できる。
の接合が炭化シリコンとシリコンとのヘテロ接合である
ため、炭化シリコンとシリコンとのバンドギャップの差
により、コレクタ領域への正孔の注入が阻止されるの
で、ベース領域の電子蓄積だけが動作速度を決定するこ
とになる。したがって、ベース領域の膜厚を薄くするこ
とで、ベース領域に蓄積する電子は少なくなり、高速動
作が実現する。また、ベース領域とエミッタ領域との接
合が炭化シリコンとシリコンとのヘテロ接合であるた
め、炭化シリコンとシリコンとのバンドギャップの差に
より、ベース領域からエミッタ領域への電荷の注入を防
止できる。したがって、ベース領域のドーピング濃度を
高くしてベース抵抗を低くすることができ、トランジス
タの増幅率、動作速度を増大できる。
【００１８】また、コレクタ領域、エミッタ領域が同じ
炭化シリコンであるので、コレクタ領域、エミッタ領域
を逆に使用することができ、Ｉ2 Ｌ(integrated inject
ionlogic)回路等へ応用できる。さらに、トランジスタ
領域とシリコン基板１０とを接合することなく、トラン
ジスタ領域を、酸化シリコン膜１１を介してシリコン基
板１０上に設けているので、トランジスタの動作速度を
低下させる寄生容量をなくすことができ、トランジスタ
の特性が向上する。
炭化シリコンであるので、コレクタ領域、エミッタ領域
を逆に使用することができ、Ｉ2 Ｌ(integrated inject
ionlogic)回路等へ応用できる。さらに、トランジスタ
領域とシリコン基板１０とを接合することなく、トラン
ジスタ領域を、酸化シリコン膜１１を介してシリコン基
板１０上に設けているので、トランジスタの動作速度を
低下させる寄生容量をなくすことができ、トランジスタ
の特性が向上する。
【００１９】さらにまた、第１導電型立方晶炭化シリコ
ン膜１２，１４および第２導電型シリコン膜１３を、シ
リコン基板１０の面方位を受け継いだ単結晶エピタキシ
ャル成長により形成しているから、トランジスタ領域
を、結晶欠陥の少ない第１導電型立方晶炭化シリコン膜
１２，１４および第２導電型シリコン膜１３から形成で
きる。よって、トランジスタの特性が上がる。
ン膜１２，１４および第２導電型シリコン膜１３を、シ
リコン基板１０の面方位を受け継いだ単結晶エピタキシ
ャル成長により形成しているから、トランジスタ領域
を、結晶欠陥の少ない第１導電型立方晶炭化シリコン膜
１２，１４および第２導電型シリコン膜１３から形成で
きる。よって、トランジスタの特性が上がる。
【００２０】次に、上記バイポーラトランジスタの製造
方法について、図２ないし図４を参照しつつ説明する。
図２ないし図４はバイポーラトランジスタの製造方法を
工程順に示す断面図である。図２（ａ）のように、熱酸
化により、シリコン基板１０上に酸化シリコン（ＳｉＯ
2 ）膜１１を成長させる。酸化シリコン膜１１の膜厚
は、例えば５０００Åとする。その後、フォトリソグラ
フィ技術により酸化シリコン膜１１上にマスクを施し、
酸化シリコン膜１１をフッ酸によりエッチングしてシリ
コン基板の所定位置を露出させ、コレクタ領域およびエ
ミッタ領域形成用の開口３０，３１をそれぞれ形成す
る。
方法について、図２ないし図４を参照しつつ説明する。
図２ないし図４はバイポーラトランジスタの製造方法を
工程順に示す断面図である。図２（ａ）のように、熱酸
化により、シリコン基板１０上に酸化シリコン（ＳｉＯ
2 ）膜１１を成長させる。酸化シリコン膜１１の膜厚
は、例えば５０００Åとする。その後、フォトリソグラ
フィ技術により酸化シリコン膜１１上にマスクを施し、
酸化シリコン膜１１をフッ酸によりエッチングしてシリ
コン基板の所定位置を露出させ、コレクタ領域およびエ
ミッタ領域形成用の開口３０，３１をそれぞれ形成す
る。
【００２１】図２（ｂ）のように、化学的気相成長法
（ＣＶＤ(chemical vapor deposition) 法）にて、図２
（ａ）の工程で形成したコレクタおよびエミッタ領域形
成用の開口３０，３１内に、コレクタ領域およびエミッ
タ領域形成用の立方晶炭化シリコン（３Ｓ−ＳｉＣ）膜
１２，１４をそれぞれ堆積させる。この際、材料ガスと
してＳｉ2 Ｈ6 ＋Ｃ2 Ｈ2 ＋ＨＣｌ、キャリアガスとし
てＨ2 を用いて、基板温度を例えば１３５０℃に保ち、
立方晶炭化シリコンを例えば３０００Å成長させる。
（ＣＶＤ(chemical vapor deposition) 法）にて、図２
（ａ）の工程で形成したコレクタおよびエミッタ領域形
成用の開口３０，３１内に、コレクタ領域およびエミッ
タ領域形成用の立方晶炭化シリコン（３Ｓ−ＳｉＣ）膜
１２，１４をそれぞれ堆積させる。この際、材料ガスと
してＳｉ2 Ｈ6 ＋Ｃ2 Ｈ2 ＋ＨＣｌ、キャリアガスとし
てＨ2 を用いて、基板温度を例えば１３５０℃に保ち、
立方晶炭化シリコンを例えば３０００Å成長させる。
【００２２】図２（ｃ）のように、炭化シリコン膜１
２，１４および酸化シリコン膜１１を覆うよう、全面に
窒化シリコン（Ｓｉ3 Ｎ4 ）膜をＣＶＤ法により堆積さ
せる。この際、材料ガスとしてＳｉ2 Ｈ6 ＋ＮＨ3 を用
いて、例えば基板温度３５０℃で窒化シリコンンを６０
００Å成長させる。その後、酸化シリコン膜１１上の窒
化シリコン膜の膜厚が例えば３０００ÅとなるまでＳＯ
Ｇ(spin on glass) エッチバックをし、第１のダミー層
３２を形成する。
２，１４および酸化シリコン膜１１を覆うよう、全面に
窒化シリコン（Ｓｉ3 Ｎ4 ）膜をＣＶＤ法により堆積さ
せる。この際、材料ガスとしてＳｉ2 Ｈ6 ＋ＮＨ3 を用
いて、例えば基板温度３５０℃で窒化シリコンンを６０
００Å成長させる。その後、酸化シリコン膜１１上の窒
化シリコン膜の膜厚が例えば３０００ÅとなるまでＳＯ
Ｇ(spin on glass) エッチバックをし、第１のダミー層
３２を形成する。
【００２３】図２（ｄ）のように、ＣＦ4 を用いてＣＤ
Ｅ(chemical dry etching)によりエミッタ領域形成用開
口３１側の第１のダミー層３２を除去した後、ＣＶＤ法
により酸化シリコン膜３３を堆積させる。この際、材料
ガスとしてＳｉＨ4 ＋Ｎ2 Ｏを用いて、例えば基板温度
４５０℃で酸化シリコン膜３３を４０００Å成長させ
る。
Ｅ(chemical dry etching)によりエミッタ領域形成用開
口３１側の第１のダミー層３２を除去した後、ＣＶＤ法
により酸化シリコン膜３３を堆積させる。この際、材料
ガスとしてＳｉＨ4 ＋Ｎ2 Ｏを用いて、例えば基板温度
４５０℃で酸化シリコン膜３３を４０００Å成長させ
る。
【００２４】図２（ｅ）のように、フォトリソグラフィ
技術により酸化シリコン膜３３上にマスクを施し、コレ
クタ領域形成用の開口３０側の第１のダミー層３２を露
出させるように、フッ酸を用いて酸化シリコン膜３３を
エッチング除去する。図２（ｆ）のように、熱リン酸を
用いてコレクタ領域形成用の開口３０側の第１のダミー
層３２を除去し、コレクタ領域形成用の空洞３４を形成
する。
技術により酸化シリコン膜３３上にマスクを施し、コレ
クタ領域形成用の開口３０側の第１のダミー層３２を露
出させるように、フッ酸を用いて酸化シリコン膜３３を
エッチング除去する。図２（ｆ）のように、熱リン酸を
用いてコレクタ領域形成用の開口３０側の第１のダミー
層３２を除去し、コレクタ領域形成用の空洞３４を形成
する。
【００２５】図２（ｇ）のように、ＣＶＤ法により、コ
レクタ領域形成用炭化シリコン膜１２を種結晶としてエ
ピタキシャル成長させて、コレクタ領域形成用空洞３４
内に炭化シリコンを充たし、コレクタ領域を形成する。
この成長条件は、例えば図２（ｂ）の工程で炭化シリコ
ンを堆積成長させた条件と同様の条件で行える。図２
（ｈ）のように、リン酸を用いて酸化シリコン膜３３を
例えば４０００Åエッチング除去した後、フォトリソグ
ラフィ技術により酸化シリコン膜１１上にマスクを施
し、コレクタ領域形成用炭化シリコン膜１２とエミッタ
領域形成用炭化シリコン膜１４との間の酸化シリコン膜
１１をリン酸を用いて除去し、シリコン基板１０を露出
させる。
レクタ領域形成用炭化シリコン膜１２を種結晶としてエ
ピタキシャル成長させて、コレクタ領域形成用空洞３４
内に炭化シリコンを充たし、コレクタ領域を形成する。
この成長条件は、例えば図２（ｂ）の工程で炭化シリコ
ンを堆積成長させた条件と同様の条件で行える。図２
（ｈ）のように、リン酸を用いて酸化シリコン膜３３を
例えば４０００Åエッチング除去した後、フォトリソグ
ラフィ技術により酸化シリコン膜１１上にマスクを施
し、コレクタ領域形成用炭化シリコン膜１２とエミッタ
領域形成用炭化シリコン膜１４との間の酸化シリコン膜
１１をリン酸を用いて除去し、シリコン基板１０を露出
させる。
【００２６】図３（ａ）のように、ＣＶＤ法により、図
２（ｈ）の工程で露出させたシリコン基板１０の表面を
覆うよう、全面に窒化シリコン膜を例えば１μｍ堆積さ
せた後、ＳＯＧエッチバックにより、窒化シリコン膜の
最小膜厚を例えば２０００Åとして第２のダミー層３５
を形成する。図３（ｂ）のように、エッチングによりエ
ミッタ領域形成用炭化シリコン膜１４の直上の第２のダ
ミー層３５を除去して、エミッタ領域形成用炭化シリコ
ン膜１４を露出させる。
２（ｈ）の工程で露出させたシリコン基板１０の表面を
覆うよう、全面に窒化シリコン膜を例えば１μｍ堆積さ
せた後、ＳＯＧエッチバックにより、窒化シリコン膜の
最小膜厚を例えば２０００Åとして第２のダミー層３５
を形成する。図３（ｂ）のように、エッチングによりエ
ミッタ領域形成用炭化シリコン膜１４の直上の第２のダ
ミー層３５を除去して、エミッタ領域形成用炭化シリコ
ン膜１４を露出させる。
【００２７】図３（ｃ）のように、エミッタ領域形成用
炭化シリコン膜１４を種結晶としてエピタキシャル成長
させ、第２のダミー層３５上にエッミタ領域を形成す
る。図３（ｄ）のように、ＣＶＤ法により、図３（ｃ）
の工程で形成されたエミッタ領域を覆うよう、全面に酸
化シリコン膜３６を例えば４０００Å堆積させる。図３
（ｅ）のように、エッチングにより、図３（ｄ）の工程
で堆積された酸化シリコン膜３６の一部を除去して、コ
レクタ領域側の第２のダミー層３５を露出させる。
炭化シリコン膜１４を種結晶としてエピタキシャル成長
させ、第２のダミー層３５上にエッミタ領域を形成す
る。図３（ｄ）のように、ＣＶＤ法により、図３（ｃ）
の工程で形成されたエミッタ領域を覆うよう、全面に酸
化シリコン膜３６を例えば４０００Å堆積させる。図３
（ｅ）のように、エッチングにより、図３（ｄ）の工程
で堆積された酸化シリコン膜３６の一部を除去して、コ
レクタ領域側の第２のダミー層３５を露出させる。
【００２８】図３（ｆ）のように、エッチングによりコ
レクタ領域側の第２のダミー層３５を除去してベース領
域形成用の空洞３７を形成する。図３（ｇ）のように、
シリコン基板１０のシリコンを種結晶としてシリコンを
空洞３７内にエピタキシャル成長させ、ベース領域形成
用空洞３７内にシリコン膜１３からなるベース領域を形
成する。この際、例えば材料ガスとしてＳｉＨ4を用
い、基板温度１０００〜１１００℃でシリコンをエピタ
キシャル成長させる。このとき同時に、Ｂ2 Ｈ6 を使用
し、例えばＢ3+をドーピングしてシリコン膜１４をｐ型
とする。
レクタ領域側の第２のダミー層３５を除去してベース領
域形成用の空洞３７を形成する。図３（ｇ）のように、
シリコン基板１０のシリコンを種結晶としてシリコンを
空洞３７内にエピタキシャル成長させ、ベース領域形成
用空洞３７内にシリコン膜１３からなるベース領域を形
成する。この際、例えば材料ガスとしてＳｉＨ4を用
い、基板温度１０００〜１１００℃でシリコンをエピタ
キシャル成長させる。このとき同時に、Ｂ2 Ｈ6 を使用
し、例えばＢ3+をドーピングしてシリコン膜１４をｐ型
とする。
【００２９】図３（ｈ）のように、トランジスタに不必
要となる部分をエッチング除去した後、全面に酸化シリ
コン膜をＣＶＤ法により成長させて、パッシベーション
膜２１を形成する。図４（ａ）のように、エミッタ領域
（炭化シリコン膜１４）、ベース領域（シリコン膜１
３）およびコレクタ領域（炭化シリコン膜１２）上にコ
ンタクトホール１５，１７，１９をそれぞれ設ける。
要となる部分をエッチング除去した後、全面に酸化シリ
コン膜をＣＶＤ法により成長させて、パッシベーション
膜２１を形成する。図４（ａ）のように、エミッタ領域
（炭化シリコン膜１４）、ベース領域（シリコン膜１
３）およびコレクタ領域（炭化シリコン膜１２）上にコ
ンタクトホール１５，１７，１９をそれぞれ設ける。
【００３０】図４（ｂ）のように、各コンタクトホール
１５，１７，１９を通じてエミッタ電極２０、ベース電
極１８およびコレクタ電極１７をエミッタ領域（炭化シ
リコン膜１４）、ベース領域（シリコン膜１３）および
コレクタ領域（炭化シリコン膜１２）にそれぞれ接続す
る。なお、立方晶炭化シリコン（３Ｓ−ＳｉＣ）は、ノ
ンドープでｎ型となるから、図２（ｇ）および図３
（ｃ）の工程においては、炭化シリコンに対して不純物
をドープしていないので、ｎｐｎトランジスタとなる。
また、トリメチルアルミニウムを使用してＡｌ3+をドー
ピングすると、炭化シリコンはｐ型となるので、図３
（ｇ）の工程で、Ｐ- をドーピングしてシリコンをｎ型
とすれば、ｐｎｐトランジスタとなる。
１５，１７，１９を通じてエミッタ電極２０、ベース電
極１８およびコレクタ電極１７をエミッタ領域（炭化シ
リコン膜１４）、ベース領域（シリコン膜１３）および
コレクタ領域（炭化シリコン膜１２）にそれぞれ接続す
る。なお、立方晶炭化シリコン（３Ｓ−ＳｉＣ）は、ノ
ンドープでｎ型となるから、図２（ｇ）および図３
（ｃ）の工程においては、炭化シリコンに対して不純物
をドープしていないので、ｎｐｎトランジスタとなる。
また、トリメチルアルミニウムを使用してＡｌ3+をドー
ピングすると、炭化シリコンはｐ型となるので、図３
（ｇ）の工程で、Ｐ- をドーピングしてシリコンをｎ型
とすれば、ｐｎｐトランジスタとなる。
【００３１】このように、図２（ｃ）の工程で、炭化シ
リコン膜１２，１４および酸化シリコン膜１１上に窒化
シリコン膜からなる第１のダミー層３２を形成し、図２
（ｄ）の工程で、エミッタ領域形成用開口３１側の第１
のダミー層３２を除去した後、酸化シリコン膜３３を堆
積させ、図２（ｅ）の工程で、酸化シリコン膜３３を除
去して残存しているコレクタ領域形成用の開口３０側の
第１のダミー層３２を露出させ、図２（ｆ）の工程で、
コレクタ領域形成用の開口３０側の第１のダミー層３２
を除去し、コレクタ領域形成用の空洞３４を形成し、図
２（ｇ）の工程で、コレクタ領域形成用炭化シリコン膜
１２を種結晶としてエピタキシャル成長させて、コレク
タ領域形成用空洞３４内にコレクタ領域を形成している
ので、コレクタ領域のエピタキシャル成長膜は、第１の
ダミー層３２によって制御される。
リコン膜１２，１４および酸化シリコン膜１１上に窒化
シリコン膜からなる第１のダミー層３２を形成し、図２
（ｄ）の工程で、エミッタ領域形成用開口３１側の第１
のダミー層３２を除去した後、酸化シリコン膜３３を堆
積させ、図２（ｅ）の工程で、酸化シリコン膜３３を除
去して残存しているコレクタ領域形成用の開口３０側の
第１のダミー層３２を露出させ、図２（ｆ）の工程で、
コレクタ領域形成用の開口３０側の第１のダミー層３２
を除去し、コレクタ領域形成用の空洞３４を形成し、図
２（ｇ）の工程で、コレクタ領域形成用炭化シリコン膜
１２を種結晶としてエピタキシャル成長させて、コレク
タ領域形成用空洞３４内にコレクタ領域を形成している
ので、コレクタ領域のエピタキシャル成長膜は、第１の
ダミー層３２によって制御される。
【００３２】また、図３（ａ）の工程で、窒化シリコン
膜からなる第２のダミー層３５を形成し、図３（ｄ）の
工程で、全面に酸化シリコン膜３６を堆積させ、図３
（ｅ）の工程で、酸化シリコン膜３６を除去して、コレ
クタ領域側の第２のダミー層３５を露出させ、図３
（ｆ）の工程で、コレクタ領域側の第２のダミー層３５
を除去してベース領域形成用の空洞３７を形成し、図３
（ｇ）の工程で、シリコン基板１０のシリコンを種結晶
としてエピタキシャル成長させ、ベース領域形成用空洞
３７内にシリコン膜１４からなるベース領域を形成して
いるので、ベース領域のエピタキシャル成長膜は、第２
のダミー層３５によって制御される。
膜からなる第２のダミー層３５を形成し、図３（ｄ）の
工程で、全面に酸化シリコン膜３６を堆積させ、図３
（ｅ）の工程で、酸化シリコン膜３６を除去して、コレ
クタ領域側の第２のダミー層３５を露出させ、図３
（ｆ）の工程で、コレクタ領域側の第２のダミー層３５
を除去してベース領域形成用の空洞３７を形成し、図３
（ｇ）の工程で、シリコン基板１０のシリコンを種結晶
としてエピタキシャル成長させ、ベース領域形成用空洞
３７内にシリコン膜１４からなるベース領域を形成して
いるので、ベース領域のエピタキシャル成長膜は、第２
のダミー層３５によって制御される。
【００３３】したがって、ダミー層３２，３５によっ
て、コレクタ領域、ベース領域のエピタキシャル成長膜
の制御を行い、コレクタ領域、ベース領域を平坦な膜と
することができるから、デバイスのばらつきが低減され
る。さらに、図３（ｂ）ないし図３（ｃ）の工程で、高
温処理を必要とするエミッタ領域形成用炭化シリコン膜
１４のエピタキシャル成長を行い、第２のダミー層３５
上にエミッタ領域を形成した後、第２のダミー層３５を
除去して、ベース領域を形成しているから、第２のダミ
ー層３５でベース領域のエピタキシャル成長を制御し易
くなり、ベース領域の膜厚を薄くできる。そのため、ト
ランジスタの高速動作に貢献する。
て、コレクタ領域、ベース領域のエピタキシャル成長膜
の制御を行い、コレクタ領域、ベース領域を平坦な膜と
することができるから、デバイスのばらつきが低減され
る。さらに、図３（ｂ）ないし図３（ｃ）の工程で、高
温処理を必要とするエミッタ領域形成用炭化シリコン膜
１４のエピタキシャル成長を行い、第２のダミー層３５
上にエミッタ領域を形成した後、第２のダミー層３５を
除去して、ベース領域を形成しているから、第２のダミ
ー層３５でベース領域のエピタキシャル成長を制御し易
くなり、ベース領域の膜厚を薄くできる。そのため、ト
ランジスタの高速動作に貢献する。
【００３４】なお、本発明は上記実施例に限定されるも
のではなく、本発明の範囲内で多くの修正および変更を
加え得ることは勿論である。
のではなく、本発明の範囲内で多くの修正および変更を
加え得ることは勿論である。
【００３５】
【００３６】
【発明の効果】 以上のようにこの発明によれば 、ダミー
層によって、コレクタ領域、ベース領域のエピタキシャ
ル成長膜の制御を行い、コレクタ領域、ベース領域を平
坦な膜とすることができるから、デバイスのばらつきが
低減される。
層によって、コレクタ領域、ベース領域のエピタキシャ
ル成長膜の制御を行い、コレクタ領域、ベース領域を平
坦な膜とすることができるから、デバイスのばらつきが
低減される。
【００３７】また、高温処理を必要とするエッミタ領域
の形成を先に行った後、ベース領域を形成しているか
ら、第２のダミー層でベース領域のエピタキシャル成長
を制御し易くなり、ベース領域の膜厚を薄くできる。そ
のため、トランジスタの高速動作に貢献する。
の形成を先に行った後、ベース領域を形成しているか
ら、第２のダミー層でベース領域のエピタキシャル成長
を制御し易くなり、ベース領域の膜厚を薄くできる。そ
のため、トランジスタの高速動作に貢献する。
【図１】本発明の一実施例に係る方法によって製造され
るバイポーラトランジスタの断面図である。
るバイポーラトランジスタの断面図である。
【図２】バイポーラトランジスタの製造方法を工程順に
示す断面図である。
示す断面図である。
【図３】図２のつづきを工程順に示す断面図である。
【図４】図３のつづきを工程順に示す断面図である。
【図５】従来のバイポーラトランジスタの断面図であ
る。
る。
１０ シリコン基板 １１ 酸化シリコン膜 １２，１４ 第１導電型炭化シリコン膜 １３ 第２導電型シリコン膜 １６ コレクタ電極 １８ ベース電極 ２０ エミッタ電極 ３０，３１ 開口 ３２，３５ ダミー層 ３３ 酸化シリコン膜 ３４，３７ 空洞 ３６ 酸化シリコン膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/737 H01L 21/331 H01L 29/165
Claims (1)
- 【請求項１】シリコン基板上に酸化シリコン膜を成長さ
せた後、エッチングにより酸化シリコン膜を選択的に除
去して、コレクタ領域およびエミッタ領域形成用のシリ
コン基板表面が露出した開口を所定位置に形成する工
程、 前記工程で形成した開口により露出されたシリコン基板
表面に、コレクタ領域およびエミッタ領域形成用の炭化
シリコン膜を堆積させる工程、 炭化シリコン膜および酸化シリコン膜を覆うよう、全面
に窒化シリコン膜を堆積させて第１のダミー層を形成す
る工程、 エッチングによりエミッタ領域形成用開口側の第１のダ
ミー層を除去した後、酸化シリコン膜を堆積させる工
程、 エッチングによりコレクタ領域形成用の開口側の第１の
ダミー層を除去してコレクタ領域形成用の空洞を形成す
る工程、 コレクタ領域形成用炭化シリコン膜を種結晶としてエピ
タキシャル成長させて、コレクタ領域形成用空洞内をコ
レクタ領域となる炭化シリコン層で充填する工程、 エッチングによりコレクタ領域形成用炭化シリコン膜と
エミッタ領域形成用炭化シリコン膜との間の酸化シリコ
ン膜を除去してシリコン基板を露出させる工程、 前記工程で露出させたシリコン基板の表面を覆うよう、
全面に窒化シリコン膜を堆積させて第２のダミー層を形
成する工程、 エッチングによりエミッタ領域形成用炭化シリコン膜の
直上の第２のダミー層を除去して、エミッタ領域形成用
炭化シリコン膜を露出させる工程、 エミッタ領域形成用炭化シリコン膜を種結晶としてエピ
タキシャル成長させ、第２のダミー層上にエッミタ領域
となる炭化シリコン層を形成する工程、 前記工程で形成されたエミッタ領域を覆うよう、全面に
酸化シリコン膜を堆積させる工程、 エッチングにより前記工程で堆積された酸化シリコン膜
を除去して、コレクタ領域側の第２のダミー層を露出さ
せる工程、 エッチングによりコレクタ領域側の第２のダミー層を除
去してベース領域形成用の空洞を形成する工程、 シリコン基板のシリコンを種結晶としてエピタキシャル
成長させ、ベース領域形成用空洞内をベース領域となる
シリコン層で充填する工程、ならびにエミッタ領域、ベ
ース領域およびコレクタ領域にエミッタ電極、ベース電
極およびコレクタ電極をそれぞれ接続する工程を含むこ
とを特徴とするバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06524792A JP3209443B2 (ja) | 1992-03-23 | 1992-03-23 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06524792A JP3209443B2 (ja) | 1992-03-23 | 1992-03-23 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05267321A JPH05267321A (ja) | 1993-10-15 |
| JP3209443B2 true JP3209443B2 (ja) | 2001-09-17 |
Family
ID=13281394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06524792A Expired - Lifetime JP3209443B2 (ja) | 1992-03-23 | 1992-03-23 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3209443B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6870204B2 (en) | 2001-11-21 | 2005-03-22 | Astralux, Inc. | Heterojunction bipolar transistor containing at least one silicon carbide layer |
| JP7209556B2 (ja) * | 2019-02-05 | 2023-01-20 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
-
1992
- 1992-03-23 JP JP06524792A patent/JP3209443B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05267321A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| JP3150376B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| US5614425A (en) | Method of fabricating a bipolar transistor operable at high speed | |
| JP3209443B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2589209B2 (ja) | 半導体装置の素子間分離領域の形成方法 | |
| JP3077841B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0669430A (ja) | 半導体装置の製造方法 | |
| JP2728433B2 (ja) | 半導体装置の製造方法 | |
| KR940010915B1 (ko) | 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
| JPH01187864A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0666275B2 (ja) | 半導体装置の製造方法 | |
| JP3186265B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2524079B2 (ja) | 上向構造型バイポ―ラトランジスタ及びその製造方法 | |
| JPH0620072B2 (ja) | 半導体装置の製造方法 | |
| JPH0355848A (ja) | 半導体装置の製造方法 | |
| JPH03203333A (ja) | 半導体装置及びその製法 | |
| JP2002222938A (ja) | 半導体装置 | |
| JPS6020570A (ja) | 半導体装置の製造方法 | |
| JPS629226B2 (ja) | ||
| JPH0516175B2 (ja) | ||
| JPH056896A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0488637A (ja) | 縦型バイポーラトランジスタを有する半導体集積回路装置 | |
| JPH05160139A (ja) | バイポーラトランジスタの製造方法 |