JPH05160139A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH05160139A JPH05160139A JP32720891A JP32720891A JPH05160139A JP H05160139 A JPH05160139 A JP H05160139A JP 32720891 A JP32720891 A JP 32720891A JP 32720891 A JP32720891 A JP 32720891A JP H05160139 A JPH05160139 A JP H05160139A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- insulating layer
- layer
- element region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 従来のバイポーラトランジスタではベースコ
ンタクト形成のために設けられていた外部ベース領域を
不要とし、ベース／コレクタ間の寄生容量が低減された
バイポーラトランジスタの製造方法を提供すること。そ
れによって高周波特性の優れたバイポーラトランジスタ
が実現する。 【構成】 本発明のバイポーラ型半導体素子の形成方法
では、比較的小に設定された基板表面の素子領域を確実
に包含する程度の大きさの開口を、基板を被覆するポリ
Ｓｉ層および酸化物膜を貫通して設け、基板とは異なる
導電型のＳｉ層を成長させた後、該開口の垂直壁面に側
壁を設けて開口底面を素子領域より狭いものとし、該単
結晶Ｓｉ成長層にエミッタ不純物を導入することが行わ
れる。該単結晶Ｓｉ層形成時に同時に形成されるポリＳ
ｉ層はベース電極として用いられる。
ンタクト形成のために設けられていた外部ベース領域を
不要とし、ベース／コレクタ間の寄生容量が低減された
バイポーラトランジスタの製造方法を提供すること。そ
れによって高周波特性の優れたバイポーラトランジスタ
が実現する。 【構成】 本発明のバイポーラ型半導体素子の形成方法
では、比較的小に設定された基板表面の素子領域を確実
に包含する程度の大きさの開口を、基板を被覆するポリ
Ｓｉ層および酸化物膜を貫通して設け、基板とは異なる
導電型のＳｉ層を成長させた後、該開口の垂直壁面に側
壁を設けて開口底面を素子領域より狭いものとし、該単
結晶Ｓｉ成長層にエミッタ不純物を導入することが行わ
れる。該単結晶Ｓｉ層形成時に同時に形成されるポリＳ
ｉ層はベース電極として用いられる。
Description
【０００１】
【産業上の利用分野】本発明はバイポーラトランジスタ
の製造方法に関わり、特に多結晶シリコン層を２層用い
るバイポーラトランジスタの製造方法に関わる。
の製造方法に関わり、特に多結晶シリコン層を２層用い
るバイポーラトランジスタの製造方法に関わる。
【０００２】一般にトランジスタの高速化は素子の微細
化によって実現するが、これは主として素子内の寄生容
量が低減されることの効果によるものである。バイポー
ラトランジスタの場合も、ベース／コレクタ接合に寄生
的に存在する容量を低減することによって効果的に高速
動作を実現することができる。
化によって実現するが、これは主として素子内の寄生容
量が低減されることの効果によるものである。バイポー
ラトランジスタの場合も、ベース／コレクタ接合に寄生
的に存在する容量を低減することによって効果的に高速
動作を実現することができる。
【０００３】ダブルポリＳｉ構造と通称され、真性ベー
スとエミッタが自己整合的に形成される構造のバイポー
ラトランジスタ(以下、単にトランジスタと呼ぶ)では、
図２に示されるように、下層側のポリＳｉ層に開けられ
た窓からの不純物導入によって形成される真性ベース８
とそれを囲む外部ベース９が存在する。この外部ベース
は単にベースコンタクトが設けられる領域として機能す
るだけで、トランジスタ動作には無関係であるが、この
領域とコレクタとの間に存在する接合容量は、ベース／
コレクタ間の容量に並列接続されるので、トランジスタ
の高速動作を阻害するものとなる。
スとエミッタが自己整合的に形成される構造のバイポー
ラトランジスタ(以下、単にトランジスタと呼ぶ)では、
図２に示されるように、下層側のポリＳｉ層に開けられ
た窓からの不純物導入によって形成される真性ベース８
とそれを囲む外部ベース９が存在する。この外部ベース
は単にベースコンタクトが設けられる領域として機能す
るだけで、トランジスタ動作には無関係であるが、この
領域とコレクタとの間に存在する接合容量は、ベース／
コレクタ間の容量に並列接続されるので、トランジスタ
の高速動作を阻害するものとなる。
【０００４】ベースコンタクトを内部配線に接続するた
めに、外部ベースやそれに代わるものは不可欠である
が、その寄生容量を減ずるため、外部ベースの面積は極
力小であることが望ましい。
めに、外部ベースやそれに代わるものは不可欠である
が、その寄生容量を減ずるため、外部ベースの面積は極
力小であることが望ましい。
【０００５】
【従来の技術】通常行われるダブルポリＳｉ型トランジ
スタの製造工程は、図５(a)〜(c)に模式的に示されるよ
うなものである。以下、同図を参照しながら説明する。
スタの製造工程は、図５(a)〜(c)に模式的に示されるよ
うなものである。以下、同図を参照しながら説明する。
【０００６】通常ｎ型である単結晶Ｓｉ基板１に選択酸
化を施してフィールド酸化膜２を形成し、素子領域３を
画定する。基板全面を第１のポリＳｉ層４と酸化膜５で
被覆し、素子領域上のポリＳｉ層と酸化膜を選択的に除
去して開口６を開ける。この状態が同図(a)に示されて
いる。なお、素子領域の内部にはｎ+ の埋め込み層が設
けられるのが通常であるが、図では省略されており、他
にコレクタ接続構造も設けられるがこれも図示されな
い。
化を施してフィールド酸化膜２を形成し、素子領域３を
画定する。基板全面を第１のポリＳｉ層４と酸化膜５で
被覆し、素子領域上のポリＳｉ層と酸化膜を選択的に除
去して開口６を開ける。この状態が同図(a)に示されて
いる。なお、素子領域の内部にはｎ+ の埋め込み層が設
けられるのが通常であるが、図では省略されており、他
にコレクタ接続構造も設けられるがこれも図示されな
い。
【０００７】次いで図(b)の如く、この窓の壁面に側壁
７を設ける。これは通常の側壁形成法によればよく、例
えば減圧ＣＶＤ法のように被覆性に優れた方法で二酸化
シリコン層を堆積し、ＲＩＥのような異方性のエッチン
グ処理を行うと、水平面上の酸化物は速やかにエッチン
グ除去されるのに対し、垂直面に被着した酸化膜の厚さ
を減ずる方向のエッチング速度は小なので、図示のよう
に側壁が残される。
７を設ける。これは通常の側壁形成法によればよく、例
えば減圧ＣＶＤ法のように被覆性に優れた方法で二酸化
シリコン層を堆積し、ＲＩＥのような異方性のエッチン
グ処理を行うと、水平面上の酸化物は速やかにエッチン
グ除去されるのに対し、垂直面に被着した酸化膜の厚さ
を減ずる方向のエッチング速度は小なので、図示のよう
に側壁が残される。
【０００８】真性ベース８は側壁の形成によって狭めら
れた開口からｐ型の不純物を導入して形成される。この
導入不純物の活性化処理の際に、ポリＳｉ層４からもｐ
型の不純物が素子領域に拡散し、外部ベース９が形成さ
れる。
れた開口からｐ型の不純物を導入して形成される。この
導入不純物の活性化処理の際に、ポリＳｉ層４からもｐ
型の不純物が素子領域に拡散し、外部ベース９が形成さ
れる。
【０００９】さらに同じ開口からｎ型不純物を導入して
エミッタ10を形成し、エミッタ電極11を設ければ、同図
(c)に示されるトランジスタが出来上がる。第１層のポ
リＳｉ層４は外部ベースに設けられたコンタクト電極と
して機能する。真性ベース直下の基板領域がコレクタで
ある。
エミッタ10を形成し、エミッタ電極11を設ければ、同図
(c)に示されるトランジスタが出来上がる。第１層のポ
リＳｉ層４は外部ベースに設けられたコンタクト電極と
して機能する。真性ベース直下の基板領域がコレクタで
ある。
【００１０】
【発明が解決しようとする課題】既出の図２は図５の従
来技術によって形成されたトランジスタの断面である。
外部ベース９とポリＳｉ層４の接続が確実なものである
ためには、真性ベースの全周囲にわたって外部ベースが
存在することが望ましい。フォトリソグラフィの位置合
わせマージンを通常程度とすると、エミッタ開口の寸法
ＷE が 0.2μｍ程度である場合には、素子領域の寸法Ｗ
B は 1.1μｍ程度となり、外部ベースと基板の接合容量
が大きな値となる。これがベース／コレクタ間に並列に
接続されることになるため、トランジスタの高速動作が
阻害される。これを避けるためには外部ベース領域を極
力小とし、素子領域の寸法ＷB をエミッタ開口の寸法Ｗ
E に近い値とすることが望ましい。
来技術によって形成されたトランジスタの断面である。
外部ベース９とポリＳｉ層４の接続が確実なものである
ためには、真性ベースの全周囲にわたって外部ベースが
存在することが望ましい。フォトリソグラフィの位置合
わせマージンを通常程度とすると、エミッタ開口の寸法
ＷE が 0.2μｍ程度である場合には、素子領域の寸法Ｗ
B は 1.1μｍ程度となり、外部ベースと基板の接合容量
が大きな値となる。これがベース／コレクタ間に並列に
接続されることになるため、トランジスタの高速動作が
阻害される。これを避けるためには外部ベース領域を極
力小とし、素子領域の寸法ＷB をエミッタ開口の寸法Ｗ
E に近い値とすることが望ましい。
【００１１】本発明の目的は、外部ベースとして特定さ
れる領域が不要な構造を採り、エミッタ開口の寸法ＷE
に比較して素子領域の寸法ＷB を小とすることによっ
て、ベース／コレクタ間の寄生容量が低減されたトラン
ジスタの製造方法を提供することであり、それによって
高周波特性の優れたトランジスタを実現することであ
る。
れる領域が不要な構造を採り、エミッタ開口の寸法ＷE
に比較して素子領域の寸法ＷB を小とすることによっ
て、ベース／コレクタ間の寄生容量が低減されたトラン
ジスタの製造方法を提供することであり、それによって
高周波特性の優れたトランジスタを実現することであ
る。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明のバイポーラ型半導体素子の形成方法では、
比較的小に設定された素子領域を確実に包含する程度の
大きさの開口を、基板を被覆するポリＳｉ層および酸化
物膜を貫通して設け、基板とは異なる導電型のＳｉ層を
成長させた後、該開口の垂直壁面に側壁を設けて開口底
面を素子領域より狭いものとし、該単結晶Ｓｉ成長層に
エミッタ不純物を導入することが行われる。
め、本発明のバイポーラ型半導体素子の形成方法では、
比較的小に設定された素子領域を確実に包含する程度の
大きさの開口を、基板を被覆するポリＳｉ層および酸化
物膜を貫通して設け、基板とは異なる導電型のＳｉ層を
成長させた後、該開口の垂直壁面に側壁を設けて開口底
面を素子領域より狭いものとし、該単結晶Ｓｉ成長層に
エミッタ不純物を導入することが行われる。
【００１３】該Ｓｉ層の成長では、開口底面の基板Ｓｉ
結晶上には単結晶層がエピタキシャル成長し、他の表面
にはポリＳｉ層が成長する。この第２のポリＳｉ層は、
開口の垂直側面に露出した第１のポリＳｉ層にも接続さ
れた状態で形成され、該エピタキシャル成長層をベース
とするトランジスタのベース引き出し電極となる。
結晶上には単結晶層がエピタキシャル成長し、他の表面
にはポリＳｉ層が成長する。この第２のポリＳｉ層は、
開口の垂直側面に露出した第１のポリＳｉ層にも接続さ
れた状態で形成され、該エピタキシャル成長層をベース
とするトランジスタのベース引き出し電極となる。
【００１４】
【作用】本発明の方法によって形成されたトランジスタ
は図１に示される構造を有する。同図に於いて10がエミ
ッタ、８が真性ベース、９が外部ベース、３がコレクタ
である。このトランジスタに於いて、コレクタとｐｎ接
合を形成するのはエピタキシャル成長したベース領域だ
けであり、それから外れて成長したポリＳｉ層が上記の
寄生容量の発生に関与することはない。即ち、ベース／
コレクタ間に存在する静電容量は本質的に存在する成分
だけとなり、寄生的に存在する成分は解消される。
は図１に示される構造を有する。同図に於いて10がエミ
ッタ、８が真性ベース、９が外部ベース、３がコレクタ
である。このトランジスタに於いて、コレクタとｐｎ接
合を形成するのはエピタキシャル成長したベース領域だ
けであり、それから外れて成長したポリＳｉ層が上記の
寄生容量の発生に関与することはない。即ち、ベース／
コレクタ間に存在する静電容量は本質的に存在する成分
だけとなり、寄生的に存在する成分は解消される。
【００１５】基板上の第１のポリＳｉ層及び酸化物膜を
貫通して設けられる開口と、素子領域との相対的な位置
関係を見ると、本発明の如く、単結晶Ｓｉ層をエピタキ
シャル成長させるために設けられた開口を、その内部に
側壁を形成して縮小し、それによって限定されるエミッ
タ開口が素子領域より小で且つこれから外れることがな
いようにすれば、該開口からの不純物導入によって形成
されるエミッタは単結晶のベース領域外に位置すること
はなく、トランジスタ構造は成立する。
貫通して設けられる開口と、素子領域との相対的な位置
関係を見ると、本発明の如く、単結晶Ｓｉ層をエピタキ
シャル成長させるために設けられた開口を、その内部に
側壁を形成して縮小し、それによって限定されるエミッ
タ開口が素子領域より小で且つこれから外れることがな
いようにすれば、該開口からの不純物導入によって形成
されるエミッタは単結晶のベース領域外に位置すること
はなく、トランジスタ構造は成立する。
【００１６】従って、素子領域の寸法ＷB は、ウエハプ
ロセス上の制約から生ずるＷE の最小値にリソグラフィ
の位置合わせ精度ΔＷを加算した程度にまで縮小し得る
ことになり、ベース／コレクタ間の静電容量は、従来技
術に比較して大幅に低減されることになる。
ロセス上の制約から生ずるＷE の最小値にリソグラフィ
の位置合わせ精度ΔＷを加算した程度にまで縮小し得る
ことになり、ベース／コレクタ間の静電容量は、従来技
術に比較して大幅に低減されることになる。
【００１７】また本発明の実施例のように、単結晶Ｓｉ
層をエピタキシャル成長させる前に設けられる開口が素
子領域を完全に包含し、更に上記の如く、該開口側面に
設けられる側壁によって限定されるエミッタ開口が素子
領域より小で且つこれから外れることがないという条件
が満足されている場合には、ＷEとＷB の差が最小とな
るので、単結晶ベース領域とコレクタの接合面積を無用
に大とすることが避けられ、本発明の効果が増強され
る。
層をエピタキシャル成長させる前に設けられる開口が素
子領域を完全に包含し、更に上記の如く、該開口側面に
設けられる側壁によって限定されるエミッタ開口が素子
領域より小で且つこれから外れることがないという条件
が満足されている場合には、ＷEとＷB の差が最小とな
るので、単結晶ベース領域とコレクタの接合面積を無用
に大とすることが避けられ、本発明の効果が増強され
る。
【００１８】
【実施例】図３及び図４は本発明の実施例の工程を示す
断面模式図である。以下、これ等の図面を参照しながら
説明する。
断面模式図である。以下、これ等の図面を参照しながら
説明する。
【００１９】例えばｎ型単結晶Ｓｉである基板１に選択
酸化を施し、フィールド酸化膜２によって素子領域３を
区画する。この基板の表面に窒化膜12を被着し、更にポ
リＳｉ層４及び酸化膜５を順次被着形成した後、素子領
域に位置合わせして開口６を設ける。この状態が同図
(a)に示されている。
酸化を施し、フィールド酸化膜２によって素子領域３を
区画する。この基板の表面に窒化膜12を被着し、更にポ
リＳｉ層４及び酸化膜５を順次被着形成した後、素子領
域に位置合わせして開口６を設ける。この状態が同図
(a)に示されている。
【００２０】窒化膜12は、開口された酸化膜５をマスク
にしてポリＳｉ層４を開口する際に、素子領域のＳｉが
エッチングされぬようストッパとして機能するもので、
ポリＳｉと単結晶Ｓｉのエッチング比が異なるエッチン
グ法を採る場合には、この窒化膜は無くてもよい。開口
された酸化膜５及びポリＳｉ層４をマスクとするエッチ
ング処理によって窒化膜にも開口すると、同図(b)の状
態になる。
にしてポリＳｉ層４を開口する際に、素子領域のＳｉが
エッチングされぬようストッパとして機能するもので、
ポリＳｉと単結晶Ｓｉのエッチング比が異なるエッチン
グ法を採る場合には、この窒化膜は無くてもよい。開口
された酸化膜５及びポリＳｉ層４をマスクとするエッチ
ング処理によって窒化膜にも開口すると、同図(b)の状
態になる。
【００２１】次いで低温エピタキシー等の方法でｐ型Ｓ
ｉ層を成長させると、同図(c)に示されるように、素子
領域上には単結晶Ｓｉ層13が、その他の表面にはポリＳ
ｉ層14が形成される。この単結晶Ｓｉ層13はトランジス
タのベース領域となるものであるから導電型はｐ型であ
り、その不純物濃度も相応の値となるよう原料ガスにド
ーピングして形成される。以後の工程図は図４に続いて
おり、以下、図４が参照される。
ｉ層を成長させると、同図(c)に示されるように、素子
領域上には単結晶Ｓｉ層13が、その他の表面にはポリＳ
ｉ層14が形成される。この単結晶Ｓｉ層13はトランジス
タのベース領域となるものであるから導電型はｐ型であ
り、その不純物濃度も相応の値となるよう原料ガスにド
ーピングして形成される。以後の工程図は図４に続いて
おり、以下、図４が参照される。
【００２２】続く工程では、成長させたポリＳｉ層を該
開口部分のみを残すようにパターニングし、その上に基
板全面を覆って窒化膜15を形成する。この状態が同図
(d)に示されている。該窒化膜は素子完成後は電極間絶
縁膜として機能するものであるから、絶縁材料皮膜であ
れば良いのであるが、続いて形成される側壁の材料とは
被エッチング特性が異なったものであることが望まし
い。
開口部分のみを残すようにパターニングし、その上に基
板全面を覆って窒化膜15を形成する。この状態が同図
(d)に示されている。該窒化膜は素子完成後は電極間絶
縁膜として機能するものであるから、絶縁材料皮膜であ
れば良いのであるが、続いて形成される側壁の材料とは
被エッチング特性が異なったものであることが望まし
い。
【００２３】次いで、同図(e)に示されるように該開口
の側面に二酸化Ｓｉの側壁17が形成される。これは通常
行われている、二酸化Ｓｉ層の全面堆積とＲＩＥ処理に
よって垂直壁面に二酸化Ｓｉ層を残す方法に依れば可能
である。このＲＩＥ処理では、二酸化Ｓｉだけを除去し
て窒化膜は残し、その開口は二酸化Ｓｉの側壁をマスク
とする液相エッチングで行う。これは、単結晶層に至る
開口を全てＲＩＥで行うと、露出した結晶が損傷を受け
るので、液相エッチングが採用されたものである。ここ
で窒化膜に開けられた開口がエミッタ開口となる。
の側面に二酸化Ｓｉの側壁17が形成される。これは通常
行われている、二酸化Ｓｉ層の全面堆積とＲＩＥ処理に
よって垂直壁面に二酸化Ｓｉ層を残す方法に依れば可能
である。このＲＩＥ処理では、二酸化Ｓｉだけを除去し
て窒化膜は残し、その開口は二酸化Ｓｉの側壁をマスク
とする液相エッチングで行う。これは、単結晶層に至る
開口を全てＲＩＥで行うと、露出した結晶が損傷を受け
るので、液相エッチングが採用されたものである。ここ
で窒化膜に開けられた開口がエミッタ開口となる。
【００２４】本実施例ではこの後、側壁を除去してｎ型
のポリＳｉ層をＣＶＤ法で形成し、パターニングしてエ
ミッタ電極18とする。トランジスタのエミッタ領域はこ
のポリＳｉ層からの不純物拡散によって形成されるが、
イオン注入によってエミッタを形成するのであれば、図
(e)の側壁17が残っている時に、これをマスクにして行
えば良い。
のポリＳｉ層をＣＶＤ法で形成し、パターニングしてエ
ミッタ電極18とする。トランジスタのエミッタ領域はこ
のポリＳｉ層からの不純物拡散によって形成されるが、
イオン注入によってエミッタを形成するのであれば、図
(e)の側壁17が残っている時に、これをマスクにして行
えば良い。
【００２５】また、側壁を残したままポリＳｉのエミッ
タ電極を形成してもかまわないが、実施例のように側壁
を除去しておけば、開口内空間が広くなってポリＳｉ層
の被覆性が良くなる。更に、ポリＳｉ層の被覆性が十分
に良好な場合には、最初に設けられる開口を小口径と
し、素子全体を小型化することも可能である。なお、図
４(f)の18はベース、20はエミッタである。
タ電極を形成してもかまわないが、実施例のように側壁
を除去しておけば、開口内空間が広くなってポリＳｉ層
の被覆性が良くなる。更に、ポリＳｉ層の被覆性が十分
に良好な場合には、最初に設けられる開口を小口径と
し、素子全体を小型化することも可能である。なお、図
４(f)の18はベース、20はエミッタである。
【００２６】
【発明の効果】以上説明したように本発明の方法では、
トランジスタのベース領域をエピタキシャル成長で形成
することと、素子領域に対するエミッタ開口の位置と寸
法を規定することによってベース／コレクタ間の寄生容
量が大幅に低減されたトランジスタが形成され、高周波
特性に優れたトランジスタが実現することになる。
トランジスタのベース領域をエピタキシャル成長で形成
することと、素子領域に対するエミッタ開口の位置と寸
法を規定することによってベース／コレクタ間の寄生容
量が大幅に低減されたトランジスタが形成され、高周波
特性に優れたトランジスタが実現することになる。
【図１】 本発明により形成される素子の構造を示す断
面模式図
面模式図
【図２】 公知技術により形成される素子の構造を示す
断面模式図
断面模式図
【図３】 本発明の実施例の工程を模式的に示す図（１
／２）
／２）
【図４】 本発明の実施例の工程を模式的に示す図（２
／２）
／２）
【図５】 従来のトランジスタ形成工程の一例を模式的
に示す図
に示す図
１ 基板 ２ フィールド酸化膜 ３ 素子領域 ４ ポリＳｉ層 ５ 酸化膜 ６ 開口 ７ 側壁 ８ 真性ベース ９ 外部ベース 10 エミッタ 11 エミッタ電極 12 窒化膜 13 単結晶Ｓｉ 14 ポリＳｉ 15 窒化膜 17 側壁 18 ベース 20 エミッタ
Claims (4)
- 【請求項１】 一方導電型の単結晶半導体基板(1)の表
面領域に、選択的に絶縁物層(2)を設けて素子領域(3)を
画定する工程、 該素子領域表面を含む該半導体基板表面に他方導電型の
不純物がドープされた第１の多結晶半導体層(4)と第１
の絶縁層(5)を順次堆積形成する工程、 リソグラフィ処理によって、該素子領域上の該多結晶半
導体層と該絶縁層とを選択的に除去して開孔(6)を形成
する工程、 該多結晶半導体層と該絶縁層の選択的除去によって露出
した該素子領域の単結晶面に他方導電型の単結晶半導体
層(13)を成長させると共に、該開孔側面に他方導電型の
多結晶半導体層(14)を堆積成長させる工程、 該単結晶半導体層および該開孔側壁の多結晶半導体層を
第２の絶縁層(15)で被覆する工程、 以上の処理が施された該半導体基板面に第３の絶縁層を
堆積して異方性エッチングを施し、該第３の絶縁層を該
開孔側面に残したまま該開孔底面の該第３の絶縁層を除
去して、該開口底面に該第２の絶縁層を露出させると共
に、該開口側面に残された該第３の絶縁層(17)によって
面積が縮減された該開口底面を、該素子領域に包含され
る大きさとする工程、 該開孔側面の該第３の絶縁層(17)をマスクにして、該開
孔底面に露出した該第２の絶縁層を選択的に除去する工
程、及び該半導体基板の該開孔底面を含む限定された領
域に一方導電型の不純物がドープされた第３の多結晶半
導体層(11)を堆積形成すると共に、該第３の多結晶半導
体層に隣接する前記単結晶半導体層の領域(10)に一方導
電型の不純物を導入する工程を包含して成ることを特徴
とするバイポーラトランジスタの製造方法。 - 【請求項２】 請求項１のバイポーラトランジスタの製
造方法であって、 前記素子領域(3)上に、前記多結晶半導体層と前記絶縁
層とを選択的に除去して形成される開孔(6)が、該素子
領域表面を全て包含する大きさであることを特徴とする
バイポーラトランジスタの製造方法。 - 【請求項３】 請求項１又は請求項２のバイポーラトラ
ンジスタの製造方法であって、 一方導電型の単結晶半導体基板表面領域に、周囲に絶縁
物層を設けて素子領域を画定する請求項１の工程を実施
した後に、該半導体基板表面にエッチングストッパとな
る絶縁材料層(12)を被着し、 しかる後、請求項１に記述された残余の工程を実施する
ことを特徴とするバイポーラトランジスタの製造方法。 - 【請求項４】 請求項１乃至請求項３のバイポーラトラ
ンジスタの製造方法であって、 前記開孔側面の前記第３の絶縁層(17)をマスクにして該
開孔底面の前記第２の絶縁層(15)を選択的に除去する工
程までを実施した後、該第３の絶縁層(17)を除去し、 しかる後、請求項１に記述された残余の工程を実施する
ことを特徴とするバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32720891A JPH05160139A (ja) | 1991-12-11 | 1991-12-11 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32720891A JPH05160139A (ja) | 1991-12-11 | 1991-12-11 | バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160139A true JPH05160139A (ja) | 1993-06-25 |
Family
ID=18196525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32720891A Withdrawn JPH05160139A (ja) | 1991-12-11 | 1991-12-11 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160139A (ja) |
-
1991
- 1991-12-11 JP JP32720891A patent/JPH05160139A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10468508B2 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH05291286A (ja) | ヘテロバイポーラトランジスタとその製造方法 | |
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| JPH088270A (ja) | 半導体装置およびその製造方法 | |
| JP2720793B2 (ja) | 半導体装置の製造方法 | |
| JP3132101B2 (ja) | 半導体装置の製造方法 | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| JPH06267970A (ja) | 半導体装置 | |
| JP3172031B2 (ja) | 半導体装置の製造方法 | |
| JP2924417B2 (ja) | 半導体装置 | |
| JPH09199510A (ja) | 半導体装置およびその製造方法 | |
| JPH04330730A (ja) | 半導体装置及びその製造方法 | |
| US5614425A (en) | Method of fabricating a bipolar transistor operable at high speed | |
| JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05160139A (ja) | バイポーラトランジスタの製造方法 | |
| JPH06112215A (ja) | 自己整合型バイポーラトランジスタおよびその製造方法 | |
| JP3193736B2 (ja) | 半導体装置とその製造方法 | |
| JP3209443B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH07235547A (ja) | 半導体集積回路の製造方法 | |
| JP2850669B2 (ja) | 半導体装置 | |
| JP2613031B2 (ja) | バイポーラトランジスターの製造方法 | |
| JP2812282B2 (ja) | 半導体装置の製造方法 | |
| JPH11354530A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH04322431A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |