JPH027438A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH027438A JPH027438A JP15733588A JP15733588A JPH027438A JP H027438 A JPH027438 A JP H027438A JP 15733588 A JP15733588 A JP 15733588A JP 15733588 A JP15733588 A JP 15733588A JP H027438 A JPH027438 A JP H027438A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- polycrystalline
- semiconductor layer
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000013078 crystal Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052787 antimony Inorganic materials 0.000 abstract description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 29
- 238000009792 diffusion process Methods 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に高濃度埋込
領域を有するバイポーラ型の半導体装置の製造方法に関
する。
領域を有するバイポーラ型の半導体装置の製造方法に関
する。
従来、高濃度埋込領域を有するバイポーラ型半導体装置
、例えば第３図に示すようなＮＰＮ型バイポーラトラン
ジスタの場合、次のような方法で製造されていた。
、例えば第３図に示すようなＮＰＮ型バイポーラトラン
ジスタの場合、次のような方法で製造されていた。
まず、Ｐ型シリコン基板１の上に選択的に、コレクタ引
出しのためのＮ型の高濃度埋込領域２が設けられた後、
Ｎ型のエピタキシャル層３が形成される。次に、エピタ
キシャル層３の表面に選択的に素子分離のためのフィー
ルド酸化膜５が形成された後Ｎ型エピタキシャル層にウ
ェーハ表面からの不純物拡散によりコレクタ取出しのた
めのＮ＋型型数散層４形成され、Ｎ型高濃度埋込領域２
と電気的に接続されるのが普通である。
出しのためのＮ型の高濃度埋込領域２が設けられた後、
Ｎ型のエピタキシャル層３が形成される。次に、エピタ
キシャル層３の表面に選択的に素子分離のためのフィー
ルド酸化膜５が形成された後Ｎ型エピタキシャル層にウ
ェーハ表面からの不純物拡散によりコレクタ取出しのた
めのＮ＋型型数散層４形成され、Ｎ型高濃度埋込領域２
と電気的に接続されるのが普通である。
上述した従来の製造方法では、Ｐ型シリコン基板１上に
設けられたエピタキシャル層３にウェーハ表面から不純
物をドープして、シリコン基板との境界に設けられたＮ
型高濃度埋込層２と電気的に接続するようにＮ型拡散層
４を形成するため、Ｎ型エピタキシャル層３が厚い場合
、前述の接続が高抵抗になってしまうという欠点がある
。また、低抵抗の接続を得るためには、高温または長時
間の不純物熱拡散が要求されるが、これは、エピタキシ
ャル層内の不純物濃度分布を変化させ、横方向にもＮ型
拡散層４が拡がってしまうため、集積化の点で好ましく
ない。
設けられたエピタキシャル層３にウェーハ表面から不純
物をドープして、シリコン基板との境界に設けられたＮ
型高濃度埋込層２と電気的に接続するようにＮ型拡散層
４を形成するため、Ｎ型エピタキシャル層３が厚い場合
、前述の接続が高抵抗になってしまうという欠点がある
。また、低抵抗の接続を得るためには、高温または長時
間の不純物熱拡散が要求されるが、これは、エピタキシ
ャル層内の不純物濃度分布を変化させ、横方向にもＮ型
拡散層４が拡がってしまうため、集積化の点で好ましく
ない。
本発明の半導体装置の製造方法は、−導電型の半導体基
板の表面に逆導電型不純物を選択的にドープすることに
より逆導電型で相対的に高濃度の埋込領域を形成する工
程と、前記逆導電型埋込領域の一部の表面に多結晶半導
体層を形成する工程と、前記半導体基板の全表面に逆導
電型半導体層をエピタキシャル成長させることにより前
記多結晶半導体層の上部にのみ逆導電型の多結晶半導体
領域を形成しその他の表面に相対的に低濃度の単結晶半
導体層を形成する工程と、前記多結晶半導体領域に選択
的に逆導電型不純物をドープすることにより前記多結晶
半導体領域と前記逆導電型埋込領域とを電気的に接続さ
せる工程と、前記単結晶半導体層に半導体素子を形成す
る工程とを含んで構成される。
板の表面に逆導電型不純物を選択的にドープすることに
より逆導電型で相対的に高濃度の埋込領域を形成する工
程と、前記逆導電型埋込領域の一部の表面に多結晶半導
体層を形成する工程と、前記半導体基板の全表面に逆導
電型半導体層をエピタキシャル成長させることにより前
記多結晶半導体層の上部にのみ逆導電型の多結晶半導体
領域を形成しその他の表面に相対的に低濃度の単結晶半
導体層を形成する工程と、前記多結晶半導体領域に選択
的に逆導電型不純物をドープすることにより前記多結晶
半導体領域と前記逆導電型埋込領域とを電気的に接続さ
せる工程と、前記単結晶半導体層に半導体素子を形成す
る工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための製造工程順に示した半導体チップの断面図であ
る。
るための製造工程順に示した半導体チップの断面図であ
る。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板１
の表面に拡散マスク用絶縁膜として、例えば熱酸化膜１
２を形成し、これをパターニングして、ヒ素あるいはア
ンチモン、等のＮ型不純物をドープしてＮ型高濃度埋込
領域２を形成する。
の表面に拡散マスク用絶縁膜として、例えば熱酸化膜１
２を形成し、これをパターニングして、ヒ素あるいはア
ンチモン、等のＮ型不純物をドープしてＮ型高濃度埋込
領域２を形成する。
次に、第１図（ｂ）に示すように、上述の熱酸化膜１２
を除去した後、基板表面に多結晶シリコン層を成長させ
、ホトレジスト１３をマスクにしてこれをエツチング除
去し、上述のＮ型高濃度埋込領域上の一部に多結晶シリ
コン１０を形成する。
を除去した後、基板表面に多結晶シリコン層を成長させ
、ホトレジスト１３をマスクにしてこれをエツチング除
去し、上述のＮ型高濃度埋込領域上の一部に多結晶シリ
コン１０を形成する。
次に、第１図（ｃ）に示すように、シリコン基板全面を
覆ってＮ型のエピタキシャル層３を成長させる。このと
き、多結晶シリコン層１０の上部には単結晶シリコンが
結晶成長せずに、多結晶シリコンが成長するため、Ｎ型
の多結晶シリコン領域１１が形成される。
覆ってＮ型のエピタキシャル層３を成長させる。このと
き、多結晶シリコン層１０の上部には単結晶シリコンが
結晶成長せずに、多結晶シリコンが成長するため、Ｎ型
の多結晶シリコン領域１１が形成される。
次に、第１図（ｄ）に示すように、拡散用マスクとして
、例えば窒化シリコン膜１４を形成し、ウェーハ表面か
ら上述の多結晶シリコン領域１１にリン拡散によってＮ
型不純物をドープさせ、多結晶シリコン領域１１と高濃
度埋込領域２との電気的接続を行う。
、例えば窒化シリコン膜１４を形成し、ウェーハ表面か
ら上述の多結晶シリコン領域１１にリン拡散によってＮ
型不純物をドープさせ、多結晶シリコン領域１１と高濃
度埋込領域２との電気的接続を行う。
第２図は本発明の第２の実施例を説明するための半導体
チップの断面図である。
チップの断面図である。
まず、第１の実施例と同様に、第１図（ａ）〜（ｃ）に
示すように、エピタキシャル成長を行った後、窒化シリ
コン膜１４を形成し、バターニングを行って、多結晶シ
リコン領域上に開孔を設け、全面にリンを含むシリカガ
ラスｇ （ＰＳＧ膜）１５を成長させて、このＰＳＧ膜
から多結晶シリコン膜へリンをドープさせることにより
、半導体装置を製造する。
示すように、エピタキシャル成長を行った後、窒化シリ
コン膜１４を形成し、バターニングを行って、多結晶シ
リコン領域上に開孔を設け、全面にリンを含むシリカガ
ラスｇ （ＰＳＧ膜）１５を成長させて、このＰＳＧ膜
から多結晶シリコン膜へリンをドープさせることにより
、半導体装置を製造する。
以上説明したように、本発明は、半導体基板表面に形成
された高濃度埋込領域上の一部に多結晶半導体層を形成
し、その後、基板全面に半導体層をエピタキシャル成長
させることにより、同時に前記多結晶半導体層の上部に
のみ、多結晶半導体領域を形成し、しかる後にこの多結
晶半導体領域にウェーハ表面から不純物をドープさせて
、上述の高濃度埋込領域と電気的に接続されるようにし
たので、高温、長時間の熱拡散を行うことなしに、低抵
抗な電気的接続を得ることができる効果がある。
された高濃度埋込領域上の一部に多結晶半導体層を形成
し、その後、基板全面に半導体層をエピタキシャル成長
させることにより、同時に前記多結晶半導体層の上部に
のみ、多結晶半導体領域を形成し、しかる後にこの多結
晶半導体領域にウェーハ表面から不純物をドープさせて
、上述の高濃度埋込領域と電気的に接続されるようにし
たので、高温、長時間の熱拡散を行うことなしに、低抵
抗な電気的接続を得ることができる効果がある。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの従来の半導体装
置の一例の断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型高濃度埋込領
域、３・・・Ｎ型エピタキシャル層、４・・・Ｎ型拡散
層、５・・・フィールド酸化膜、６・・・ベース拡散層
、７・・・エミッタ拡散層、８・・・層間膜、９・・・
アルミニウム配線、１０・・・多結晶シリコン層、１１
・・・Ｎ型多結晶シリコン領域、１２・・・熱酸化膜、
１３・・・ホトレジスト、１４・・・窒化シリコン膜、
１５・・・ＰＳＧ膜。 兜 ！ 図 ３Ｎ型工こ０り〒〉ヤル轡 ２Ｎ里高濃り呈八噸域
るための工程順に示した半導体チップの従来の半導体装
置の一例の断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型高濃度埋込領
域、３・・・Ｎ型エピタキシャル層、４・・・Ｎ型拡散
層、５・・・フィールド酸化膜、６・・・ベース拡散層
、７・・・エミッタ拡散層、８・・・層間膜、９・・・
アルミニウム配線、１０・・・多結晶シリコン層、１１
・・・Ｎ型多結晶シリコン領域、１２・・・熱酸化膜、
１３・・・ホトレジスト、１４・・・窒化シリコン膜、
１５・・・ＰＳＧ膜。 兜 ！ 図 ３Ｎ型工こ０り〒〉ヤル轡 ２Ｎ里高濃り呈八噸域
Claims (1)
- 一導電型の半導体基板の表面に逆導電型不純物を選択的
にドープすることにより逆導電型で相対的に高濃度の埋
込領域を形成する工程と、前記逆導電型埋込領域の一部
の表面に多結晶半導体層を形成する工程と、前記半導体
基板の全表面に逆導電型半導体層をエピタキシャル成長
させることにより前記多結晶半導体層の上部にのみ逆導
電型の多結晶半導体領域を形成しその他の表面に相対的
に低濃度の単結晶半導体層を形成する工程と、前記多結
晶半導体領域に選択的に逆導電型不純物をドープするこ
とにより前記多結晶半導体領域と前記逆導電型埋込領域
とを電気的に接続させる工程と、前記単結晶半導体層に
半導体素子を形成する工程とを含むことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15733588A JPH027438A (ja) | 1988-06-24 | 1988-06-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15733588A JPH027438A (ja) | 1988-06-24 | 1988-06-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027438A true JPH027438A (ja) | 1990-01-11 |
Family
ID=15647444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15733588A Pending JPH027438A (ja) | 1988-06-24 | 1988-06-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027438A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222938A (ja) * | 2001-01-25 | 2002-08-09 | Rohm Co Ltd | 半導体装置 |
-
1988
- 1988-06-24 JP JP15733588A patent/JPH027438A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222938A (ja) * | 2001-01-25 | 2002-08-09 | Rohm Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504332A (en) | Method of making a bipolar transistor | |
| JPH03178133A (ja) | バイポーラ・トランジスタとその製作方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| US5234845A (en) | Method of manufacturing semiconductor IC using selective poly and EPI silicon growth | |
| JPH08274108A (ja) | 半導体装置及びその製造方法 | |
| JPH027438A (ja) | 半導体装置の製造方法 | |
| JPH0616509B2 (ja) | 半導体装置の製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP2000260772A (ja) | 半導体集積回路装置 | |
| JP3001340B2 (ja) | バイポーラ集積回路の製造方法 | |
| JP3149913B2 (ja) | トランジスタの製造方法 | |
| JPH04312927A (ja) | 半導体装置，およびその製造方法 | |
| JP3168622B2 (ja) | 半導体装置及びその製造方法 | |
| KR0152546B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPH10135235A (ja) | 半導体装置の製造方法 | |
| JPH01253272A (ja) | バイポーラトランジスタ | |
| JPS60260162A (ja) | 半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPH0228267B2 (ja) | ||
| JPH05304164A (ja) | 半導体装置 | |
| JPS5892233A (ja) | 酸化膜分離集積回路の製造方法 | |
| JPH03131037A (ja) | 半導体装置の製造方法 | |
| JPH0355848A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH03135030A (ja) | 半導体装置およびその製造方法 |