JPH0616509B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0616509B2 JPH0616509B2 JP61168613A JP16861386A JPH0616509B2 JP H0616509 B2 JPH0616509 B2 JP H0616509B2 JP 61168613 A JP61168613 A JP 61168613A JP 16861386 A JP16861386 A JP 16861386A JP H0616509 B2 JPH0616509 B2 JP H0616509B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- buried layer
- layer
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にバイポーラ
トランジスタのコレクタの埋込層から電極までの接続領
域を有する半導体装置の製造方法に関する。
トランジスタのコレクタの埋込層から電極までの接続領
域を有する半導体装置の製造方法に関する。
従来、バイポーラトランジスタのコレクタの埋込層と電
極とを接続するには、単にコレクタ領域のエピタキシャ
ル層表面に電極を形成するだけではなく、コレクタの直
列抵抗を低減する為に、エピタキシャル層の表面から埋
込層まで高濃度のエピタキシャル層と同一導電型の不純
物の拡散を行なって接続するのが一般的である。
極とを接続するには、単にコレクタ領域のエピタキシャ
ル層表面に電極を形成するだけではなく、コレクタの直
列抵抗を低減する為に、エピタキシャル層の表面から埋
込層まで高濃度のエピタキシャル層と同一導電型の不純
物の拡散を行なって接続するのが一般的である。
第２図は従来の半導体装置の一例の断面図である。
従来の半導体装置の製造方法によれば、この例は、ｐ型
のシリコン基板１上にｎ＋型の埋込層２′を設け、シリ
コン基板１と埋込層２′の上にエピタキシャル成長によ
ってｎ型の不純物層４′を設け、不純物層４′表面の酸
化膜９′の開孔部から埋込層２′に至るコレクタの電極
１４に接続した引出し部のｎ＋型の拡散領域１３を設け
た構造をしている。
のシリコン基板１上にｎ＋型の埋込層２′を設け、シリ
コン基板１と埋込層２′の上にエピタキシャル成長によ
ってｎ型の不純物層４′を設け、不純物層４′表面の酸
化膜９′の開孔部から埋込層２′に至るコレクタの電極
１４に接続した引出し部のｎ＋型の拡散領域１３を設け
た構造をしている。
上述した従来の半導体装置の製造方法によれば、埋込層
と電極とを接続する引出し部の抵抗を下げる為には、エ
ピタキシャル層表面からの不純物拡散を高濃度で行な
い、引出し部の拡散領域を低抵抗化すると共に拡散領域
が埋込層に到達するようにしておく事が必要であるが、
このようにすると拡散領域の横方向広がりが大きくな
り、特にバイポーラトランジスタを形成する際には、通
常後工程で行なうベース領域、エミッタ領域の形成の為
の熱処理がさらにかかるので、必要な接合耐圧を得る為
には、トランジスタのベース及びエミッタ領域をコレク
タ引出し部から十分に離しておかなければならず素子面
積が大きくなる。従って、従来の方法では、コレクタの
直列抵抗の低減化と素子の高密度化とを同時に満足する
事が困難であるという欠点がある。
と電極とを接続する引出し部の抵抗を下げる為には、エ
ピタキシャル層表面からの不純物拡散を高濃度で行な
い、引出し部の拡散領域を低抵抗化すると共に拡散領域
が埋込層に到達するようにしておく事が必要であるが、
このようにすると拡散領域の横方向広がりが大きくな
り、特にバイポーラトランジスタを形成する際には、通
常後工程で行なうベース領域、エミッタ領域の形成の為
の熱処理がさらにかかるので、必要な接合耐圧を得る為
には、トランジスタのベース及びエミッタ領域をコレク
タ引出し部から十分に離しておかなければならず素子面
積が大きくなる。従って、従来の方法では、コレクタの
直列抵抗の低減化と素子の高密度化とを同時に満足する
事が困難であるという欠点がある。
本発明の半導体装置の製造方法は、一導電型半導体基板
上に逆導電型埋込層を選択的に形成し前記埋込層の上面
に耐酸化性絶縁膜を選択的に形成する工程と、前記埋込
層および耐酸化性絶縁膜を含む前記半導体基板の上に逆
導電型の半導体層を形成する工程と、前記半導体層を選
択的にエッチングして前記耐酸化性絶縁膜の上面を露出
させる第１の溝および前記埋込層外周の前記半導体基板
に達する前記第１の溝より深い第２の溝を同時に形成す
る工程と、熱酸化法により前記耐酸化性絶縁膜以外の前
記第１および第２の溝の内面に酸化膜を形成する工程
と、前記第１の溝底部に露出する耐酸化性絶縁膜を除去
し前記埋込層の表面を露出させる工程と、前記第１およ
び第２の溝内に逆導電型不純物を含有する多結晶シリコ
ン層を充填する工程とを含んで構成される。
上に逆導電型埋込層を選択的に形成し前記埋込層の上面
に耐酸化性絶縁膜を選択的に形成する工程と、前記埋込
層および耐酸化性絶縁膜を含む前記半導体基板の上に逆
導電型の半導体層を形成する工程と、前記半導体層を選
択的にエッチングして前記耐酸化性絶縁膜の上面を露出
させる第１の溝および前記埋込層外周の前記半導体基板
に達する前記第１の溝より深い第２の溝を同時に形成す
る工程と、熱酸化法により前記耐酸化性絶縁膜以外の前
記第１および第２の溝の内面に酸化膜を形成する工程
と、前記第１の溝底部に露出する耐酸化性絶縁膜を除去
し前記埋込層の表面を露出させる工程と、前記第１およ
び第２の溝内に逆導電型不純物を含有する多結晶シリコ
ン層を充填する工程とを含んで構成される。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
この例では、第１図（ａ）に示すように、先ず、ｐ型の
シリコン基板１にｎ＋型の埋込層２を形成した後、シリ
コンの窒化膜３を堆積し、埋込層２上のコレクタの引出
し部分を形成する領域以外のシリコンの窒化膜を除去す
る。続いてｎ型シリコンの不純物層４を成長してシリコ
ンの酸化膜５，窒化膜６を形成する。ここで不純物層４
をエピタキシャル成長で形成する場合には窒化膜３の上
部には、通常、多結晶シリコンが堆積する。
シリコン基板１にｎ＋型の埋込層２を形成した後、シリ
コンの窒化膜３を堆積し、埋込層２上のコレクタの引出
し部分を形成する領域以外のシリコンの窒化膜を除去す
る。続いてｎ型シリコンの不純物層４を成長してシリコ
ンの酸化膜５，窒化膜６を形成する。ここで不純物層４
をエピタキシャル成長で形成する場合には窒化膜３の上
部には、通常、多結晶シリコンが堆積する。
次に、第１図（ｂ）に示すように、写真食刻工程と異方
性ドライエッチングを用いて所定の位置の窒化膜６，酸
化膜５，不純物層４およびシリコン基板１をエッチング
し、溝Ａ及びＢを形成する。ここで、溝Ｂは素子間分離
用の溝であり、溝Ａがコレクタの引出し用の溝である。
又、不純物層４とシリコン基板１とをエッチングするた
めの異方性ドライエッチングでは、シリコン基板１に達
するような条件でエッチングを行なえば良く、溝Ａでは
窒化膜３がストッパーとなり自動的にエッチングが停止
する。更に、溝形成後に熱酸化を行ない溝Ａの側面及び
溝Ｂの側面，底面に酸化膜７及び７′を形成する。
性ドライエッチングを用いて所定の位置の窒化膜６，酸
化膜５，不純物層４およびシリコン基板１をエッチング
し、溝Ａ及びＢを形成する。ここで、溝Ｂは素子間分離
用の溝であり、溝Ａがコレクタの引出し用の溝である。
又、不純物層４とシリコン基板１とをエッチングするた
めの異方性ドライエッチングでは、シリコン基板１に達
するような条件でエッチングを行なえば良く、溝Ａでは
窒化膜３がストッパーとなり自動的にエッチングが停止
する。更に、溝形成後に熱酸化を行ない溝Ａの側面及び
溝Ｂの側面，底面に酸化膜７及び７′を形成する。
次に、第１図（ｃ）に示すように、溝Ａの底部に露出し
た窒化膜３と表面のシリコン窒化膜６とを除去して溝
Ａ，Ｂ内にｎ＋型不純物を含有する多結晶シリコン８，
８′を充填した後、不純物層４表面の酸化膜５を除去
し、更に熱酸化を行ない不純物層４及び多結晶シリコン
８，８′の表面に酸化膜９を形成する。
た窒化膜３と表面のシリコン窒化膜６とを除去して溝
Ａ，Ｂ内にｎ＋型不純物を含有する多結晶シリコン８，
８′を充填した後、不純物層４表面の酸化膜５を除去
し、更に熱酸化を行ない不純物層４及び多結晶シリコン
８，８′の表面に酸化膜９を形成する。
次に、第１図（ｄ）に示すように、ベース領域１０及び
エミッタ領域１１を形成し、酸化膜９にベース，エミッ
タ，コレクタの各コンタクト窓を開口した後、ベース，
エミッタ及びコレクタの電極１２ｂ，１２ｅ及び１２ｃ
を形成してバイポーラトランジスタが完成する。
エミッタ領域１１を形成し、酸化膜９にベース，エミッ
タ，コレクタの各コンタクト窓を開口した後、ベース，
エミッタ及びコレクタの電極１２ｂ，１２ｅ及び１２ｃ
を形成してバイポーラトランジスタが完成する。
上記の方法で、多結晶シリコン８に対してｎ型の不純物
の拡散は容易で、コレクタの直列抵抗を低く設定する事
が可能であるだけでなく、溝Ａの側面に酸化膜７がある
ため、不純物が横方向に拡散する事が無く素子面積の縮
小が可能である。又、素子間分離用の溝Ｂとコレクタの
引出し部の溝Ａとを同時に形成できるので、工程が短縮
される。
の拡散は容易で、コレクタの直列抵抗を低く設定する事
が可能であるだけでなく、溝Ａの側面に酸化膜７がある
ため、不純物が横方向に拡散する事が無く素子面積の縮
小が可能である。又、素子間分離用の溝Ｂとコレクタの
引出し部の溝Ａとを同時に形成できるので、工程が短縮
される。
以上説明したように本発明は、溝内を充填した多結晶シ
リコンを低抵抗にする事により、コレクタを直列抵抗を
低減したコレクタ引出し部を形成し、かつ素子面積を縮
小することができるという効果がある。又、このコレク
タの引出し部と素子間分離溝を同一の工程で形成できる
ので製造工程も短縮できるという効果もある。
リコンを低抵抗にする事により、コレクタを直列抵抗を
低減したコレクタ引出し部を形成し、かつ素子面積を縮
小することができるという効果がある。又、このコレク
タの引出し部と素子間分離溝を同一の工程で形成できる
ので製造工程も短縮できるという効果もある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の一例の断面図である。 １……シリコン基板、２，２′……埋込層、３……窒化
膜、４，４′……不純物層、５……酸化膜、６……窒化
膜、７，７′……酸化膜、８，８′……多結晶シリコ
ン、９，９′……酸化膜、１０……ベース領域、１１…
…エミッタ領域、１２ｂ，１２ｃ，１２ｅ……電極、１
３……拡散領域、１４……電極、Ａ，Ｂ……溝。
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の一例の断面図である。 １……シリコン基板、２，２′……埋込層、３……窒化
膜、４，４′……不純物層、５……酸化膜、６……窒化
膜、７，７′……酸化膜、８，８′……多結晶シリコ
ン、９，９′……酸化膜、１０……ベース領域、１１…
…エミッタ領域、１２ｂ，１２ｃ，１２ｅ……電極、１
３……拡散領域、１４……電極、Ａ，Ｂ……溝。
Claims (1)
- 【請求項１】一導電型半導体基板上に逆導電型埋込層を
選択的に形成し前記埋込層の上面に耐酸化性絶縁膜を選
択的に形成する工程と、前記埋込層および耐酸化性絶縁
膜を含む前記半導体基板の上に逆導電型の半導体層を形
成する工程と、前記半導体層を選択的にエッチングして
前記耐酸化性絶縁膜の上面を露出させる第１の溝および
前記埋込層外周の前記半導体基板に達する前記第１の溝
より深い第２の溝を同時に形成する工程と、熱酸化法に
より前記耐酸化性絶縁膜以外の前記第１および第２の溝
の内面に酸化膜を形成する工程と、前記第１の溝底部に
露出する耐酸化性絶縁膜を除去し前記埋込層の表面を露
出させる工程と、前記第１および第２の溝内に逆導電型
不純物を含有する多結晶シリコン層を充填する工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61168613A JPH0616509B2 (ja) | 1986-07-16 | 1986-07-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61168613A JPH0616509B2 (ja) | 1986-07-16 | 1986-07-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6324672A JPS6324672A (ja) | 1988-02-02 |
| JPH0616509B2 true JPH0616509B2 (ja) | 1994-03-02 |
Family
ID=15871304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61168613A Expired - Lifetime JPH0616509B2 (ja) | 1986-07-16 | 1986-07-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616509B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2654607B2 (ja) * | 1994-09-22 | 1997-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5591541A (en) * | 1995-05-05 | 1997-01-07 | Rayovac Corporation | High steel content thin walled anode can |
| JP2002222938A (ja) * | 2001-01-25 | 2002-08-09 | Rohm Co Ltd | 半導体装置 |
| DE102006029682B4 (de) * | 2005-06-29 | 2015-01-08 | Infineon Technologies Ag | Halbleiterstruktur und Verfahren zur Herstellung der Struktur |
| US7468307B2 (en) | 2005-06-29 | 2008-12-23 | Infineon Technologies Ag | Semiconductor structure and method |
| US7982284B2 (en) | 2006-06-28 | 2011-07-19 | Infineon Technologies Ag | Semiconductor component including an isolation structure and a contact to the substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5236392B2 (ja) * | 1972-07-04 | 1977-09-14 | ||
| JPS566449A (en) * | 1979-06-28 | 1981-01-23 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Production of semiconductor device |
-
1986
- 1986-07-16 JP JP61168613A patent/JPH0616509B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6324672A (ja) | 1988-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504332A (en) | Method of making a bipolar transistor | |
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH0548936B2 (ja) | ||
| US4984048A (en) | Semiconductor device with buried side contact | |
| JPH0616509B2 (ja) | 半導体装置の製造方法 | |
| US5059547A (en) | Method of manufacturing double diffused mosfet with potential biases | |
| JP2615646B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS58140137A (ja) | 半導体装置 | |
| JPS61245573A (ja) | 半導体装置 | |
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JP2615652B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2613598B2 (ja) | 半導体装置 | |
| JP3128818B2 (ja) | 半導体集積回路 | |
| JP3149913B2 (ja) | トランジスタの製造方法 | |
| JP3104276B2 (ja) | 半導体装置の製造方法 | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JPH073870B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2718101B2 (ja) | 半導体装置の製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JP2536616B2 (ja) | 半導体装置 | |
| JPH034539A (ja) | 半導体装置及びその製造方法 | |
| JPH06168951A (ja) | 半導体装置の製造方法 | |
| JPH0715940B2 (ja) | 半導体装置の製造方法 | |
| JPS5984543A (ja) | バイポ−ラ集積回路装置およびその製造方法 |