JP3001340B2 - バイポーラ集積回路の製造方法 - Google Patents
バイポーラ集積回路の製造方法Info
- Publication number
- JP3001340B2 JP3001340B2 JP5040808A JP4080893A JP3001340B2 JP 3001340 B2 JP3001340 B2 JP 3001340B2 JP 5040808 A JP5040808 A JP 5040808A JP 4080893 A JP4080893 A JP 4080893A JP 3001340 B2 JP3001340 B2 JP 3001340B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- capacitor
- region
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はバイポーラ集積回路の製
造方法に関し、特にバイポーラ集積回路の半導体素子と
同一基板上に受動素子であるコンデンサを形成する方法
に関する。
造方法に関し、特にバイポーラ集積回路の半導体素子と
同一基板上に受動素子であるコンデンサを形成する方法
に関する。
【０００２】
【従来の技術】従来のコンデンサの形成方法を図２を用
いて示す。Ｎ型埋込領域１を有するＰ型半導体基板２上
にＮ型エピタキシャル層３を成長し、選択的に任意の部
分にＰ型絶縁領域４を形成する。次に素子分離の為の酸
化膜５を選択的に形成し、次に素子分離領域以外の領域
に約８０ｎｍの熱酸化膜６を成長し、ＮＰＮトランジス
タのコレクタ７とコンデンサ領域８を選択的に開口す
る。次に図２（ｂ）の様に、Ｎ型不純物９として、開口
部にリンをドープする。約１００ｎｍの酸化膜１０を成
長し、次にコンデンサ領域８のみ、酸化膜１０を除去す
る。次にコンデンサの誘電膜として減圧ＣＶＤ法による
窒化膜（以下ＬＰ窒化膜１１と呼ぶ）を約５０ｎｍ成長
させ、電極引き出し部のＬＰ窒化膜１１を除去する。次
に図２（ｃ）の様に、多結晶シリコン１２を約１５０ｎ
ｍ成長後、多結晶シリコン抵抗１３とコンデンサ上以外
の領域を選択的に除去する。次に図２（ｄ）の様に、ベ
ース１４とエミッタ１５を形成し、絶縁膜としてＢＰＳ
Ｇ膜１８を約１μｍ成長後、電極引き出し部にＡｌ膜１
６を配線する。
いて示す。Ｎ型埋込領域１を有するＰ型半導体基板２上
にＮ型エピタキシャル層３を成長し、選択的に任意の部
分にＰ型絶縁領域４を形成する。次に素子分離の為の酸
化膜５を選択的に形成し、次に素子分離領域以外の領域
に約８０ｎｍの熱酸化膜６を成長し、ＮＰＮトランジス
タのコレクタ７とコンデンサ領域８を選択的に開口す
る。次に図２（ｂ）の様に、Ｎ型不純物９として、開口
部にリンをドープする。約１００ｎｍの酸化膜１０を成
長し、次にコンデンサ領域８のみ、酸化膜１０を除去す
る。次にコンデンサの誘電膜として減圧ＣＶＤ法による
窒化膜（以下ＬＰ窒化膜１１と呼ぶ）を約５０ｎｍ成長
させ、電極引き出し部のＬＰ窒化膜１１を除去する。次
に図２（ｃ）の様に、多結晶シリコン１２を約１５０ｎ
ｍ成長後、多結晶シリコン抵抗１３とコンデンサ上以外
の領域を選択的に除去する。次に図２（ｄ）の様に、ベ
ース１４とエミッタ１５を形成し、絶縁膜としてＢＰＳ
Ｇ膜１８を約１μｍ成長後、電極引き出し部にＡｌ膜１
６を配線する。
【０００３】
【発明が解決しようとする課題】従来のコンデンサの形
成方法では、従来の技術で示した様に、誘電膜を形成す
る領域をパターニングする為だけに、従来の技術の図２
（ｂ）の構造にする様な一回のフォトリソグラフィによ
る一連の工程を設けていた。そのため、工程数が多く、
製造工期が長くなるという欠点があった。
成方法では、従来の技術で示した様に、誘電膜を形成す
る領域をパターニングする為だけに、従来の技術の図２
（ｂ）の構造にする様な一回のフォトリソグラフィによ
る一連の工程を設けていた。そのため、工程数が多く、
製造工期が長くなるという欠点があった。
【０００４】本発明の目的は、従来の欠点を除去し、半
導体装置の受動素子のコンデンサを形成する時、他の素
子と同時工程で形成し、工程数の少ないバイポーラ集積
回路の製造方法を提供することにある。
導体装置の受動素子のコンデンサを形成する時、他の素
子と同時工程で形成し、工程数の少ないバイポーラ集積
回路の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明のバイポーラ集積
回路の製造方法は、半導体基板上に第１絶縁膜を成膜す
る工程と、コンデンサ領域とバイポーラトランジスタ領
域の拡散層形成予定領域の前記第１絶縁膜を同時に除去
し開口する工程と、前記開口部に所望の不純物を導入
し、バイポーラトランジスタの拡散層と同時にコンデン
サの下層電極を形成する工程と、誘電体としての第２絶
縁膜を全面に成膜する工程と、多結晶シリコン膜を全面
的に成膜する工程と、前記多結晶シリコン膜、及び前記
第２絶縁膜をフォトリソグラフィにより、一度で同時に
エッチングし、多結晶シリコン抵抗、及びコンデンサの
上部電極を同時に形成する工程とを含むことを特徴とし
て構成される。
回路の製造方法は、半導体基板上に第１絶縁膜を成膜す
る工程と、コンデンサ領域とバイポーラトランジスタ領
域の拡散層形成予定領域の前記第１絶縁膜を同時に除去
し開口する工程と、前記開口部に所望の不純物を導入
し、バイポーラトランジスタの拡散層と同時にコンデン
サの下層電極を形成する工程と、誘電体としての第２絶
縁膜を全面に成膜する工程と、多結晶シリコン膜を全面
的に成膜する工程と、前記多結晶シリコン膜、及び前記
第２絶縁膜をフォトリソグラフィにより、一度で同時に
エッチングし、多結晶シリコン抵抗、及びコンデンサの
上部電極を同時に形成する工程とを含むことを特徴とし
て構成される。
【０００６】
【実施例】次に、本発明について、図面を参照して説明
する。図１は本発明の一実施例を説明するために工程順
に示した半導体素子の断面図である。
する。図１は本発明の一実施例を説明するために工程順
に示した半導体素子の断面図である。
【０００７】まず、図１（ａ）のように、Ｎ型埋込領域
１を有するＰ型半導体基板２上にＮ型エピタキシャル層
３を成長し、選択的に任意の部分にＰ型絶縁領域４を形
成する。次に素子分離の為の酸化膜５を選択的に形成
し、次に素子分離領域以外の領域に約８０ｎｍの熱酸化
膜６を成長し、コンデンサ領域８をＮＰＮトランジスタ
のコレクタ７と同時に、フッ酸等により、選択的にエッ
チングし開口する。
１を有するＰ型半導体基板２上にＮ型エピタキシャル層
３を成長し、選択的に任意の部分にＰ型絶縁領域４を形
成する。次に素子分離の為の酸化膜５を選択的に形成
し、次に素子分離領域以外の領域に約８０ｎｍの熱酸化
膜６を成長し、コンデンサ領域８をＮＰＮトランジスタ
のコレクタ７と同時に、フッ酸等により、選択的にエッ
チングし開口する。
【０００８】次にその開口部に図１（ｂ）のように、Ｎ
型不純物９として、イオン注入法により５×１０1 5
ｃｍ-2のリンをドープする。その後、コンデンサの誘電
膜として、減圧ＣＶＤ法により、ＬＰ窒化膜１１を約５
０ｎｍ成長させる。
型不純物９として、イオン注入法により５×１０1 5
ｃｍ-2のリンをドープする。その後、コンデンサの誘電
膜として、減圧ＣＶＤ法により、ＬＰ窒化膜１１を約５
０ｎｍ成長させる。
【０００９】次に図１（ｃ）のように、多結晶シリコン
１２を約２５０ｎｍ成長させ、一回のフォトリソラグラ
フィによる一連の工程を用いて、多結晶シリコン抵抗１
３とコンデンサ領域をパターニングする。この場合、多
結晶シリコン１２，及びＬＰ窒化膜１１を一度にエッチ
ングする。
１２を約２５０ｎｍ成長させ、一回のフォトリソラグラ
フィによる一連の工程を用いて、多結晶シリコン抵抗１
３とコンデンサ領域をパターニングする。この場合、多
結晶シリコン１２，及びＬＰ窒化膜１１を一度にエッチ
ングする。
【００１０】次に図１（ｄ）のように、全面に約５０ｎ
ｍの熱酸化膜１７を成長後、ベース１４とエミッタ１５
を形成し、絶縁膜としてＢＰＳＧ膜１８を約１μｍ成膜
後、電極引き出し部にＡｌ膜１６を配線する。なお図１
（ｄ）においては領域の区分の混乱をさけるため一部領
域の斜線を省略した。
ｍの熱酸化膜１７を成長後、ベース１４とエミッタ１５
を形成し、絶縁膜としてＢＰＳＧ膜１８を約１μｍ成膜
後、電極引き出し部にＡｌ膜１６を配線する。なお図１
（ｄ）においては領域の区分の混乱をさけるため一部領
域の斜線を省略した。
【００１１】
【発明の効果】以上説明したように本発明は、コンデン
サ領域を形成する為のみのフォトリソグラフィによる一
連の工程を不要としている。即ち、コンデンサを、バイ
ポーラトランジスタの集積回路内における他の素子の形
成と同時に形成しているので、その分、工程数削減，コ
スト低減，及び製造工期短縮という効果を有する。
サ領域を形成する為のみのフォトリソグラフィによる一
連の工程を不要としている。即ち、コンデンサを、バイ
ポーラトランジスタの集積回路内における他の素子の形
成と同時に形成しているので、その分、工程数削減，コ
スト低減，及び製造工期短縮という効果を有する。
【図１】本発明の一実施例を説明するために工程順に示
した半導体素子の断面図である。
した半導体素子の断面図である。
【図２】従来のコンデンサ素子を有する半導体装置の製
造方法を説明するために工程順に示した半導体素子の断
面図である。
造方法を説明するために工程順に示した半導体素子の断
面図である。
１ Ｎ型埋込領域 ２ Ｐ型半導体基板 ３ Ｎ型エピタキシャル層 ４ Ｐ型絶縁領域 ５ 酸化膜 ６ 熱酸化膜 ７ コレクタ ８ コンデンサ領域 ９ Ｎ型不純物 １０ 約１００ｎｍの酸化膜 １１ ＬＰ窒化膜 １２ 多結晶シリコン １３ 多結晶シリコン抵抗 １４ ベース １５ エミッタ １６ Ａｌ膜 １７ 約５０ｎｍの熱酸化膜 １８ ＢＰＳＧ膜
Claims (1)
- 【請求項１】 半導体基板上に第１絶縁膜を成膜する工
程と、コンデンサ領域とバイポーラトランジスタの拡散
層形成予定領域の前記第１絶縁膜を同時に除去し開口す
る工程と、前記開口部に所望の不純物を導入し、バイポ
ーラトランジスタの拡散層と同時に、コンデンサの下部
電極を形成する工程と、誘電体としての第２絶縁膜を全
面に成膜する工程と、多結晶シリコン膜を全面に成膜す
る工程と、前記多結晶シリコン膜，及び前記第２絶縁膜
をフォトリソグラフィ技術により一度で同時にエッチン
グし、多結晶シリコン抵抗，及びコンデンサの上部電極
を同時に形成する工程とを含むことを特徴とするバイポ
ーラ集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5040808A JP3001340B2 (ja) | 1993-03-02 | 1993-03-02 | バイポーラ集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5040808A JP3001340B2 (ja) | 1993-03-02 | 1993-03-02 | バイポーラ集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252352A JPH06252352A (ja) | 1994-09-09 |
| JP3001340B2 true JP3001340B2 (ja) | 2000-01-24 |
Family
ID=12590947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5040808A Expired - Fee Related JP3001340B2 (ja) | 1993-03-02 | 1993-03-02 | バイポーラ集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3001340B2 (ja) |
-
1993
- 1993-03-02 JP JP5040808A patent/JP3001340B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06252352A (ja) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03178133A (ja) | バイポーラ・トランジスタとその製作方法 | |
| JP2924417B2 (ja) | 半導体装置 | |
| JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
| US20020028551A1 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JPH08274108A (ja) | 半導体装置及びその製造方法 | |
| JP3001340B2 (ja) | バイポーラ集積回路の製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPH07235547A (ja) | 半導体集積回路の製造方法 | |
| JPH07142505A (ja) | 半導体装置の製造方法 | |
| JP3168622B2 (ja) | 半導体装置及びその製造方法 | |
| JP2500427B2 (ja) | バイポ―ラ型半導体装置の製造方法 | |
| JPH027438A (ja) | 半導体装置の製造方法 | |
| KR0152546B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| JP3707978B2 (ja) | 半導体集積回路とその製造方法 | |
| JP2812282B2 (ja) | 半導体装置の製造方法 | |
| JPS6218758A (ja) | 半導体装置の製造方法 | |
| JPH11354530A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPS60117773A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH05218064A (ja) | 半導体装置の製造方法 | |
| JPH0620072B2 (ja) | 半導体装置の製造方法 | |
| JP2003124337A (ja) | 半導体装置及びその製造方法 | |
| JPH10303210A (ja) | 半導体集積回路の製造方法 | |
| JPH05304164A (ja) | 半導体装置 | |
| JPH01211971A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991019 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |