JPH01211971A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01211971A JPH01211971A JP63035378A JP3537888A JPH01211971A JP H01211971 A JPH01211971 A JP H01211971A JP 63035378 A JP63035378 A JP 63035378A JP 3537888 A JP3537888 A JP 3537888A JP H01211971 A JPH01211971 A JP H01211971A
- Authority
- JP
- Japan
- Prior art keywords
- region
- epitaxial layer
- oxide film
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体基板の所望の素子形成領域のみにエピタキシャル
層を選択的に形成する半導体装置の製造方法に関し、 半導体基板の所望の領域にエピタキシャル層を選択的に
形成することのできる半導体装置の製造方法を提供する
ことを目的とし、 単一の工程によって位置決めされて同時に形成されたベ
ース窓及びコレクタ窓を有する絶縁膜をシリコン基板上
に形成する工程と、 該コレクタ窓上に保護膜を被着する工程と、気相成長法
に−より、該ベース窓内に露出している該シリコン基板
上にはエピタキシャルシリコン層を成長し、該コレクタ
窓を覆う保護膜及び該絶縁膜上には多結晶層シリコン層
を成長する工程とを含んでなることを特徴とする半導体
装置の製造方法を含み構成する。
層を選択的に形成する半導体装置の製造方法に関し、 半導体基板の所望の領域にエピタキシャル層を選択的に
形成することのできる半導体装置の製造方法を提供する
ことを目的とし、 単一の工程によって位置決めされて同時に形成されたベ
ース窓及びコレクタ窓を有する絶縁膜をシリコン基板上
に形成する工程と、 該コレクタ窓上に保護膜を被着する工程と、気相成長法
に−より、該ベース窓内に露出している該シリコン基板
上にはエピタキシャルシリコン層を成長し、該コレクタ
窓を覆う保護膜及び該絶縁膜上には多結晶層シリコン層
を成長する工程とを含んでなることを特徴とする半導体
装置の製造方法を含み構成する。
本発明は、半導体基板の所望の素子形成領域のみにエピ
タキシャル層を選択的に形成する半導体装置の製造方法
に関する。
タキシャル層を選択的に形成する半導体装置の製造方法
に関する。
（従来の技術〕
第２図（ａ）（ｂ）は従来例の工程断面図で、図中２６
は補償拡散を示し、その他の符号は実施例と共通に用い
た。なお第２図（ａ）の前工程として第１図（ａ）（ｂ
）も参照する。
は補償拡散を示し、その他の符号は実施例と共通に用い
た。なお第２図（ａ）の前工程として第１図（ａ）（ｂ
）も参照する。
従来の半導体装置の製造方法、例えばバイポーラトラン
ジスタなどを形成する方法として従来はイオン注入によ
ってベースを形成していた。しかしイオン注入によるベ
ースは、チャネリングにより深くなってしまうため、で
きるだけベースを浅く形成して遮断周波数（ｆ、）を上
げることが要請されている。
ジスタなどを形成する方法として従来はイオン注入によ
ってベースを形成していた。しかしイオン注入によるベ
ースは、チャネリングにより深くなってしまうため、で
きるだけベースを浅く形成して遮断周波数（ｆ、）を上
げることが要請されている。
そこで最近ではベースをエピタキシャル層で浅く形成す
ることが行われはじめている。従来の選択酸化（ロコス
、ＬＯＧＯ５）法を使ってフィールド酸化膜形成を行い
、バイポーラトランジスタのベースをエピタキシャル層
で形成する方法は次のようなものであった。 先ず、第
１図（ａ）に示す如く、ｐ型基板１７に順次埋め込み層
１８と基板（エピタキシャル層）１１を形成する。次に
該エピタキシャル層１１上のベース領域とコレクタ領域
にＳｉＮ膜（シリコン窒化膜）１９を形成して選択酸化
を行うとＳｉＮ膜１９が形成されていない所にＳｉＯ□
のフィールド酸化膜１２が形成される（第１図（ｂ）参
照）。
ることが行われはじめている。従来の選択酸化（ロコス
、ＬＯＧＯ５）法を使ってフィールド酸化膜形成を行い
、バイポーラトランジスタのベースをエピタキシャル層
で形成する方法は次のようなものであった。 先ず、第
１図（ａ）に示す如く、ｐ型基板１７に順次埋め込み層
１８と基板（エピタキシャル層）１１を形成する。次に
該エピタキシャル層１１上のベース領域とコレクタ領域
にＳｉＮ膜（シリコン窒化膜）１９を形成して選択酸化
を行うとＳｉＮ膜１９が形成されていない所にＳｉＯ□
のフィールド酸化膜１２が形成される（第１図（ｂ）参
照）。
第２図（ａ）に示す如く、シリコン窒化膜１９を燐酸ボ
イルで除去して下地のエピタキシャル層１１を露出後、
ベース領域にｐ型のエピタキシャル層１５を成長させる
。
イルで除去して下地のエピタキシャル層１１を露出後、
ベース領域にｐ型のエピタキシャル層１５を成長させる
。
このようにして従来はベース窓とコレクタ窓とを同時に
開口し、素子の微細化を図っていた。ところが上記の如
き工程であると、ベース窓と同様にコレクタ窓も開口さ
れて基板１１が露出するため、コレクタ領域にもｐ型の
エピタキシャル層１５が形成され、コレクタ抵抗が増大
したりコレクタ領域にＮ−Ｐ−Ｎ 類似の接合が形成さ
れる結果、素子として機能しなくなるという問題がある
。このため従来は、ベースのエピタキシャル層１５を形
成後、コレクタ領域にｎ型の不純物を拡散（補償拡散２
６ともいう）してこれを防止している。
開口し、素子の微細化を図っていた。ところが上記の如
き工程であると、ベース窓と同様にコレクタ窓も開口さ
れて基板１１が露出するため、コレクタ領域にもｐ型の
エピタキシャル層１５が形成され、コレクタ抵抗が増大
したりコレクタ領域にＮ−Ｐ−Ｎ 類似の接合が形成さ
れる結果、素子として機能しなくなるという問題がある
。このため従来は、ベースのエピタキシャル層１５を形
成後、コレクタ領域にｎ型の不純物を拡散（補償拡散２
６ともいう）してこれを防止している。
しかしベース形成後に補償拡散の熱処理を行うと今度は
ベース領域が拡散して素子特性が劣化するという問題が
ある。
ベース領域が拡散して素子特性が劣化するという問題が
ある。
この様な問題は、従来のデバイスにおいてはさほど深刻
では無かったが、ベース領域が非常に微細化されたデバ
イスにおいては、多大な影響が及ぼされることが判明し
た。
では無かったが、ベース領域が非常に微細化されたデバ
イスにおいては、多大な影響が及ぼされることが判明し
た。
そこで本発明は、半導体基板の所望の領域にエピタキシ
ャル層を選択的に形成することのできる半導体装置の製
造方法を提供することを目的とする。
ャル層を選択的に形成することのできる半導体装置の製
造方法を提供することを目的とする。
上記問題点は、単一の工程によって位置決めされて同時
に形成されたベース窓及びコレクタ窓を有する絶縁膜を
シリコン基板上に形成する工程と、該コレクタ窓上に保
護膜を被着する工程と、気相成長法により、該ベース窓
内に露出している該シリコン基板上にはエピタキシャル
シリコン層を成長し、該コレクタ窓を覆う保護膜及び該
絶縁膜上には多結晶層シリコン層を成長する工程とを含
むことを特徴とする半導体装置の製造方法によって解決
される。
に形成されたベース窓及びコレクタ窓を有する絶縁膜を
シリコン基板上に形成する工程と、該コレクタ窓上に保
護膜を被着する工程と、気相成長法により、該ベース窓
内に露出している該シリコン基板上にはエピタキシャル
シリコン層を成長し、該コレクタ窓を覆う保護膜及び該
絶縁膜上には多結晶層シリコン層を成長する工程とを含
むことを特徴とする半導体装置の製造方法によって解決
される。
本発明においては、選択酸化又は、パターニングを用い
たエツチング法により、フィールド酸化膜を形成後、素
子形成領域に酸化膜を形成し、エピタキシャル層を形成
する所望の素子形成領域の酸化膜だけを除去して基板を
露出させ、エピタキシャル層とポリシリコン層の選択成
長を行うことにより、酸化膜を除去した領域には所望の
エピタキシャル層が成長し酸化膜上にはエツチング除去
の容易なポリシリコンを成長させることができる。
たエツチング法により、フィールド酸化膜を形成後、素
子形成領域に酸化膜を形成し、エピタキシャル層を形成
する所望の素子形成領域の酸化膜だけを除去して基板を
露出させ、エピタキシャル層とポリシリコン層の選択成
長を行うことにより、酸化膜を除去した領域には所望の
エピタキシャル層が成長し酸化膜上にはエツチング除去
の容易なポリシリコンを成長させることができる。
このことは、例えばバイポーラトランジスタにおいて、
エピタキシャル層をコレクタ領域には成長させずにベー
ス領域のみ成長させることが容易に行えるため、コレク
タ抵抗の増大やコレクタ領域にＮ−Ｐ−Ｎ類似の接合が
形成されることがなくなり、またベース形成後にコレク
タ領域に補償拡散する必要がないため、ベース領域の熱
拡散による素子特性の劣化を防止できる。
エピタキシャル層をコレクタ領域には成長させずにベー
ス領域のみ成長させることが容易に行えるため、コレク
タ抵抗の増大やコレクタ領域にＮ−Ｐ−Ｎ類似の接合が
形成されることがなくなり、またベース形成後にコレク
タ領域に補償拡散する必要がないため、ベース領域の熱
拡散による素子特性の劣化を防止できる。
以下、本発明を図示の実施例により具体的に説明する。
第１図（ａ）〜山）は本発明の一実施例を示す工程断面
図である。図において、１１はエピタキシャル層、１２
はフィールド酸化膜、１３は素子形成領域、１４は酸化
膜、Ｉ５はエピタキシャル層、１６はポリシリコン層、
１７はＰ型基板、１８は埋め込み層、１９はＳｉＮ膜、
２０は拡散層、２１は酸化膜、２２は窓開は部、２３は
コレクタ電極、２４はエミッタ電極、２５はベース電極
を示す。
図である。図において、１１はエピタキシャル層、１２
はフィールド酸化膜、１３は素子形成領域、１４は酸化
膜、Ｉ５はエピタキシャル層、１６はポリシリコン層、
１７はＰ型基板、１８は埋め込み層、１９はＳｉＮ膜、
２０は拡散層、２１は酸化膜、２２は窓開は部、２３は
コレクタ電極、２４はエミッタ電極、２５はベース電極
を示す。
ここではベースをエピタキシャル層で形成するバイポー
ラトランジスタについて実施したものである。
ラトランジスタについて実施したものである。
第１図（ａ）に示される如く、例えばＰ型の半導体基板
１７に高濃度の埋め込み層１８を形成し、その上にｎ型
エピタキシャルＮ１１を成長し、該エピタキシャルＮ１
１上のベース領域とコレクタ領域となる素子形成領域部
分にＳｉＮ膜（シリコン窒化膜）１９を選択的に形成す
る。
１７に高濃度の埋め込み層１８を形成し、その上にｎ型
エピタキシャルＮ１１を成長し、該エピタキシャルＮ１
１上のベース領域とコレクタ領域となる素子形成領域部
分にＳｉＮ膜（シリコン窒化膜）１９を選択的に形成す
る。
第１図（ｂ）に示される如く、エピタキシャル層１１表
面を選択酸化するとＳｉＮ膜１９が形成されていない所
に５ｉＯｚのフィールド酸化膜１２が形成される。
面を選択酸化するとＳｉＮ膜１９が形成されていない所
に５ｉＯｚのフィールド酸化膜１２が形成される。
そしてその後ＳｉＮ膜１９を燐酸ボイルで除去して下地
のエピタキシャル層１１を露出させ、この素子形成領域
１３に１０００人程度０薄い酸化膜（Ｓｉｎｇ） １４
を形成する（第１図（Ｃ））。
のエピタキシャル層１１を露出させ、この素子形成領域
１３に１０００人程度０薄い酸化膜（Ｓｉｎｇ） １４
を形成する（第１図（Ｃ））。
さらに第１図（ｄ）に示される如く、コレクタ領域に予
め補償拡散を行って拡散層２０を形成しておき、エピタ
キシャル層を形成したい素子形成領域１３、すなわちこ
こではベース領域の酸化膜１４だけをマスクを使ってオ
ーバーエツチング気味に除去し、エピタキシャル層１１
を再度露出させる。
め補償拡散を行って拡散層２０を形成しておき、エピタ
キシャル層を形成したい素子形成領域１３、すなわちこ
こではベース領域の酸化膜１４だけをマスクを使ってオ
ーバーエツチング気味に除去し、エピタキシャル層１１
を再度露出させる。
第１図（ｅ）に示される如く、ベース領域をエピタキシ
ャル成長すると、エピタキシャル層１１面にはエピタキ
シャル層１５が成長し、フィールド酸化膜１２や酸化膜
１４などのＳｉＯ□膜上にはポリシリコンが同時成長す
る。
ャル成長すると、エピタキシャル層１１面にはエピタキ
シャル層１５が成長し、フィールド酸化膜１２や酸化膜
１４などのＳｉＯ□膜上にはポリシリコンが同時成長す
る。
このように本実施例では、所望のベース領域１３だけに
確実にエピタキシャル層が形成され、コレクタ領域に影
響をおよぼさないためベース形成後の補償拡散などは不
要となり、またエピタキシャル層によりベースを浅く形
成できるため遮断周波数（ｆｔ ）が向上するなど良好
な素子特性が得られる。
確実にエピタキシャル層が形成され、コレクタ領域に影
響をおよぼさないためベース形成後の補償拡散などは不
要となり、またエピタキシャル層によりベースを浅く形
成できるため遮断周波数（ｆｔ ）が向上するなど良好
な素子特性が得られる。
本実施例では、上記のエピタキシャル層１５とポリシリ
コン層１６の同時成長を利用して、さらに第１図げ）の
如く、コレクタ領域上のポリシリコン層１６を選択的に
除去しく下地がエツチングストッパとなるＳｉｎｇのた
め容易に除去できる。）、第１図（粉）如り、ＣｖＤテ
全面に酸化膜（５ｉＯｚ） ２１を３０００人程度成長
させ、エミッタとコレクタのコンタクト用の窓開は部２
２を形成する。
コン層１６の同時成長を利用して、さらに第１図げ）の
如く、コレクタ領域上のポリシリコン層１６を選択的に
除去しく下地がエツチングストッパとなるＳｉｎｇのた
め容易に除去できる。）、第１図（粉）如り、ＣｖＤテ
全面に酸化膜（５ｉＯｚ） ２１を３０００人程度成長
させ、エミッタとコレクタのコンタクト用の窓開は部２
２を形成する。
そして第１図（ロ）の如（、ポリシリコンを１０００人
成長させ、エミッタとコレクタにｎ型拡散を行ってポリ
シリコンをパターニングしてエミッタ電極２４、コレク
タ電極２３とする。ベースは同時成長によって形成され
たポリシリコンを利用してベース電極２５を形成した。
成長させ、エミッタとコレクタにｎ型拡散を行ってポリ
シリコンをパターニングしてエミッタ電極２４、コレク
タ電極２３とする。ベースは同時成長によって形成され
たポリシリコンを利用してベース電極２５を形成した。
以上のように本発明の半導体装置の製造方法によると、
コレクタ抵抗の増大などの問題が解消され、所望の素子
形成領域にエピタキシャル層を選択的に形成できるよう
になった。
コレクタ抵抗の増大などの問題が解消され、所望の素子
形成領域にエピタキシャル層を選択的に形成できるよう
になった。
第１図（ａ）〜Φ）は本発明の一実施例を示す工程断面
図、 第２図（ａ）（ｂ）は従来例の工程断面図である。 第１図において、 １１はエピタキシャル層、 １２はフィールド酸化膜、 １３は素子形成領域、 １４は酸化膜、 １５はエピタキシャル層、 １６はポリシリコン層、 １７はＰ型基板、 １８は埋め込み層、 １９はＳｉＮ膜、 ２０は拡散層、 ２１は酸化膜、 ２２は窓開は部、 ２３はコレクタ電極、 ２４はエミッタ電極、 ２５はベース電極 を示す。
図、 第２図（ａ）（ｂ）は従来例の工程断面図である。 第１図において、 １１はエピタキシャル層、 １２はフィールド酸化膜、 １３は素子形成領域、 １４は酸化膜、 １５はエピタキシャル層、 １６はポリシリコン層、 １７はＰ型基板、 １８は埋め込み層、 １９はＳｉＮ膜、 ２０は拡散層、 ２１は酸化膜、 ２２は窓開は部、 ２３はコレクタ電極、 ２４はエミッタ電極、 ２５はベース電極 を示す。
Claims (1)
- 【特許請求の範囲】 単一の工程によって位置決めされて同時に形成された
ベース窓及びコレクタ窓を有する絶縁膜をシリコン基板
上に形成する工程と、 該コレクタ窓上に保護膜を被着する工程と、気相成長法
により、該ベース窓内に露出している該シリコン基板上
にはエピタキシャルシリコン層を成長し、該コレクタ窓
を覆う保護膜及び該絶縁膜上には多結晶層シリコン層を
成長する工程とを含んでなることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035378A JPH01211971A (ja) | 1988-02-19 | 1988-02-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035378A JPH01211971A (ja) | 1988-02-19 | 1988-02-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01211971A true JPH01211971A (ja) | 1989-08-25 |
Family
ID=12440236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63035378A Pending JPH01211971A (ja) | 1988-02-19 | 1988-02-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01211971A (ja) |
-
1988
- 1988-02-19 JP JP63035378A patent/JPH01211971A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2002252230A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| JPS588139B2 (ja) | 半導体装置の製造方法 | |
| JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
| JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09199511A (ja) | バイポーラトランジスタ | |
| JPH0482180B2 (ja) | ||
| JP3107806B2 (ja) | 半導体装置の製造方法 | |
| JPH01211971A (ja) | 半導体装置の製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JP2618921B2 (ja) | 半導体装置の製造方法 | |
| JP3131986B2 (ja) | バイポーラトランジスタ | |
| JPH01108772A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6239538B2 (ja) | ||
| JP3077638B2 (ja) | 半導体装置の製造方法 | |
| JPH0136709B2 (ja) | ||
| JPH0786301A (ja) | バイポーラトランジスタの製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH03131037A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS629226B2 (ja) | ||
| JPH0620072B2 (ja) | 半導体装置の製造方法 | |
| JPS6154256B2 (ja) |