JP2002252230A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP2002252230A JP2002252230A JP2002004003A JP2002004003A JP2002252230A JP 2002252230 A JP2002252230 A JP 2002252230A JP 2002004003 A JP2002004003 A JP 2002004003A JP 2002004003 A JP2002004003 A JP 2002004003A JP 2002252230 A JP2002252230 A JP 2002252230A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- collector
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 52
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 25
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 25
- 125000006850 spacer group Chemical group 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 69
- 239000002019 doping agent Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 18
- 150000004767 nitrides Chemical group 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000000407 epitaxy Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910008310 Si—Ge Inorganic materials 0.000 description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 230000006798 recombination Effects 0.000 description 15
- 238000005215 recombination Methods 0.000 description 15
- 238000002161 passivation Methods 0.000 description 14
- 238000000151 deposition Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 4
- 125000004437 phosphorous atom Chemical group 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000032258 transport Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 101100454436 Biomphalaria glabrata BG06 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- NUFNQYOELLVIPL-UHFFFAOYSA-N acifluorfen Chemical compound C1=C([N+]([O-])=O)C(C(=O)O)=CC(OC=2C(=CC(=CC=2)C(F)(F)F)Cl)=C1 NUFNQYOELLVIPL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical group [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 125000001246 bromo group Chemical group Br* 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
(57)【要約】
【課題】 ドープされたシリコンのエミッタまたはコレ
クタ領域、シリコン−ゲルマニウムを含むベース領域、
およびスペーサを含むヘテロ接合型バイポーラトランジ
スタを提供すること。 【解決手段】 エミッタまたはコレクタ領域はベース領
域とヘテロ接合を形成する。スペーサはエミッタまたは
コレクタ領域を外部領域から電気的に絶縁するために配
置される。このスペーサはエミッタまたはコレクタ領域
とスペーサの残り部分との間に物理的に差し挟まれた二
酸化ケイ素層を含む。
クタ領域、シリコン−ゲルマニウムを含むベース領域、
およびスペーサを含むヘテロ接合型バイポーラトランジ
スタを提供すること。 【解決手段】 エミッタまたはコレクタ領域はベース領
域とヘテロ接合を形成する。スペーサはエミッタまたは
コレクタ領域を外部領域から電気的に絶縁するために配
置される。このスペーサはエミッタまたはコレクタ領域
とスペーサの残り部分との間に物理的に差し挟まれた二
酸化ケイ素層を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、概してヘテロ接合
バイポーラトランジスタに関する。
バイポーラトランジスタに関する。
【０００２】
【従来の技術】ヘテロ接合は、少なくとも２つの隣接す
る領域が異なる禁制帯幅をもつ半導体材料で構成される
半導体接合のタイプである。例えば、ヘテロ接合は、室
温下で１．１２ｅＶおよび１．２〜０．７ｅＶの禁制帯
幅をそれぞれ有するシリコン（Ｓｉ）および歪んだシリ
コン−ゲルマニウム（Ｓｉ１−ＸＧｅＸ）の隣接する領
域を有することがあり得る。例えば０．１＜Ｘ＜０．７
のＧｅ分子画分「Ｘ」の範囲について、隣接するＳｉお
よびＳｉ１−ＸＧｅＸ領域は異なる禁制帯幅を有してヘ
テロ接合を形成する。
る領域が異なる禁制帯幅をもつ半導体材料で構成される
半導体接合のタイプである。例えば、ヘテロ接合は、室
温下で１．１２ｅＶおよび１．２〜０．７ｅＶの禁制帯
幅をそれぞれ有するシリコン（Ｓｉ）および歪んだシリ
コン−ゲルマニウム（Ｓｉ１−ＸＧｅＸ）の隣接する領
域を有することがあり得る。例えば０．１＜Ｘ＜０．７
のＧｅ分子画分「Ｘ」の範囲について、隣接するＳｉお
よびＳｉ１−ＸＧｅＸ領域は異なる禁制帯幅を有してヘ
テロ接合を形成する。
【０００３】ヘテロ接合型バイポーラトランジスタ（Ｈ
ＢＴ）では、禁制帯幅の違いがトランジスタの利得に大
きく影響する。通常の動作構成において、トランジスタ
の利得はｅｘｐ（ΔＥｇ／ｋＴ）の因子を含み、ここで
ΔＥｇはエミッタの禁制帯幅からベースの禁制帯幅を差
し引いたものであり、Ｔは温度、そして「ｋ」はボルツ
マン定数である。エミッタの禁制帯幅がベースの禁制帯
幅よりも大きい場合、上述の指数関数因子はトランジス
タの利得を促進する。
ＢＴ）では、禁制帯幅の違いがトランジスタの利得に大
きく影響する。通常の動作構成において、トランジスタ
の利得はｅｘｐ（ΔＥｇ／ｋＴ）の因子を含み、ここで
ΔＥｇはエミッタの禁制帯幅からベースの禁制帯幅を差
し引いたものであり、Ｔは温度、そして「ｋ」はボルツ
マン定数である。エミッタの禁制帯幅がベースの禁制帯
幅よりも大きい場合、上述の指数関数因子はトランジス
タの利得を促進する。
【０００４】
【発明が解決しようとする課題】エミッタとベースの禁
制帯幅の差異が大きく、例えば２０℃において０．２〜
０．５ｅＶ以上であるならば、因子ｅｘｐ（ΔＥｇ／ｋ
Ｔ）は室温下でトランジスタの利得について支配的であ
る。Ｇｅ分子画分「Ｘ」が約０．１よりも大きいなら
ば、この差異はＳｉのエミッタとＳｉ１−ＸＧｅＸのベ
ースをもつＨＢＴに関しては非常に大きい。
制帯幅の差異が大きく、例えば２０℃において０．２〜
０．５ｅＶ以上であるならば、因子ｅｘｐ（ΔＥｇ／ｋ
Ｔ）は室温下でトランジスタの利得について支配的であ
る。Ｇｅ分子画分「Ｘ」が約０．１よりも大きいなら
ば、この差異はＳｉのエミッタとＳｉ１−ＸＧｅＸのベ
ースをもつＨＢＴに関しては非常に大きい。
【０００５】Ｓｉ／Ｓｉ−Ｇｅヘテロ接合デバイスへの
関心は、そのようなデバイスに使用するＳｉ−Ｇｅ層の
結晶成長技術の向上と共に高まった。現在では、エピタ
キシー技術がＳｉ基板上に歪んだＳｉ−Ｇｅ結晶層を成
長させることを可能にする。例えばＪ．Ｃ．Ｂｅａｎら
のＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．４４（１９８３）１
０２〜１０４を参照されたい。それにも関わらず、より
小型のＳｉ／Ｓｉ−ＧｅのＨＢＴを高品質の動作特性で
製造するためにさらに進歩が必要とされる。
関心は、そのようなデバイスに使用するＳｉ−Ｇｅ層の
結晶成長技術の向上と共に高まった。現在では、エピタ
キシー技術がＳｉ基板上に歪んだＳｉ−Ｇｅ結晶層を成
長させることを可能にする。例えばＪ．Ｃ．Ｂｅａｎら
のＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．４４（１９８３）１
０２〜１０４を参照されたい。それにも関わらず、より
小型のＳｉ／Ｓｉ−ＧｅのＨＢＴを高品質の動作特性で
製造するためにさらに進歩が必要とされる。
【０００６】
【課題を解決するための手段】１つの態様では、本発明
はヘテロ接合デバイスを形成するための工程を特徴とす
る。この工程は半導体基板上への１つまたは複数の層の
形成工程、基板の一部分を露出させるためのこの層への
ウィンドウの形成工程、および露出した基板の一部分で
のシリコン−ゲルマニウムのベース領域形成工程を含
む。この工程はまた、シリコン−ゲルマニウムのベース
領域を覆うためのエミッタまたはコレクタ領域の形成工
程、エミッタまたはコレクタ領域を覆う酸化物層の形成
工程、および酸化物層の部分的除去によるエミッタまた
はコレクタ領域でのコンタクト領域の形成工程を含む。
はヘテロ接合デバイスを形成するための工程を特徴とす
る。この工程は半導体基板上への１つまたは複数の層の
形成工程、基板の一部分を露出させるためのこの層への
ウィンドウの形成工程、および露出した基板の一部分で
のシリコン−ゲルマニウムのベース領域形成工程を含
む。この工程はまた、シリコン−ゲルマニウムのベース
領域を覆うためのエミッタまたはコレクタ領域の形成工
程、エミッタまたはコレクタ領域を覆う酸化物層の形成
工程、および酸化物層の部分的除去によるエミッタまた
はコレクタ領域でのコンタクト領域の形成工程を含む。
【０００７】別の態様では、本発明はドープされたシリ
コンのエミッタまたはコレクタ領域、シリコン−ゲルマ
ニウムを含むベース領域、およびスペーサを含むヘテロ
接合型バイポーラトランジスタを特徴とする。このエミ
ッタまたはコレクタ領域はベース領域とヘテロ接合を形
成する。スペーサはエミッタまたはコレクタ領域を外部
領域から電気的に絶縁するために配置される。このスペ
ーサはエミッタまたはコレクタ領域とスペーサのその他
の部分との間に物理的に介在する二酸化ケイ素層を含
む。図において同じ番号は同様の特徴を示す。
コンのエミッタまたはコレクタ領域、シリコン−ゲルマ
ニウムを含むベース領域、およびスペーサを含むヘテロ
接合型バイポーラトランジスタを特徴とする。このエミ
ッタまたはコレクタ領域はベース領域とヘテロ接合を形
成する。スペーサはエミッタまたはコレクタ領域を外部
領域から電気的に絶縁するために配置される。このスペ
ーサはエミッタまたはコレクタ領域とスペーサのその他
の部分との間に物理的に介在する二酸化ケイ素層を含
む。図において同じ番号は同様の特徴を示す。
【０００８】
【発明の実施の形態】エピタキシー工程は、薄くて高濃
度にドープされたＳｉ−Ｇｅのベースを基板上に備えた
ＨＢＴを製造することを可能にする。約７〜１００ナノ
メートル（ｎｍ）の間であるＳｉ−Ｇｅのベース厚さは
短いベース遷移時間を生み出し、それによってそのよう
なＨＢＴの動作周波数の上限を上昇させる。ベースのド
ーパントレベルをエミッタのそれよりも高くすることは
ベース抵抗を下げてそのようなＨＢＴの単一電力利得周
波数の上限をさらに上昇させる。例えば、約１８ｎｍの
ベース厚さを有し、かつエミッタよりも高いドーパント
レベルをベースに有するＳｉ／Ｓｉ−ＧｅのＨＢＴは１
００ギガヘルツを超える周波数でスイッチング動作する
ことができる。
度にドープされたＳｉ−Ｇｅのベースを基板上に備えた
ＨＢＴを製造することを可能にする。約７〜１００ナノ
メートル（ｎｍ）の間であるＳｉ−Ｇｅのベース厚さは
短いベース遷移時間を生み出し、それによってそのよう
なＨＢＴの動作周波数の上限を上昇させる。ベースのド
ーパントレベルをエミッタのそれよりも高くすることは
ベース抵抗を下げてそのようなＨＢＴの単一電力利得周
波数の上限をさらに上昇させる。例えば、約１８ｎｍの
ベース厚さを有し、かつエミッタよりも高いドーパント
レベルをベースに有するＳｉ／Ｓｉ−ＧｅのＨＢＴは１
００ギガヘルツを超える周波数でスイッチング動作する
ことができる。
【０００９】図１Ａを参照すると、Ｐ型のＳｉ１−ＸＧ
ｅＸベース１２、Ｎ型のＳｉエミッタ１３、およびＮ型
のＳｉコレクタ１４を備えたＮＰＮ型ＨＢＴ１０が示さ
れている。Ｇｅのパーセンテージ「Ｘ」はベース１２の
幅にわたって一様であるか、または勾配があるかのいず
れかである。エミッタ１３は熱成長させた二酸化ケイ素
のパッシファイ層１５および窒化ケイ素の側壁１６を含
む自己整合スペーサによって横方向の周囲を囲まれる。
パッシファイ層１５、窒化物側壁１６、エミッタ１３、
およびベース１２の関係はＨＢＴの一部分の拡大図であ
る挿入図１１にさらに詳細に示されている。
ｅＸベース１２、Ｎ型のＳｉエミッタ１３、およびＮ型
のＳｉコレクタ１４を備えたＮＰＮ型ＨＢＴ１０が示さ
れている。Ｇｅのパーセンテージ「Ｘ」はベース１２の
幅にわたって一様であるか、または勾配があるかのいず
れかである。エミッタ１３は熱成長させた二酸化ケイ素
のパッシファイ層１５および窒化ケイ素の側壁１６を含
む自己整合スペーサによって横方向の周囲を囲まれる。
パッシファイ層１５、窒化物側壁１６、エミッタ１３、
およびベース１２の関係はＨＢＴの一部分の拡大図であ
る挿入図１１にさらに詳細に示されている。
【００１０】二酸化ケイ素のパッシファイ層１５はエミ
ッタ１３と窒化物側壁１６との間に差し挟まれる。この
パッシファイ層１５の存在はエミッタ−ベース空間電荷
領域において表面に誘導されるキャリヤの発生と再結合
を低減する。エミッタ１３はまた、ベース１２を酸化物
パッシファイ層１５から物理的に分離し、それによって
エミッタ１３またはコレクタ１４のいずれかの近傍にあ
るＳｉ−Ｇｅベース１２の一部分が酸化ケイ素および／
または窒化ケイ素領域との界面を持たなくなるように配
置される。Ｓｉ−Ｇｅの酸化により形成される界面が存
在しないことはベース／エミッタまたはベース／コレク
タ接合、すなわち空間電荷領域におけるキャリヤの発生
と再結合を低減させる。
ッタ１３と窒化物側壁１６との間に差し挟まれる。この
パッシファイ層１５の存在はエミッタ−ベース空間電荷
領域において表面に誘導されるキャリヤの発生と再結合
を低減する。エミッタ１３はまた、ベース１２を酸化物
パッシファイ層１５から物理的に分離し、それによって
エミッタ１３またはコレクタ１４のいずれかの近傍にあ
るＳｉ−Ｇｅベース１２の一部分が酸化ケイ素および／
または窒化ケイ素領域との界面を持たなくなるように配
置される。Ｓｉ−Ｇｅの酸化により形成される界面が存
在しないことはベース／エミッタまたはベース／コレク
タ接合、すなわち空間電荷領域におけるキャリヤの発生
と再結合を低減させる。
【００１１】ベース１２は酸化層１７と横方向で界面を
有するが、しかしその界面はベース１２の少数キャリヤ
輸送に関わる部分から遠く離れて位置する。その距離は
少なくともベース１２の最大厚さの２〜３倍である。こ
の距離が大きいことは、側方の表面がベース１２におけ
るキャリヤの発生または再結合の速度に重大な影響を及
ぼさないことを意味する。
有するが、しかしその界面はベース１２の少数キャリヤ
輸送に関わる部分から遠く離れて位置する。その距離は
少なくともベース１２の最大厚さの２〜３倍である。こ
の距離が大きいことは、側方の表面がベース１２におけ
るキャリヤの発生または再結合の速度に重大な影響を及
ぼさないことを意味する。
【００１２】ベース１２は結晶の歪んだＳｉ−Ｇｅ格子
を有し、Ｇｅの分子画分「Ｘ」はエミッタ１３との界面
での低い値からコレクタ１４との界面での高い値まで勾
配をもつ。ここでは、歪んだＳｉ−Ｇｅ格子をもつ半導
体領域はＳｉ−Ｇｅ領域と境界を接するＳｉの界面と同
じ面内格子定数を有する。例えば、エミッタ１３および
コレクタ１４との界面と平行な格子定数が結晶Ｓｉ領域
のそれと等しいので、ベース１２は歪んだＳｉ−Ｇｅ格
子を有する。
を有し、Ｇｅの分子画分「Ｘ」はエミッタ１３との界面
での低い値からコレクタ１４との界面での高い値まで勾
配をもつ。ここでは、歪んだＳｉ−Ｇｅ格子をもつ半導
体領域はＳｉ−Ｇｅ領域と境界を接するＳｉの界面と同
じ面内格子定数を有する。例えば、エミッタ１３および
コレクタ１４との界面と平行な格子定数が結晶Ｓｉ領域
のそれと等しいので、ベース１２は歪んだＳｉ−Ｇｅ格
子を有する。
【００１３】ベース１２において、歪んだＳｉ−Ｇｅ格
子構造の勾配は少数キャリヤを輸送する禁制帯を曲げ
る。曲げられた禁制帯はベース１２に存在する少数キャ
リヤを加速し、それによってそのようなキャリヤのため
のベースの遷移時間を短縮する。ベースの遷移時間の短
縮はＨＢＴ１０がより高い周波数で動作することを可能
にする。
子構造の勾配は少数キャリヤを輸送する禁制帯を曲げ
る。曲げられた禁制帯はベース１２に存在する少数キャ
リヤを加速し、それによってそのようなキャリヤのため
のベースの遷移時間を短縮する。ベースの遷移時間の短
縮はＨＢＴ１０がより高い周波数で動作することを可能
にする。
【００１４】歪んだ格子成長はベース１２の厚さを、ベ
ース１２中のＧｅの分子画分「Ｘ」に依存した最大値に
制限する。ベース１２の厚さは、概して、約７ナノメー
トル（ｎｍ）未満である。例示的な実施形態は０．６お
よび０．１に等しいＸの最大値を有し、それに対応する
ベース厚さは約３ｎｍおよび約８０ｎｍである。好まし
い実施形態は約０．３のＸ最大値および約２２ｎｍのベ
ース厚さを有する。
ース１２中のＧｅの分子画分「Ｘ」に依存した最大値に
制限する。ベース１２の厚さは、概して、約７ナノメー
トル（ｎｍ）未満である。例示的な実施形態は０．６お
よび０．１に等しいＸの最大値を有し、それに対応する
ベース厚さは約３ｎｍおよび約８０ｎｍである。好まし
い実施形態は約０．３のＸ最大値および約２２ｎｍのベ
ース厚さを有する。
【００１５】ベース１２は、エミッタ１３がＮ型の不純
物でドープされるよりもさらに高濃度にＰ型の不純物で
ドープされる。例示的な実施形態では、ベース１２は１
立方センチメートル（ｃｍ３）当たり約１０１９〜１０
２０の臭素原子というドーパント濃度を有する。ベース
１２における高いドーパント濃度はベース抵抗を低減す
る。
物でドープされるよりもさらに高濃度にＰ型の不純物で
ドープされる。例示的な実施形態では、ベース１２は１
立方センチメートル（ｃｍ３）当たり約１０１９〜１０
２０の臭素原子というドーパント濃度を有する。ベース
１２における高いドーパント濃度はベース抵抗を低減す
る。
【００１６】いくつかの実施形態では、ベース１２はま
たドーパントとして炭素原子をも含む。
たドーパントとして炭素原子をも含む。
【００１７】結晶Ｓｉのエミッタ１３は約１０および１
００ｎｍの間の厚さ、およびベース１２よりも低いドー
パント濃度を有する。エミッタ１３の例示的なＮ型ドー
パント濃度はｃｍ３当たり約１×１０１８〜３×１０
１８の砒素（Ａｓ）原子である。
００ｎｍの間の厚さ、およびベース１２よりも低いドー
パント濃度を有する。エミッタ１３の例示的なＮ型ドー
パント濃度はｃｍ３当たり約１×１０１８〜３×１０
１８の砒素（Ａｓ）原子である。
【００１８】結晶Ｓｉのコレクタ１４はベース１２また
はエミッタ１３よりも広く、より低いドーパントレベル
を有し、これはブレークダウン電圧要求性によって決定
される。例示的なＮ型ドーパント濃度はｃｍ３当たり１
０１５〜１０１８のリン原子である。
はエミッタ１３よりも広く、より低いドーパントレベル
を有し、これはブレークダウン電圧要求性によって決定
される。例示的なＮ型ドーパント濃度はｃｍ３当たり１
０１５〜１０１８のリン原子である。
【００１９】コレクタ１４は、コレクタ１４の下に配置
されてＮ型にドープされたサブコレクタ１９を介してコ
ンタクト領域１８と電気的に導通している。サブコレク
タ１９は約１ミクロン以下の厚さ、およびｃｍ３当たり
約１０１９〜５×１０２０のリン、砒素、またはアンチ
モン原子のＮ型ドーパント濃度を有する。
されてＮ型にドープされたサブコレクタ１９を介してコ
ンタクト領域１８と電気的に導通している。サブコレク
タ１９は約１ミクロン以下の厚さ、およびｃｍ３当たり
約１０１９〜５×１０２０のリン、砒素、またはアンチ
モン原子のＮ型ドーパント濃度を有する。
【００２０】ベース１２およびエミッタ１３は、それぞ
れＰ型およびＮ型のドーパントを有するポリシリコンの
ベースおよびエミッタ電極２０、２１で電気的に導通し
ている。ベース電極２０およびエミッタ電極２１は約２
０〜１００ｎｍの誘電体スペーサ、すなわち酸化物層１
５および側壁１６によって横方向に物理的に分離され
る。一実施形態では、ベース電極２０とエミッタ１３と
の間の最短距離は約４０ｎｍである。
れＰ型およびＮ型のドーパントを有するポリシリコンの
ベースおよびエミッタ電極２０、２１で電気的に導通し
ている。ベース電極２０およびエミッタ電極２１は約２
０〜１００ｎｍの誘電体スペーサ、すなわち酸化物層１
５および側壁１６によって横方向に物理的に分離され
る。一実施形態では、ベース電極２０とエミッタ１３と
の間の最短距離は約４０ｎｍである。
【００２１】様々な実施形態において、側壁１６の厚さ
はベース１２の抵抗値によって課せられる拘束条件、お
よびベース１２とエミッタ１３との間のキャパシタンス
によって課せられる他の拘束条件の折り合いをつけるよ
うに設計される。高い周波数性能のためには、ベース抵
抗は低くなければならず、ベース抵抗は、典型的には、
側壁１６の厚さと共に増大する。一方では、高い周波数
での動作はエミッタ１３とベース電極２０との間のキャ
パシタンスが低くなることを必要とし、このキャパシタ
ンスは側壁１６の厚さと共に減少する。４０ｎｍの厚さ
の側壁は、ＨＢＴが約１０５ギガヘルツまたはそれ以上
の周波数まで動作することを可能にする。
はベース１２の抵抗値によって課せられる拘束条件、お
よびベース１２とエミッタ１３との間のキャパシタンス
によって課せられる他の拘束条件の折り合いをつけるよ
うに設計される。高い周波数性能のためには、ベース抵
抗は低くなければならず、ベース抵抗は、典型的には、
側壁１６の厚さと共に増大する。一方では、高い周波数
での動作はエミッタ１３とベース電極２０との間のキャ
パシタンスが低くなることを必要とし、このキャパシタ
ンスは側壁１６の厚さと共に減少する。４０ｎｍの厚さ
の側壁は、ＨＢＴが約１０５ギガヘルツまたはそれ以上
の周波数まで動作することを可能にする。
【００２２】図１Ｂは集積回路２３を支持するＰ型シリ
コン基板２２を示している。回路２３は図１ＡのＨＢＴ
１０および１つまたは複数のその他の能動デバイス２
４、例えば電界効果型トランジスタを含む。
コン基板２２を示している。回路２３は図１ＡのＨＢＴ
１０および１つまたは複数のその他の能動デバイス２
４、例えば電界効果型トランジスタを含む。
【００２３】Ｐ型基板２２はＮ型にドープされたウェル
２５、２６〜２７を含み、そこにはＨＢＴ１０およびそ
の他のデバイス２４が配置される。ウェル２５は深い酸
化物バリヤ２８、例えばウェル２５を取り巻くフィール
ド酸化物によって横方向にあるウェル２６〜２７から電
気的に隔離される。Ｐ−Ｎ接合がウェル２５をウェル２
５の下の基板２２の部分から隔離する。また別の酸化物
バリヤ２９はＨＢＴのベース１２をコレクタのコンタク
ト領域１８から電気的に絶縁する。
２５、２６〜２７を含み、そこにはＨＢＴ１０およびそ
の他のデバイス２４が配置される。ウェル２５は深い酸
化物バリヤ２８、例えばウェル２５を取り巻くフィール
ド酸化物によって横方向にあるウェル２６〜２７から電
気的に隔離される。Ｐ−Ｎ接合がウェル２５をウェル２
５の下の基板２２の部分から隔離する。また別の酸化物
バリヤ２９はＨＢＴのベース１２をコレクタのコンタク
ト領域１８から電気的に絶縁する。
【００２４】図２は、ベースおよびエミッタ領域、例え
ば図１Ａ〜１Ｂのベースおよびエミッタ１２、１３でキ
ャリヤの再結合および発生速度が低いＳｉ／Ｓｉ−Ｇｅ
のＨＢＴ１０を製作するための方法の一実施形態を描い
ている。この方法３０はＳｉ基板上に１つまたは複数の
層を形成する（ステップ３１）。方法３０は基板の一部
分を露出させるために１つまたは複数の層を通るウィン
ドウを形成する（ステップ３２）。方法３０は基板の露
出部分に、例えばドーパント原子の拡散または打込みお
よびアニールによって結晶Ｓｉのコレクタ領域を形成す
る（ステップ３３）。
ば図１Ａ〜１Ｂのベースおよびエミッタ１２、１３でキ
ャリヤの再結合および発生速度が低いＳｉ／Ｓｉ−Ｇｅ
のＨＢＴ１０を製作するための方法の一実施形態を描い
ている。この方法３０はＳｉ基板上に１つまたは複数の
層を形成する（ステップ３１）。方法３０は基板の一部
分を露出させるために１つまたは複数の層を通るウィン
ドウを形成する（ステップ３２）。方法３０は基板の露
出部分に、例えばドーパント原子の拡散または打込みお
よびアニールによって結晶Ｓｉのコレクタ領域を形成す
る（ステップ３３）。
【００２５】先行して形成したコレクタ領域上で、方法
３０はドープした結晶Ｓｉ−Ｇｅベース領域をエピタキ
シー成長させる（ステップ３４）。方法３０は先行して
形成したベース領域上で結晶シリコンのエミッタ領域を
エピタキシー成長させ、それによってエミッタ領域がベ
ース領域を覆う（ステップ３５）。２度目のエピタキシ
ー成長の後、Ｓｉ−Ｇｅベース領域はシリコン領域によ
って取り囲まれ、それによって後の工程がＳｉ−Ｇｅベ
ース領域の部分を酸化しなくなる。Ｓｉ−Ｇｅベース領
域の部分の熱的な酸化は、Ｓｉ−Ｇｅ合金の酸化によっ
て形成される界面の荒れに起因してベース領域での高い
発生と再結合速度を生み出す可能性がある。様々な実施
形態において、最大ベース厚さの約２〜４倍以上エミッ
タ領域に近接したベース領域の部分は後に起こる酸化を
避けるためにシリコンで覆われる。
３０はドープした結晶Ｓｉ−Ｇｅベース領域をエピタキ
シー成長させる（ステップ３４）。方法３０は先行して
形成したベース領域上で結晶シリコンのエミッタ領域を
エピタキシー成長させ、それによってエミッタ領域がベ
ース領域を覆う（ステップ３５）。２度目のエピタキシ
ー成長の後、Ｓｉ−Ｇｅベース領域はシリコン領域によ
って取り囲まれ、それによって後の工程がＳｉ−Ｇｅベ
ース領域の部分を酸化しなくなる。Ｓｉ−Ｇｅベース領
域の部分の熱的な酸化は、Ｓｉ−Ｇｅ合金の酸化によっ
て形成される界面の荒れに起因してベース領域での高い
発生と再結合速度を生み出す可能性がある。様々な実施
形態において、最大ベース厚さの約２〜４倍以上エミッ
タ領域に近接したベース領域の部分は後に起こる酸化を
避けるためにシリコンで覆われる。
【００２６】実施例のように、図１のベース１２はエミ
ッタ１３、コレクタ１４、およびポリシリコン電極２０
によって取り囲まれる。ベース１２の少しの部分だけが
酸化物層１７に横方向に接触する。ベース１２のその部
分は、小数キャリヤの輸送に関わるベースの領域、すな
わちエミッタ１３とコレクタ１４との間にサンドイッチ
された領域から少なくともベース厚さの２倍離れてい
る。したがって、ベースと酸化物層１７の界面はベース
におけるキャリヤ再結合および発生に重大な影響を及ぼ
さない。
ッタ１３、コレクタ１４、およびポリシリコン電極２０
によって取り囲まれる。ベース１２の少しの部分だけが
酸化物層１７に横方向に接触する。ベース１２のその部
分は、小数キャリヤの輸送に関わるベースの領域、すな
わちエミッタ１３とコレクタ１４との間にサンドイッチ
された領域から少なくともベース厚さの２倍離れてい
る。したがって、ベースと酸化物層１７の界面はベース
におけるキャリヤ再結合および発生に重大な影響を及ぼ
さない。
【００２７】Ｓｉエミッタの誘電性接触を除去した後、
方法３０はＳｉエミッタ領域の露出表面から二酸化ケイ
素のパッシファイ層を成長させる（ステップ３６）。二
酸化ケイ素のパッシファイ層は堆積されるか、または熱
的に成長させられる。熱的に成長させられる場合、二酸
化ケイ素の成長工程はＳｉ−Ｇｅベース領域の材料が酸
化される前に停止される。なぜなら、そのような材料は
高いキャリヤ再結合および発生速度をもつ粗悪な界面を
生み出すかもしれないからである。その上さらに、パッ
シファイ層の熱的成長において、温度は低く、例えば８
００℃未満に保たれ、酸化は酸素と水蒸気の両方を含む
雰囲気下で実施される。方法３０はエミッタ領域の周囲
で、例えば１つまたは複数の層の追加の誘電体層を堆積
させることによって、横方向のスペーサの形成を完了さ
せる。先行して形成した酸化物、例えば熱的酸化物がエ
ミッタ領域を後に堆積される誘電体層との直接的接触か
ら保護する。酸化物層が無いと、エミッタ領域の表面と
後に堆積される窒化ケイ素のような誘電体層との間の直
接の物理的接触の結果から高いキャリヤ再結合および発
生速度が生じる可能性がある。方法３０は先行して形成
したエミッタ領域上に電極を製作し、高いキャリヤ再結
合速度が生じないようにエミッタ領域を包封する（ステ
ップ３８）。電極の形成は他の材料の１回または複数回
の堆積とエッチングを含むこともある。
方法３０はＳｉエミッタ領域の露出表面から二酸化ケイ
素のパッシファイ層を成長させる（ステップ３６）。二
酸化ケイ素のパッシファイ層は堆積されるか、または熱
的に成長させられる。熱的に成長させられる場合、二酸
化ケイ素の成長工程はＳｉ−Ｇｅベース領域の材料が酸
化される前に停止される。なぜなら、そのような材料は
高いキャリヤ再結合および発生速度をもつ粗悪な界面を
生み出すかもしれないからである。その上さらに、パッ
シファイ層の熱的成長において、温度は低く、例えば８
００℃未満に保たれ、酸化は酸素と水蒸気の両方を含む
雰囲気下で実施される。方法３０はエミッタ領域の周囲
で、例えば１つまたは複数の層の追加の誘電体層を堆積
させることによって、横方向のスペーサの形成を完了さ
せる。先行して形成した酸化物、例えば熱的酸化物がエ
ミッタ領域を後に堆積される誘電体層との直接的接触か
ら保護する。酸化物層が無いと、エミッタ領域の表面と
後に堆積される窒化ケイ素のような誘電体層との間の直
接の物理的接触の結果から高いキャリヤ再結合および発
生速度が生じる可能性がある。方法３０は先行して形成
したエミッタ領域上に電極を製作し、高いキャリヤ再結
合速度が生じないようにエミッタ領域を包封する（ステ
ップ３８）。電極の形成は他の材料の１回または複数回
の堆積とエッチングを含むこともある。
【００２８】エミッタ電極を形成した後、Ｓｉのエミッ
タ領域は半導体領域および熱的に成長した二酸化ケイ素
によって囲まれる。両方のタイプの領域との界面はエミ
ッタ領域で許容値以上に高いキャリヤ再結合速度を生じ
させない。図１Ａ〜１ＢのＨＢＴ１０では、エミッタ１
３はポリシリコン電極２１、熱酸化パッシファイ層１
５、およびＳｉ−Ｇｅベース１２によって囲まれる。
タ領域は半導体領域および熱的に成長した二酸化ケイ素
によって囲まれる。両方のタイプの領域との界面はエミ
ッタ領域で許容値以上に高いキャリヤ再結合速度を生じ
させない。図１Ａ〜１ＢのＨＢＴ１０では、エミッタ１
３はポリシリコン電極２１、熱酸化パッシファイ層１
５、およびＳｉ−Ｇｅベース１２によって囲まれる。
【００２９】エミッタ領域の上の二酸化ケイ素の層はエ
ミッタ領域よりもベース領域において高いドーパントレ
ベルを有するＨＢＴの動作特性を向上させる。そのよう
なＨＢＴについては、空乏層領域はベース領域よりもエ
ミッタ領域において厚く、したがってエミッタ領域の厚
さ部分に完全にわたることがより一層ありそうなことと
なる。エミッタ領域のそのような部分については、露出
したエミッタ表面でのキャリヤの再結合がトランジスタ
の動作を重大に劣化させる可能性がある。それらのエミ
ッタ表面を二酸化ケイ素、例えば熱的に成長させた層で
覆うことによってキャリヤ再結合速度は、保護酸化層を
もたない同様の表面上で生じる速度以下に低減される。
ミッタ領域よりもベース領域において高いドーパントレ
ベルを有するＨＢＴの動作特性を向上させる。そのよう
なＨＢＴについては、空乏層領域はベース領域よりもエ
ミッタ領域において厚く、したがってエミッタ領域の厚
さ部分に完全にわたることがより一層ありそうなことと
なる。エミッタ領域のそのような部分については、露出
したエミッタ表面でのキャリヤの再結合がトランジスタ
の動作を重大に劣化させる可能性がある。それらのエミ
ッタ表面を二酸化ケイ素、例えば熱的に成長させた層で
覆うことによってキャリヤ再結合速度は、保護酸化層を
もたない同様の表面上で生じる速度以下に低減される。
【００３０】図３Ａ〜３Ｂは図１Ａ〜１Ｂに示したＨＢ
Ｔ１０を製作するための方法４０を示すフローチャート
である。この方法４０の途中での構造を図４Ａ〜４Ｋの
断面図に示す。
Ｔ１０を製作するための方法４０を示すフローチャート
である。この方法４０の途中での構造を図４Ａ〜４Ｋの
断面図に示す。
【００３１】図４Ａは出発時点での構造７０であって、
ここから方法４０は図１のＮＰＮトランジスタ１０を構
築する。構造７０は深い二酸化ケイ素のトレンチ２８に
よって基板２２内の他の構造（図示せず）から横方向で
隔絶され、より浅い二酸化ケイ素構造２９によって２つ
の領域に分けられる。
ここから方法４０は図１のＮＰＮトランジスタ１０を構
築する。構造７０は深い二酸化ケイ素のトレンチ２８に
よって基板２２内の他の構造（図示せず）から横方向で
隔絶され、より浅い二酸化ケイ素構造２９によって２つ
の領域に分けられる。
【００３２】図４Ｂを参照すると、方法４０は埋設され
たＮ型のサブコレクタ構造１９をもつ構造７２を図４Ａ
の構造７０から作り出す。構造７２を形成するために、
方法４０は第１に厚さ約１８ｎｍの二酸化ケイ素層７４
の低圧化学蒸着（ＬＰＣＶＤ）を実施する。この二酸化
ケイ素層７４は約６５０℃でのテトラエチルオルト珪酸
塩（ＴＥＯＳ）の分解によって作られる。層７４を堆積
した後、方法４０は酸化物を通過してイオン打込みを実
施し、サブコレクタ構造１９を形成する（ステップ４
１）。イオン打込みは元の構造７０の表面積１ｃｍ２当
たり約４×１０１ ４のリン原子投与量を使用する。平均
イオンエネルギーは約９００キロ電子ボルト（ｋｅＶ）
である。この打込みの後、急速熱アニールをして打込み
により引き起こされた欠陥を除去し、打ち込んだリン原
子を活性化させる。
たＮ型のサブコレクタ構造１９をもつ構造７２を図４Ａ
の構造７０から作り出す。構造７２を形成するために、
方法４０は第１に厚さ約１８ｎｍの二酸化ケイ素層７４
の低圧化学蒸着（ＬＰＣＶＤ）を実施する。この二酸化
ケイ素層７４は約６５０℃でのテトラエチルオルト珪酸
塩（ＴＥＯＳ）の分解によって作られる。層７４を堆積
した後、方法４０は酸化物を通過してイオン打込みを実
施し、サブコレクタ構造１９を形成する（ステップ４
１）。イオン打込みは元の構造７０の表面積１ｃｍ２当
たり約４×１０１ ４のリン原子投与量を使用する。平均
イオンエネルギーは約９００キロ電子ボルト（ｋｅＶ）
である。この打込みの後、急速熱アニールをして打込み
により引き起こされた欠陥を除去し、打ち込んだリン原
子を活性化させる。
【００３３】図４Ｃを参照すると、方法４０は図４Ｂの
構造７２から構造７６を生み出す。構造７６を生み出す
ために、方法４０はＮ型のドーパント、例えばリン原子
をイオン打込みして酸化物トレンチ２９と２８との間に
コレクタコンタクト領域１８を形成する（ステップ４
２）。このイオン打込みはリソグラフィーによって制御
される。打込みの後、方法４０は窒素雰囲気において１
０００℃で約５分間の急速熱アニールを実施する。この
アニールがコレクタコンタクト領域１８を活性化する。
コンタクト領域１８の打込みの後、方法４０は酸化物層
７４をエッチング除去する。
構造７２から構造７６を生み出す。構造７６を生み出す
ために、方法４０はＮ型のドーパント、例えばリン原子
をイオン打込みして酸化物トレンチ２９と２８との間に
コレクタコンタクト領域１８を形成する（ステップ４
２）。このイオン打込みはリソグラフィーによって制御
される。打込みの後、方法４０は窒素雰囲気において１
０００℃で約５分間の急速熱アニールを実施する。この
アニールがコレクタコンタクト領域１８を活性化する。
コンタクト領域１８の打込みの後、方法４０は酸化物層
７４をエッチング除去する。
【００３４】図１Ｂの実施形態では、方法４０はまたデ
バイス２４、すなわち電界効果トランジスタのソースお
よびドレイン構造をも打ち込む。
バイス２４、すなわち電界効果トランジスタのソースお
よびドレイン構造をも打ち込む。
【００３５】図４Ｄを参照すると、方法４０は図４Ｃの
構造７６上に層構造８０を形成する（ステップ４３〜４
７）。層構造８０は二酸化ケイ素層１７、Ｐ型にドープ
されたポリシリコン層８４、また別の二酸化ケイ素層８
６、窒化ケイ素層８８、および外側二酸化ケイ素層９０
を含む。
構造７６上に層構造８０を形成する（ステップ４３〜４
７）。層構造８０は二酸化ケイ素層１７、Ｐ型にドープ
されたポリシリコン層８４、また別の二酸化ケイ素層８
６、窒化ケイ素層８８、および外側二酸化ケイ素層９０
を含む。
【００３６】酸化物層１７を製作するために、方法４０
は追加の３０ｎｍの二酸化ケイ素のＴＥＯＳ堆積を実施
する（ステップ４３）。
は追加の３０ｎｍの二酸化ケイ素のＴＥＯＳ堆積を実施
する（ステップ４３）。
【００３７】次に、方法４０は酸化物層１７の上に２０
０ｎｍの厚さでポリシリコンを堆積させ、その後、堆積
したポリシリコンに２０ｋｅＶのエネルギーで１ｃｍ２
当たり５×１０１５のホウ素（Ｂ）イオンを打ち込むこ
とによってドープされたポリシリコン層８４を形成する
（ステップ４４）。Ｐ型にドープされたポリシリコン層
８４は図１Ａ〜１Ｂのベース電極を形成することにな
る。
０ｎｍの厚さでポリシリコンを堆積させ、その後、堆積
したポリシリコンに２０ｋｅＶのエネルギーで１ｃｍ２
当たり５×１０１５のホウ素（Ｂ）イオンを打ち込むこ
とによってドープされたポリシリコン層８４を形成する
（ステップ４４）。Ｐ型にドープされたポリシリコン層
８４は図１Ａ〜１Ｂのベース電極を形成することにな
る。
【００３８】ドープしたポリシリコン層８４は誘電体層
８６、８８、９０により覆われる。層８６を形成するた
めに、方法４０はドープしたポリシリコン層８４の上に
厚さ１２０ｎｍの酸化物のＴＥＯＳ堆積を実施する（ス
テップ４５）。窒化物層８８を形成するために、方法４
０は酸化物層８６の上に６５０℃で厚さ４０ｎｍの窒化
物のＬＰＣＶＤを実施する（ステップ４６）。酸化物層
９０を形成するために、方法４０は厚さ１４０ｎｍで外
側酸化物層９０を製作するためのまた別のＴＥＯＳ堆積
を実施する（ステップ４７）。
８６、８８、９０により覆われる。層８６を形成するた
めに、方法４０はドープしたポリシリコン層８４の上に
厚さ１２０ｎｍの酸化物のＴＥＯＳ堆積を実施する（ス
テップ４５）。窒化物層８８を形成するために、方法４
０は酸化物層８６の上に６５０℃で厚さ４０ｎｍの窒化
物のＬＰＣＶＤを実施する（ステップ４６）。酸化物層
９０を形成するために、方法４０は厚さ１４０ｎｍで外
側酸化物層９０を製作するためのまた別のＴＥＯＳ堆積
を実施する（ステップ４７）。
【００３９】図４Ｅを参照すると、方法４０は図４Ｄの
層構造８０からコレクタ構造９２を形成する。コレクタ
構造９２はウィンドウ９４およびウィンドウ９４の下に
位置するＮ型のコレクタ１４を有する。コレクタ１４は
ドープサブコレクタ構造１９を介してコレクタコンタク
ト領域１８に電気的に接続する。
層構造８０からコレクタ構造９２を形成する。コレクタ
構造９２はウィンドウ９４およびウィンドウ９４の下に
位置するＮ型のコレクタ１４を有する。コレクタ１４は
ドープサブコレクタ構造１９を介してコレクタコンタク
ト領域１８に電気的に接続する。
【００４０】構造９２を製作するために、方法４０は層
構造８０の外表面９６をマスクし、酸化物、窒化物、そ
して酸化物の層９０、８８、８６を通る異方性エッチン
グを実施してリソグラフィーのマスクの制御下でウィン
ドウ９４を作り出す（ステップ４８）。その後、方法４
０はウィンドウ９４を通して基板２２に１ｃｍ２当たり
約２×１０１２のリンイオンの投与量を約２６０ｋｅＶ
のエネルギーで打ち込んでコレクタ１４を形成する（ス
テップ４９）。打込みの後、また別の熱アニールでコレ
クタ１４を活性化させる。
構造８０の外表面９６をマスクし、酸化物、窒化物、そ
して酸化物の層９０、８８、８６を通る異方性エッチン
グを実施してリソグラフィーのマスクの制御下でウィン
ドウ９４を作り出す（ステップ４８）。その後、方法４
０はウィンドウ９４を通して基板２２に１ｃｍ２当たり
約２×１０１２のリンイオンの投与量を約２６０ｋｅＶ
のエネルギーで打ち込んでコレクタ１４を形成する（ス
テップ４９）。打込みの後、また別の熱アニールでコレ
クタ１４を活性化させる。
【００４１】次に、方法４０はリソグラフィーで制御し
た異方性エッチングをポリシリコン層８４に実施する。
このエッチングは時間決めされるかまたはモニタされて
酸化物層１７で停止される。異方性エッチングのための
一般的なエッチング剤は当業者にはよく知られており、
ここでは詳細に述べない。
た異方性エッチングをポリシリコン層８４に実施する。
このエッチングは時間決めされるかまたはモニタされて
酸化物層１７で停止される。異方性エッチングのための
一般的なエッチング剤は当業者にはよく知られており、
ここでは詳細に述べない。
【００４２】図４Ｆを参照すると、方法４０は図４Ｅの
ウィンドウをライニングする窒化物のスペーサ１００を
形成することによって構造９８を形成する（ステップ５
０）。スペーサ１００を形成するために、方法４０は構
造９２の上に約４０ｎｍの窒化ケイ素、すなわちＳｉ３
Ｎ４を堆積し、その後、この窒化物層を通る異方性エッ
チングを実施する。この異方性エッチングは、エッチン
グ除去される物質の中に層９０から由来する酸化物が検
出されたときに停止される。
ウィンドウをライニングする窒化物のスペーサ１００を
形成することによって構造９８を形成する（ステップ５
０）。スペーサ１００を形成するために、方法４０は構
造９２の上に約４０ｎｍの窒化ケイ素、すなわちＳｉ３
Ｎ４を堆積し、その後、この窒化物層を通る異方性エッ
チングを実施する。この異方性エッチングは、エッチン
グ除去される物質の中に層９０から由来する酸化物が検
出されたときに停止される。
【００４３】図４Ｇを参照すると、方法４０は図４Ｆの
構造９８から構造１０２を形成する。構造１０２を形成
するために、方法４０はフッ化水素（ＨＦ）水溶液で構
造９８の等方性エッチングを実施する（ステップ５
１）。このエッチング液はＨ２ＯのＨＦに対するモル比
５０：１を有する。ＨＦは二酸化ケイ素の層１７および
９０をエッチングするが、窒化物スペーサ１００または
層８８をエッチングすることはない。このＨＦエッチン
グは時間決めされてスペーサ１００をアンダーカットす
る開口１０４を形成し、前にエッチングしたウィンドウ
９４を経由するポリシリコン層８４へのアクセスを供給
する。
構造９８から構造１０２を形成する。構造１０２を形成
するために、方法４０はフッ化水素（ＨＦ）水溶液で構
造９８の等方性エッチングを実施する（ステップ５
１）。このエッチング液はＨ２ＯのＨＦに対するモル比
５０：１を有する。ＨＦは二酸化ケイ素の層１７および
９０をエッチングするが、窒化物スペーサ１００または
層８８をエッチングすることはない。このＨＦエッチン
グは時間決めされてスペーサ１００をアンダーカットす
る開口１０４を形成し、前にエッチングしたウィンドウ
９４を経由するポリシリコン層８４へのアクセスを供給
する。
【００４４】図４Ｈを参照すると、方法４０は図４Ｇの
構造１０２の上にヘテロ接合のベース−エミッタ構造１
０８を成長させる。このベース−エミッタ構造１０８は
図１Ａ〜１Ｂの勾配のある結晶Ｓｉ−Ｇｅベース１２お
よび結晶Ｓｉエミッタ１３を含む。ベース１２は充分に
低いＧｅ分子画分「Ｘ」、すなわち０．１＜Ｘ＜０．６
を有し、充分に薄い、すなわち３〜７０ｎｍの厚さを有
し、結晶Ｓｉのエミッタ１３およびコレクタ１４と整合
する水平方向の格子定数の歪んだＳｉ−Ｇｅ結晶構造を
有する。
構造１０２の上にヘテロ接合のベース−エミッタ構造１
０８を成長させる。このベース−エミッタ構造１０８は
図１Ａ〜１Ｂの勾配のある結晶Ｓｉ−Ｇｅベース１２お
よび結晶Ｓｉエミッタ１３を含む。ベース１２は充分に
低いＧｅ分子画分「Ｘ」、すなわち０．１＜Ｘ＜０．６
を有し、充分に薄い、すなわち３〜７０ｎｍの厚さを有
し、結晶Ｓｉのエミッタ１３およびコレクタ１４と整合
する水平方向の格子定数の歪んだＳｉ−Ｇｅ結晶構造を
有する。
【００４５】１つの例示的なＨＢＴでは、Ｇｅの分子画
分「Ｘ」はベース−コレクタ界面付近での約０．３５か
らベース−エミッタ界面での０．２５まで変化する。
分「Ｘ」はベース−コレクタ界面付近での約０．３５か
らベース−エミッタ界面での０．２５まで変化する。
【００４６】また別の例示的なＨＢＴでは、分子画分Ｘ
は約０．３０であってベース１２の幅にわたって均一で
ある。
は約０．３０であってベース１２の幅にわたって均一で
ある。
【００４７】ベース−エミッタ構造１０８を製作するた
めに、方法４０はコレクタ１４の上にベース１２の気相
エピタキシー成長を実施し（ステップ５２）、すでに成
長し終えたベース１２の上にエミッタ１３の気相エピタ
キシー成長を実施する（ステップ５３）。ベース１２の
成長の間、エピタキシーはゲルマニウム、シリコン、お
よびＰ型ドーパント原子、例えばホウ素を含むガス槽を
使用する。この槽内でのＧｅのモル比率はベース１２の
Ｇｅ画分「Ｘ」の勾配で変えられる。エミッタ１３の成
長の間、ガス槽はシリコンおよびＮ型ドーパント、例え
ばＡｓ原子だけを含む。第２のエピタキシーはＳｉエミ
ッタ１３の成長がＳｉ−Ｇｅベース１２の露出部分を完
全に覆うように位置合わせされる。
めに、方法４０はコレクタ１４の上にベース１２の気相
エピタキシー成長を実施し（ステップ５２）、すでに成
長し終えたベース１２の上にエミッタ１３の気相エピタ
キシー成長を実施する（ステップ５３）。ベース１２の
成長の間、エピタキシーはゲルマニウム、シリコン、お
よびＰ型ドーパント原子、例えばホウ素を含むガス槽を
使用する。この槽内でのＧｅのモル比率はベース１２の
Ｇｅ画分「Ｘ」の勾配で変えられる。エミッタ１３の成
長の間、ガス槽はシリコンおよびＮ型ドーパント、例え
ばＡｓ原子だけを含む。第２のエピタキシーはＳｉエミ
ッタ１３の成長がＳｉ−Ｇｅベース１２の露出部分を完
全に覆うように位置合わせされる。
【００４８】エミッタ−ベース構造１０８では、エミッ
タ１３のＳｉ表面が露出されたままで、ベース１２の表
面は覆われる。ベース１２はＮ型Ｓｉコレクタ１４、Ｐ
型ポリシリコン層８４、Ｎ型エミッタ１３、および酸化
物槽１７の少しの部分と物理的に接触する表面を有す
る。エミッタ１３がベース１２を覆うように成長させら
れ、ベース１２と窒化物スペーサ１００との間の隙間を
満たすので、残りの窒化物スペーサ１００と物理的に接
するかまたはウィンドウ９４にアクセス可能なままのベ
ース１２の部分はない。ベース１２と酸化物層１７との
間の横方向の接触は、この接触がエミッタ１３とコレク
タ１４とでサンドイッチされたベース領域から遠い距離
で隔てられるので、ベース１２でのキャリヤ再結合に重
大な影響を与えない。この距離はベースの最大厚さの少
なくとも２〜４倍である。
タ１３のＳｉ表面が露出されたままで、ベース１２の表
面は覆われる。ベース１２はＮ型Ｓｉコレクタ１４、Ｐ
型ポリシリコン層８４、Ｎ型エミッタ１３、および酸化
物槽１７の少しの部分と物理的に接触する表面を有す
る。エミッタ１３がベース１２を覆うように成長させら
れ、ベース１２と窒化物スペーサ１００との間の隙間を
満たすので、残りの窒化物スペーサ１００と物理的に接
するかまたはウィンドウ９４にアクセス可能なままのベ
ース１２の部分はない。ベース１２と酸化物層１７との
間の横方向の接触は、この接触がエミッタ１３とコレク
タ１４とでサンドイッチされたベース領域から遠い距離
で隔てられるので、ベース１２でのキャリヤ再結合に重
大な影響を与えない。この距離はベースの最大厚さの少
なくとも２〜４倍である。
【００４９】図４Ｉを参照すると、方法４０は図４Ｈの
エミッタ−ベース構造１０８から構造１２０を形成す
る。構造１２０を形成するために、方法４０はウィンド
ウ９４から窒化物スペーサ１００を除去し、さらにエミ
ッタ１３の上部表面を露出させるために窒化物の選択的
等方性エッチングを実施する（ステップ５４）。この選
択的エッチングもやはり窒化物層８８は除去するが、酸
化物層８６、ポリシリコン層８４、またはＳｉエミッタ
１３を除去することはない。前に成長したエミッタ１３
が前にウィンドウ９４からアクセス可能であったベース
１２部分を完全に覆っているので、この選択的エッチン
グがベース１２を露出させることはない。
エミッタ−ベース構造１０８から構造１２０を形成す
る。構造１２０を形成するために、方法４０はウィンド
ウ９４から窒化物スペーサ１００を除去し、さらにエミ
ッタ１３の上部表面を露出させるために窒化物の選択的
等方性エッチングを実施する（ステップ５４）。この選
択的エッチングもやはり窒化物層８８は除去するが、酸
化物層８６、ポリシリコン層８４、またはＳｉエミッタ
１３を除去することはない。前に成長したエミッタ１３
が前にウィンドウ９４からアクセス可能であったベース
１２部分を完全に覆っているので、この選択的エッチン
グがベース１２を露出させることはない。
【００５０】図４Ｊを参照すると、方法４０は図４Ｉの
構造１２０からパッシファイ構造１２２を形成する。構
造１２２は自己整合側壁スペーサ１２４およびパッシフ
ァイ層１２６を含む。パッシファイ層１２６、エミッタ
１３、およびベース１２の関係は構造１２２の部分的拡
大図である挿入図１２７でさらに明瞭に見られる。
構造１２０からパッシファイ構造１２２を形成する。構
造１２２は自己整合側壁スペーサ１２４およびパッシフ
ァイ層１２６を含む。パッシファイ層１２６、エミッタ
１３、およびベース１２の関係は構造１２２の部分的拡
大図である挿入図１２７でさらに明瞭に見られる。
【００５１】スペーサ１２４を形成するために、方法４
０は二酸化ケイ素のパッシファイ層１２６、すなわち図
１Ａ〜１Ｂの層１５をＳｉエミッタ１３の露出表面上に
厚さ１〜２０ｎｍに熱的に成長させる（ステップ５
５）。二酸化ケイ素層１２６はエミッタの露出表面をキ
ャリヤの発生および再結合に関してパッシファイする。
熱的酸化物層１２６は構造１２０を約２００〜６００℃
の低温で約１０〜２５気圧の高い酸素圧力において２０
分間加熱することによって形成することができる。熱的
酸化物層１２６はまた、約７００〜７５０℃の高温で約
１気圧の低い水蒸気圧にて約１〜２分間加熱することに
よっても形成することができる。
０は二酸化ケイ素のパッシファイ層１２６、すなわち図
１Ａ〜１Ｂの層１５をＳｉエミッタ１３の露出表面上に
厚さ１〜２０ｎｍに熱的に成長させる（ステップ５
５）。二酸化ケイ素層１２６はエミッタの露出表面をキ
ャリヤの発生および再結合に関してパッシファイする。
熱的酸化物層１２６は構造１２０を約２００〜６００℃
の低温で約１０〜２５気圧の高い酸素圧力において２０
分間加熱することによって形成することができる。熱的
酸化物層１２６はまた、約７００〜７５０℃の高温で約
１気圧の低い水蒸気圧にて約１〜２分間加熱することに
よっても形成することができる。
【００５２】熱的酸化物層１２６を形成した後、方法４
０は熱的酸化物層１２６の上に誘電体層を堆積させる
（ステップ５６）。一実施形態では、熱的酸化物層１２
６は厚さ約３ｎｍであり、誘電体層は３０〜１００ｎｍ
の窒化ケイ素層の下に厚さ２０〜４０ｎｍのＴＥＯＳ酸
化物の層を含む。誘電体層を堆積した後、方法４０は、
誘電体および酸化物を貫通してエミッタ１３の表面に至
るまで、誘電体に対して選択的な異方性エッチングを実
施する（ステップ５７）。このエッチングの選択性のせ
いで、誘電体層はエミッタとベースを自己整合し、これ
は自己整合スペーサの広めの基底と薄くて曲率をもった
上部１３０という特性を有する誘電体スペーサ１２８を
残す。
０は熱的酸化物層１２６の上に誘電体層を堆積させる
（ステップ５６）。一実施形態では、熱的酸化物層１２
６は厚さ約３ｎｍであり、誘電体層は３０〜１００ｎｍ
の窒化ケイ素層の下に厚さ２０〜４０ｎｍのＴＥＯＳ酸
化物の層を含む。誘電体層を堆積した後、方法４０は、
誘電体および酸化物を貫通してエミッタ１３の表面に至
るまで、誘電体に対して選択的な異方性エッチングを実
施する（ステップ５７）。このエッチングの選択性のせ
いで、誘電体層はエミッタとベースを自己整合し、これ
は自己整合スペーサの広めの基底と薄くて曲率をもった
上部１３０という特性を有する誘電体スペーサ１２８を
残す。
【００５３】図４Ｋを参照すると、方法４０は図４Ｊの
構造１２２からＮＰＮトランジスタ構造１３２を形成す
る。構造１３２を形成するために、方法４０はＨ２Ｏ：
ＨＦのモル比約２００：１を有する溶液で約１分間水性
の等方性エッチングを実施し、エミッタ１３の表面の一
部分から酸化物を除去する。その後、方法４０は図１Ａ
〜１Ｂのエミッタ電極２１のためのＮ型ポリシリコンを
堆積する（ステップ５８）。このポリシリコンはＡｓで
ｉｎ−ｓｉｔｕでＮ型にドープされる。方法４０は、場
合によってはエミッタ電極２１の上に保護の酸化物層２
３のＴＥＯＳ堆積を実施する（ステップ５９）。
構造１２２からＮＰＮトランジスタ構造１３２を形成す
る。構造１３２を形成するために、方法４０はＨ２Ｏ：
ＨＦのモル比約２００：１を有する溶液で約１分間水性
の等方性エッチングを実施し、エミッタ１３の表面の一
部分から酸化物を除去する。その後、方法４０は図１Ａ
〜１Ｂのエミッタ電極２１のためのＮ型ポリシリコンを
堆積する（ステップ５８）。このポリシリコンはＡｓで
ｉｎ−ｓｉｔｕでＮ型にドープされる。方法４０は、場
合によってはエミッタ電極２１の上に保護の酸化物層２
３のＴＥＯＳ堆積を実施する（ステップ５９）。
【００５４】方法４０は、リソグラフィーで制御された
等方性の一連のエッチングを実施して適切なサイズの横
方向の広さをもつ、図１Ａ〜１Ｂに示したようなベース
およびエミッタ電極２０、２１を作る（ステップ６
０）。第１のエッチングは第１のマスクの制御下で、ス
ペーサ１２４に関して横方向に広がる酸化物層２３、エ
ミッタ電極２１、および酸化物層８６を部分的にエッチ
ング除去する。第２の異方性の酸化物層エッチングは第
２のマスクによって制御され、ベース電極２１の横方向
の余剰部分を除去して図１Ａ〜１Ｂに示したような最終
のトランジスタ１０を製作する。
等方性の一連のエッチングを実施して適切なサイズの横
方向の広さをもつ、図１Ａ〜１Ｂに示したようなベース
およびエミッタ電極２０、２１を作る（ステップ６
０）。第１のエッチングは第１のマスクの制御下で、ス
ペーサ１２４に関して横方向に広がる酸化物層２３、エ
ミッタ電極２１、および酸化物層８６を部分的にエッチ
ング除去する。第２の異方性の酸化物層エッチングは第
２のマスクによって制御され、ベース電極２１の横方向
の余剰部分を除去して図１Ａ〜１Ｂに示したような最終
のトランジスタ１０を製作する。
【００５５】ベースおよびエミッタ電極２０、２１の横
方向寸法決定の後、ＨＢＴ１０は他のデバイス２４に接
続され、かつ／または他のデバイスが基板２２に追加さ
れて集積回路を形成する。この集積回路は１つまたは複
数の層の誘電体保護層で覆われ、当業者によく知られた
方法で接続パッドがＨＢＴ１０の電極および／または他
のデバイス２４に製作される。そのような集積回路で
は、勾配のあるＳｉ／Ｓｉ−Ｇｅ ＨＢＴ１０は４０〜
３００ギガヘルツのスイッチング周波数で動作できる。
方向寸法決定の後、ＨＢＴ１０は他のデバイス２４に接
続され、かつ／または他のデバイスが基板２２に追加さ
れて集積回路を形成する。この集積回路は１つまたは複
数の層の誘電体保護層で覆われ、当業者によく知られた
方法で接続パッドがＨＢＴ１０の電極および／または他
のデバイス２４に製作される。そのような集積回路で
は、勾配のあるＳｉ／Ｓｉ−Ｇｅ ＨＢＴ１０は４０〜
３００ギガヘルツのスイッチング周波数で動作できる。
【００５６】他の実施形態では、ＨＢＴ１０の垂直構造
が反転され、それにより基板２２はＮ型エミッタ領域を
含み、Ｐ型ベースとＮ型コレクタ領域は図２Ａ〜４Ｋで
述べたのと同様な方法によってエミッタ領域上に構築さ
れる。
が反転され、それにより基板２２はＮ型エミッタ領域を
含み、Ｐ型ベースとＮ型コレクタ領域は図２Ａ〜４Ｋで
述べたのと同様な方法によってエミッタ領域上に構築さ
れる。
【００５７】いくつかの実施形態は、Ｐ型とＮ型のドー
パントが入れ替わっていることを除いて、ＰＮＰ型のＨ
ＢＴを図１のＮＰＮ型のＨＢＴと同様の構造で製作す
る。いくつかのそのようなＰＮＰ型ＨＢＴでは、エミッ
タおよびコレクタの領域はベースに隣接してＧｅに勾配
がつけられる。したがって、Ｇｅの比率はゼロからコレ
クタおよびエミッタのこれらの領域上のベースで見受け
られる一定の値まで変化し、これはベースよりも薄い。
エミッタおよびコレクタのこれらの領域におけるゲルマ
ニウム比率の勾配はＰＮＰ型ＨＢＴの総合的な利得を向
上させる。このＰＮＰ型ＨＢＴは、上述の開示から当業
者にとって明白な方法によって構築される。
パントが入れ替わっていることを除いて、ＰＮＰ型のＨ
ＢＴを図１のＮＰＮ型のＨＢＴと同様の構造で製作す
る。いくつかのそのようなＰＮＰ型ＨＢＴでは、エミッ
タおよびコレクタの領域はベースに隣接してＧｅに勾配
がつけられる。したがって、Ｇｅの比率はゼロからコレ
クタおよびエミッタのこれらの領域上のベースで見受け
られる一定の値まで変化し、これはベースよりも薄い。
エミッタおよびコレクタのこれらの領域におけるゲルマ
ニウム比率の勾配はＰＮＰ型ＨＢＴの総合的な利得を向
上させる。このＰＮＰ型ＨＢＴは、上述の開示から当業
者にとって明白な方法によって構築される。
【００５８】本発明の他の実施形態は、本出願の明細
書、図面および特許請求範囲を照らして、当業者にとっ
て明らかであろう。
書、図面および特許請求範囲を照らして、当業者にとっ
て明らかであろう。
【図１Ａ】ヘテロ接合型バイポーラトランジスタ（ＨＢ
Ｔ）の一実施形態の断面図である。
Ｔ）の一実施形態の断面図である。
【図１Ｂ】図１ＡのＨＢＴを含む集積回路の一部の断面
図である。
図である。
【図２】キャリヤ再結合および発生に関してパッシファ
イされるエミッタ領域を備えたＨＢＴを形成する方法を
示すフローチャートである。
イされるエミッタ領域を備えたＨＢＴを形成する方法を
示すフローチャートである。
【図３Ａ】図１Ａ〜１ＢのＨＢＴを製造する方法を示す
フローチャートである。
フローチャートである。
【図３Ｂ】図１Ａ〜１ＢのＨＢＴを製造する方法を示す
フローチャートである。
フローチャートである。
【図４Ａ】図１Ａ〜１ＢのＮＰＮ型ＨＢＴを製作するた
めの出発構造を示す図である。
めの出発構造を示す図である。
【図４Ｂ】図４Ａの構造からＮ型ドーパントのイオン打
込みにより製作されるサブコレクタ構造を示す図であ
る。
込みにより製作されるサブコレクタ構造を示す図であ
る。
【図４Ｃ】図４Ｂの構造から製作されるコレクタコンタ
クトを備えた構造を示す図である。
クトを備えた構造を示す図である。
【図４Ｄ】図４Ｃの構造から製作される層構造を示す図
である。
である。
【図４Ｅ】図４Ｄの構造から製作されるコレクタ構造を
示す図である。
示す図である。
【図４Ｆ】図４Ｅの構造の一部分上に製作される整合ス
ペーサを示す図である。
ペーサを示す図である。
【図４Ｇ】図４Ｆの構造を等方性エッチングすることに
より製作される構造を示す図である。
より製作される構造を示す図である。
【図４Ｈ】図４Ｇに示したコレクタ上にエピタキシー成
長をさせることで製作されるエミッタ−ベース構造を示
す図である。
長をさせることで製作されるエミッタ−ベース構造を示
す図である。
【図４Ｉ】図４Ｈの構造から整合スペーサを除去した結
果となるエミッタ−ベース構造を示す図である。
果となるエミッタ−ベース構造を示す図である。
【図４Ｊ】エミッタ表面に酸化物のパッシファイ層を成
長させ、その後、自己整合の誘電体スペーサを形成する
ことによって図４Ｉの構造から製作される構造を示す図
である。
長させ、その後、自己整合の誘電体スペーサを形成する
ことによって図４Ｉの構造から製作される構造を示す図
である。
【図４Ｋ】図４Ｊの構造の上にエミッタ電極を形成し、
その後、形成した電極を横方向に寸法決定することで製
作されるＨＢＴ構造を示す図である。
その後、形成した電極を横方向に寸法決定することで製
作されるＨＢＴ構造を示す図である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年２月２５日（２００２．２．２
５）
５）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１Ａ】
【図１Ｂ】
【図４Ａ】
【図２】
【図３Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｅ】
【図４Ｆ】
【図３Ｂ】
【図４Ｄ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図４Ｊ】
【図４Ｋ】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルコ マストラパスカ アメリカ合衆国 08801 ニュージャーシ ィ，アナンデール，ハンティング ヒル ロード ７ (72)発明者 マイケル アール．フレイ アメリカ合衆国 07922 ニュージャーシ ィ，バークレイ ハイツ，ルトガーズ ア ヴェニュー 178 (72)発明者 クリフォード アラン キング アメリカ合衆国 10013 ニューヨーク, ニューヨーク，リーデ ストリート 99, アパートメント ７ダブリュ (72)発明者 イー マ アメリカ合衆国 32837 フロリダ，オー ランド，ランヨン サークル 2569 (72)発明者 ウォック ケー．ヌグ アメリカ合衆国 07059 ニュージャーシ ィ，ウォーレン，ブレイザー ロード 25 Ｆターム(参考） 5F003 BA27 BA97 BB01 BB04 BB06 BB07 BB08 BC08 BE07 BF06 BG06 BM01 BP12 BP24 BP33 BP96 BS04 BS05
Claims (20)
- 【請求項１】 半導体基板上に１つまたは複数の層を形
成するステップと、 １つまたは複数の層中にウィンドウを形成し、このウィ
ンドウを通して基板の一部分を露出させるステップと、 基板の露出部分上にシリコン−ゲルマニウムのベース領
域を形成するステップと、 シリコン−ゲルマニウムのベース領域を覆うエミッタま
たはコレクタ領域を形成するステップと、 エミッタまたはコレクタ領域を覆う酸化物層を形成する
ステップと、 酸化物層の一部分を除去することによってエミッタまた
はコレクタ領域上にコンタクト領域を形成するステップ
とを含む、半導体デバイスを製作する方法。 - 【請求項２】 シリコン−ゲルマニウムのベース領域を
形成する前にエミッタまたはコレクタ領域のもう一方を
前記基板に形成するステップをさらに含む、請求項１に
記載の方法。 - 【請求項３】 ベース領域が、エミッタ領域またはコレ
クタ領域よりも高いドーパント濃度を有する、請求項２
に記載の方法。 - 【請求項４】 エミッタまたはコレクタ領域、およびベ
ース領域がエピタキシー成長により形成される、請求項
１に記載の方法。 - 【請求項５】 酸化物層の上に誘電体層を形成して、異
方性エッチングを自己整合することができる組成を有す
る構造を作るステップをさらに含む、請求項１に記載の
方法。 - 【請求項６】 別の誘電体層が窒化物層である、請求項
５に記載の方法。 - 【請求項７】 酸化物層が熱的な酸化により形成され
る、請求項１に記載の方法。 - 【請求項８】 酸化物層の形成が、シリコン−ゲルマニ
ウムのベース領域の材料を酸化しない、請求項１に記載
の方法。 - 【請求項９】 ベース領域がコンタクト領域の外側の誘
電体に接触し、 コンタクト領域がコレクタ領域とベース領域との間、お
よびエミッタ領域とベース領域との間の物理的接触領域
を含み、かつコンタクト領域がこの物理的接触領域から
外側方向に少なくともベース領域の厚さの２倍の距離で
広がる、請求項２に記載の方法。 - 【請求項１０】 ドープされたシリコンのエミッタまた
はコレクタ領域と、 シリコン−ゲルマニウムを含み、エミッタまたはコレク
タ領域とヘテロ接合を形成するベース領域と、 エミッタまたはコレクタ領域を外部領域から電気的に絶
縁するために配置されるスペーサとを含み、このスペー
サがエミッタまたはコレクタ領域とスペーサの残り部分
との間に物理的に介在する二酸化ケイ素層を有するバイ
ポーラトランジスタ。 - 【請求項１１】 エミッタまたはコレクタ領域の他の部
分、エミッタ領域とコレクタ領域との間に位置するベー
ス領域部分をさらに含む、請求項１０に記載のトランジ
スタ。 - 【請求項１２】 エミッタまたはコレクタ領域の一部分
がベース領域とスペーサとの間に差し挟まれる、請求項
１１に記載のトランジスタ。 - 【請求項１３】 スペーサがさらに、別の第２の誘電体
の層、別の層とエミッタまたはコレクタ領域との間にあ
る二酸化ケイ素層を含む、請求項１１に記載のトランジ
スタ。 - 【請求項１４】 第２の誘電体が窒化物を含む、請求項
１３に記載のトランジスタ。 - 【請求項１５】 ベース領域が、エミッタ領域のドーパ
ント濃度よりも高いドーパント濃度を有する、請求項１
１に記載のトランジスタ。 - 【請求項１６】 エミッタまたはコレクタ領域が、ベー
ス領域の上で位置合わせされた構造を形成する、請求項
１１に記載のトランジスタ。 - 【請求項１７】 自己整合構造が、二酸化ケイ素層に隣
接する窒化物層を含む、請求項１６に記載のトランジス
タ。 - 【請求項１８】 ベース領域が、エミッタまたはコレク
タ領域のドーパント濃度よりも高いドーパント濃度を有
する、請求項１１に記載のトランジスタ。 - 【請求項１９】 二酸化ケイ素層が、熱的に成長させら
れた二酸化ケイ素である、請求項１１に記載のトランジ
スタ。 - 【請求項２０】 ベース、エミッタ、およびコレクタ領
域がそれぞれＰ型、Ｎ型、およびＮ型である、請求項１
１に記載のトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/759120 | 2001-01-12 | ||
| US09/759,120 US6509242B2 (en) | 2001-01-12 | 2001-01-12 | Heterojunction bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002252230A true JP2002252230A (ja) | 2002-09-06 |
| JP2002252230A5 JP2002252230A5 (ja) | 2005-08-04 |
Family
ID=25054482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002004003A Pending JP2002252230A (ja) | 2001-01-12 | 2002-01-11 | ヘテロ接合バイポーラトランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6509242B2 (ja) |
| JP (1) | JP2002252230A (ja) |
| TW (1) | TW569318B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040038511A (ko) * | 2002-11-01 | 2004-05-08 | 한국전자통신연구원 | 자기정렬형 이종접합 쌍극자 트랜지스터 및 그의 제조 방법 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674102B2 (en) * | 2001-01-25 | 2004-01-06 | International Business Machines Corporation | Sti pull-down to control SiGe facet growth |
| US6426265B1 (en) * | 2001-01-30 | 2002-07-30 | International Business Machines Corporation | Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology |
| JP4168615B2 (ja) * | 2001-08-28 | 2008-10-22 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
| US6670654B2 (en) * | 2002-01-09 | 2003-12-30 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor with carbon incorporation |
| WO2003088362A1 (fr) * | 2002-04-16 | 2003-10-23 | Renesas Technology Corp. | Dispositif semi-conducteur et procede de fabrication correspondant |
| US6767842B2 (en) * | 2002-07-09 | 2004-07-27 | Lsi Logic Corporation | Implementation of Si-Ge HBT with CMOS process |
| US6774002B2 (en) * | 2002-10-23 | 2004-08-10 | United Microelectronics Corp. | Structure and method for forming self-aligned bipolar junction transistor with expitaxy base |
| US6743701B1 (en) | 2002-12-20 | 2004-06-01 | Lsi Logic Corporation | Method for the formation of active area utilizing reverse trench isolation |
| DE10324065A1 (de) * | 2003-05-27 | 2004-12-30 | Texas Instruments Deutschland Gmbh | Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartranistors und ein integrierter Silizium-Germanium Heterobipolartransitor |
| KR100498503B1 (ko) * | 2003-06-19 | 2005-07-01 | 삼성전자주식회사 | 바이폴라 접합 트랜지스터 및 그 제조 방법 |
| TWI250640B (en) * | 2003-06-19 | 2006-03-01 | Samsung Electronics Co Ltd | Bipolar junction transistors and methods of manufacturing the same |
| JP4886964B2 (ja) * | 2003-07-03 | 2012-02-29 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| US6869852B1 (en) | 2004-01-09 | 2005-03-22 | International Business Machines Corporation | Self-aligned raised extrinsic base bipolar transistor structure and method |
| US7037798B2 (en) * | 2004-01-09 | 2006-05-02 | International Business Machines Corporation | Bipolar transistor structure with self-aligned raised extrinsic base and methods |
| US7253073B2 (en) * | 2004-01-23 | 2007-08-07 | International Business Machines Corporation | Structure and method for hyper-abrupt junction varactors |
| CN100521114C (zh) * | 2004-01-23 | 2009-07-29 | Nxp股份有限公司 | 制造单晶发射区的方法 |
| US20070069295A1 (en) * | 2005-09-28 | 2007-03-29 | Kerr Daniel C | Process to integrate fabrication of bipolar devices into a CMOS process flow |
| US7651919B2 (en) * | 2005-11-04 | 2010-01-26 | Atmel Corporation | Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization |
| US7300849B2 (en) * | 2005-11-04 | 2007-11-27 | Atmel Corporation | Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement |
| US7439558B2 (en) | 2005-11-04 | 2008-10-21 | Atmel Corporation | Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement |
| US20070102729A1 (en) * | 2005-11-04 | 2007-05-10 | Enicks Darwin G | Method and system for providing a heterojunction bipolar transistor having SiGe extensions |
| US7611955B2 (en) * | 2006-06-15 | 2009-11-03 | Freescale Semiconductor, Inc. | Method of forming a bipolar transistor and semiconductor component thereof |
| EP2038918B1 (en) * | 2006-06-28 | 2011-09-21 | Nxp B.V. | Method of manufacturing a bipolar transistor and bipolar transitor obtained therewith |
| US7759702B2 (en) * | 2008-01-04 | 2010-07-20 | International Business Machines Corporation | Hetero-junction bipolar transistor (HBT) and structure thereof |
| US9111986B2 (en) | 2014-01-09 | 2015-08-18 | International Business Machines Corporation | Self-aligned emitter-base-collector bipolar junction transistors with a single crystal raised extrinsic base |
| US9831328B2 (en) * | 2015-02-12 | 2017-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bipolar junction transistor (BJT) base conductor pullback |
| US10032868B2 (en) * | 2016-09-09 | 2018-07-24 | Texas Instruments Incorporated | High performance super-beta NPN (SBNPN) |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0785476B2 (ja) * | 1991-06-14 | 1995-09-13 | インターナショナル・ビジネス・マシーンズ・コーポレイション | エミッタ埋め込み型バイポーラ・トランジスタ構造 |
| JP3152959B2 (ja) * | 1991-07-12 | 2001-04-03 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2855908B2 (ja) * | 1991-09-05 | 1999-02-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2727818B2 (ja) * | 1991-09-17 | 1998-03-18 | 日本電気株式会社 | 半導体装置 |
| JP3132101B2 (ja) * | 1991-11-20 | 2001-02-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3156436B2 (ja) * | 1993-04-05 | 2001-04-16 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2630237B2 (ja) * | 1993-12-22 | 1997-07-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2720793B2 (ja) * | 1994-05-12 | 1998-03-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2606141B2 (ja) * | 1994-06-16 | 1997-04-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2679639B2 (ja) * | 1994-09-12 | 1997-11-19 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5620908A (en) * | 1994-09-19 | 1997-04-15 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device comprising BiCMOS transistor |
| US5620907A (en) * | 1995-04-10 | 1997-04-15 | Lucent Technologies Inc. | Method for making a heterojunction bipolar transistor |
| EP0800705B1 (en) * | 1995-10-20 | 2000-07-12 | Koninklijke Philips Electronics N.V. | Manufacture of a semiconductor device with selectively deposited semiconductor zone |
| EP0818829A1 (en) * | 1996-07-12 | 1998-01-14 | Hitachi, Ltd. | Bipolar transistor and method of fabricating it |
| KR100233834B1 (ko) * | 1996-12-09 | 1999-12-01 | 한흥섭 | 규소/규소게르마늄 쌍극자 트랜지스터 제조방법 |
| US5882976A (en) * | 1997-10-01 | 1999-03-16 | National Semiconductor Corporation | Method of fabricating a self-aligned double polysilicon NPN transistor with poly etch stop |
-
2001
- 2001-01-12 US US09/759,120 patent/US6509242B2/en not_active Expired - Lifetime
-
2002
- 2002-01-08 TW TW091100151A patent/TW569318B/zh not_active IP Right Cessation
- 2002-01-11 JP JP2002004003A patent/JP2002252230A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040038511A (ko) * | 2002-11-01 | 2004-05-08 | 한국전자통신연구원 | 자기정렬형 이종접합 쌍극자 트랜지스터 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW569318B (en) | 2004-01-01 |
| US6509242B2 (en) | 2003-01-21 |
| US20020093031A1 (en) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002252230A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US6436781B2 (en) | High speed and low parasitic capacitance semiconductor device and method for fabricating the same | |
| US5296391A (en) | Method of manufacturing a bipolar transistor having thin base region | |
| JPH03171632A (ja) | トランジスタ及びその製造方法 | |
| JP2000031155A (ja) | 低雑音たて形バイポ―ラトランジスタとその製造方法 | |
| US20110062548A1 (en) | Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for bicmos integration | |
| JP2000031156A (ja) | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 | |
| JP3132101B2 (ja) | 半導体装置の製造方法 | |
| US6472262B2 (en) | Method for fabricating a bipolar transistor of the self-aligned double-polysilicon type with a heterojunction base and corresponding transistor | |
| JPH05129319A (ja) | エピタキシヤル・ベース領域を持つたトランジスタ構造とその作製方法 | |
| US6888221B1 (en) | BICMOS technology on SIMOX wafers | |
| US20090212394A1 (en) | Bipolar transistor and method of fabricating the same | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JP3353778B2 (ja) | 自己整合性バイポーラ・トランジスタの製造方法 | |
| US7511317B2 (en) | Porous silicon for isolation region formation and related structure | |
| JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
| JP3493175B2 (ja) | 垂直型バイポーラ・トランジスタの製造方法 | |
| US6744080B2 (en) | Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| US10529836B1 (en) | SiGe heterojunction bipolar transistor with crystalline raised base on germanium etch stop layer | |
| JP3301390B2 (ja) | ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法 | |
| JPH05211158A (ja) | 半導体装置およびその製造方法 | |
| JP2613031B2 (ja) | バイポーラトランジスターの製造方法 | |
| JP2850669B2 (ja) | 半導体装置 | |
| JP3219796B2 (ja) | バイポーラ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081222 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090319 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091102 |