JP3301390B2 - ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法Info
- Publication number
- JP3301390B2 JP3301390B2 JP22912798A JP22912798A JP3301390B2 JP 3301390 B2 JP3301390 B2 JP 3301390B2 JP 22912798 A JP22912798 A JP 22912798A JP 22912798 A JP22912798 A JP 22912798A JP 3301390 B2 JP3301390 B2 JP 3301390B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- type
- contact
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、さらに言えば、ベース・エミッタ
間にヘテロ接合を有するバイポーラトランジスタを備え
た半導体装置およびその製造方法に関する。
その製造方法に関し、さらに言えば、ベース・エミッタ
間にヘテロ接合を有するバイポーラトランジスタを備え
た半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】一般に、ホモ接合を有するバイポーラト
ランジスタでは、エミッタ領域、ベース領域、コレクタ
領域の不純物濃度をそれぞれＮe、Ｎb、Ｎcとすると、
それら領域の不純物濃度は、次の数式（１）の関係が成
立するように設定される。
ランジスタでは、エミッタ領域、ベース領域、コレクタ
領域の不純物濃度をそれぞれＮe、Ｎb、Ｎcとすると、
それら領域の不純物濃度は、次の数式（１）の関係が成
立するように設定される。
【０００３】 Ｎe＞Ｎb＞Ｎc （１） その理由は、ホモ接合のバイポーラトランジスタの電流
増幅率ｈFEは次の数式（２）で近似的に表現されるた
め、数式（１）の関係が成立する場合に電流増幅率ｈFE
を大きくすることができるからである。
増幅率ｈFEは次の数式（２）で近似的に表現されるた
め、数式（１）の関係が成立する場合に電流増幅率ｈFE
を大きくすることができるからである。
【０００４】 ｈFE＝（Ｎe・Ｗe）／（Ｎb・Ｗb） （２） なお、数式（２）において、Ｗeはエミッタ領域の幅、
Ｗbはベース領域の幅である。
Ｗbはベース領域の幅である。
【０００５】しかし、エミッタ領域、ベース領域、コレ
クタ領域の不純物濃度を数式（１）の関係が成立するよ
うに設定すると、ベース領域の不純物濃度Ｎbが低くな
る。このため、電流増幅率ｈFEの増加と引き替えにベー
ス抵抗の増大という欠点が生じる。
クタ領域の不純物濃度を数式（１）の関係が成立するよ
うに設定すると、ベース領域の不純物濃度Ｎbが低くな
る。このため、電流増幅率ｈFEの増加と引き替えにベー
ス抵抗の増大という欠点が生じる。
【０００６】これに対して、エミッタ・ベース間をヘテ
ロ接合とするバイポーラ・トランジスタ、すなわちＨＢ
Ｔ（Heterojunction Bipolar Transistor）では、ベー
ス領域の禁制帯幅Ｅgbがエミッタ領域の禁制帯幅Ｅgeよ
りも小さい材料、すなわちＥ gb＜Ｅgeの関係が成立する
材料を組み合わせることにより、ベース領域の不純物濃
度Ｎbをエミッタ領域の不純物濃度Ｎeよりも高くなるよ
うに、すなわちＮe＜Ｎbの関係が成立するように設定し
ても、十分大きな電流増幅率ｈFEを得ることができる。
ロ接合とするバイポーラ・トランジスタ、すなわちＨＢ
Ｔ（Heterojunction Bipolar Transistor）では、ベー
ス領域の禁制帯幅Ｅgbがエミッタ領域の禁制帯幅Ｅgeよ
りも小さい材料、すなわちＥ gb＜Ｅgeの関係が成立する
材料を組み合わせることにより、ベース領域の不純物濃
度Ｎbをエミッタ領域の不純物濃度Ｎeよりも高くなるよ
うに、すなわちＮe＜Ｎbの関係が成立するように設定し
ても、十分大きな電流増幅率ｈFEを得ることができる。
【０００７】このようなＨＢＴ（いわゆる、ワイドギャ
ップ・エミッタ型ＨＢＴ）では、十分大きな電流増幅率
ｈFEと共に極めて低いベース抵抗Ｒbを実現することが
できると言う特長がある。
ップ・エミッタ型ＨＢＴ）では、十分大きな電流増幅率
ｈFEと共に極めて低いベース抵抗Ｒbを実現することが
できると言う特長がある。
【０００８】ベース・エミッタ間にホモ接合を有する従
来の半導体装置の一例を図１５に示す。この半導体装置
はいわゆるメサ型構造を持つものである。
来の半導体装置の一例を図１５に示す。この半導体装置
はいわゆるメサ型構造を持つものである。
【０００９】図１５の従来の半導体装置では、ｎ+型シ
リコン基板２０１上にｎ-型シリコンからなるコレクタ
層２０２が形成され、そのコレクタ層２０２の上にｐ+
型ＳｉＧｅ合金からなるベース層２０３が形成されてい
る。そして、そのベース層２０３の上にｎ-型シリコン
からなるエミッタ層２０４が形成されている。これらの
コレクタ層２０２、ベース層２０３、エミッタ層２０４
はエピタキシャル成長法を用いて形成される。
リコン基板２０１上にｎ-型シリコンからなるコレクタ
層２０２が形成され、そのコレクタ層２０２の上にｐ+
型ＳｉＧｅ合金からなるベース層２０３が形成されてい
る。そして、そのベース層２０３の上にｎ-型シリコン
からなるエミッタ層２０４が形成されている。これらの
コレクタ層２０２、ベース層２０３、エミッタ層２０４
はエピタキシャル成長法を用いて形成される。
【００１０】コレクタ層２０２の表面の一部はベース層
２０３から露出しており、この露出した表面にアルミニ
ウム合金からなるコレクタ電極（図示せず）が形成され
る。ベース層２０３の表面の一部はエミッタ層２０４か
ら露出しており、この露出した表面にアルミニウム合金
からなるベース電極層（図示せず）が形成される。エミ
ッタ層２０４の上にはｎ+型Ｓｉ層からなるエミッタ電
極層２０５が形成されている。
２０３から露出しており、この露出した表面にアルミニ
ウム合金からなるコレクタ電極（図示せず）が形成され
る。ベース層２０３の表面の一部はエミッタ層２０４か
ら露出しており、この露出した表面にアルミニウム合金
からなるベース電極層（図示せず）が形成される。エミ
ッタ層２０４の上にはｎ+型Ｓｉ層からなるエミッタ電
極層２０５が形成されている。
【００１１】このメサ型の従来の半導体装置では、いわ
ゆるメサ型構造を構成することが必要であるため、微細
化が困難であるという問題がある。よって、近年の半導
体装置のより高度な微細化には到底対応できない。
ゆるメサ型構造を構成することが必要であるため、微細
化が困難であるという問題がある。よって、近年の半導
体装置のより高度な微細化には到底対応できない。
【００１２】ベース・エミッタ間にホモ接合を有するバ
イポーラトランジスタを備えた従来の半導体装置の他の
例を図１６に示す。この半導体装置は、ある程度の微細
化に対応できるものである。
イポーラトランジスタを備えた従来の半導体装置の他の
例を図１６に示す。この半導体装置は、ある程度の微細
化に対応できるものである。
【００１３】図１６の従来の半導体装置は、ベース・エ
ミッタ間とベース・コレクタ間にホモ接合を持つｎｐｎ
型バイポーラトランジスタが形成されたシリコン（Ｓ
ｉ）基体３００を備えている。この基体３００は、ｐ-
型シリコン基板３０１と、その基板３０１の表面に形成
されたｎ-型シリコン・エピタキシャル層３０３とを含
んでいる。
ミッタ間とベース・コレクタ間にホモ接合を持つｎｐｎ
型バイポーラトランジスタが形成されたシリコン（Ｓ
ｉ）基体３００を備えている。この基体３００は、ｐ-
型シリコン基板３０１と、その基板３０１の表面に形成
されたｎ-型シリコン・エピタキシャル層３０３とを含
んでいる。
【００１４】ｎ-型シリコン・エピタキシャル層３０３
は、酸化シリコンからなる分離絶縁層３０４により分離
されて素子形成領域を形成している。ｎｐｎ型バイポー
ラトランジスタはこの素子形成領域内に形成されてい
る。
は、酸化シリコンからなる分離絶縁層３０４により分離
されて素子形成領域を形成している。ｎｐｎ型バイポー
ラトランジスタはこの素子形成領域内に形成されてい
る。
【００１５】エピタキシャル層３０３の素子形成領域の
内部には、ｎ型単結晶シリコンからなるコレクタ領域３
１６とｎ+型単結晶シリコンからなるコレクタ・コンタ
クト領域３０５が形成されている。コレクタ領域３１６
は素子形成領域の一方の端部の近傍に配置され、コレク
タ・コンタクト領域３０５はコレクタ領域３１６とは反
対側の端部に配置されている。
内部には、ｎ型単結晶シリコンからなるコレクタ領域３
１６とｎ+型単結晶シリコンからなるコレクタ・コンタ
クト領域３０５が形成されている。コレクタ領域３１６
は素子形成領域の一方の端部の近傍に配置され、コレク
タ・コンタクト領域３０５はコレクタ領域３１６とは反
対側の端部に配置されている。
【００１６】素子形成領域の基板３０１とエピタキシャ
ル層３０３の界面の近傍には、ｎ+型シリコンからなる
コレクタ埋込層３０２ａと、ｐ+型シリコンからなるチ
ャネル・ストッパ３０２ｂが形成されている。コレクタ
埋込層３０２ａは、素子形成領域の一方の端部近傍から
他方の端部近傍まで延在し、コレクタ領域３１６とコレ
クタ・コンタクト領域３０５の底部に接触している。こ
うして、コレクタ領域３１６をコレクタ・コンタクト領
域３０５に対して電気的に接続している。チャネル・ス
トッパ３０２ｂは、分離絶縁層３０４の直下において、
素子形成領域を囲むように分離絶縁層３０４に沿って延
在している。チャネル・ストッパ３０２ｂは、分離絶縁
層３０４の底部に接触している。
ル層３０３の界面の近傍には、ｎ+型シリコンからなる
コレクタ埋込層３０２ａと、ｐ+型シリコンからなるチ
ャネル・ストッパ３０２ｂが形成されている。コレクタ
埋込層３０２ａは、素子形成領域の一方の端部近傍から
他方の端部近傍まで延在し、コレクタ領域３１６とコレ
クタ・コンタクト領域３０５の底部に接触している。こ
うして、コレクタ領域３１６をコレクタ・コンタクト領
域３０５に対して電気的に接続している。チャネル・ス
トッパ３０２ｂは、分離絶縁層３０４の直下において、
素子形成領域を囲むように分離絶縁層３０４に沿って延
在している。チャネル・ストッパ３０２ｂは、分離絶縁
層３０４の底部に接触している。
【００１７】基体３００の表面、換言すればエピタキシ
ャル層３０３の表面は、酸化シリコン層３０６で覆われ
ている。酸化シリコン層３０６には、それを貫通する開
口３３１が形成されており、その開口３３１から基体３
００の表面が露出している。酸化シリコン層３０６の上
には、ｐ+型多結晶シリコン層３０７が選択的に形成さ
れている。
ャル層３０３の表面は、酸化シリコン層３０６で覆われ
ている。酸化シリコン層３０６には、それを貫通する開
口３３１が形成されており、その開口３３１から基体３
００の表面が露出している。酸化シリコン層３０６の上
には、ｐ+型多結晶シリコン層３０７が選択的に形成さ
れている。
【００１８】開口３３１は、基体３００に形成されたコ
レクタ領域３１６にほぼ同心となるように重なってい
る。ｐ+型多結晶シリコン層３０７はベース・コンタク
ト５０２の一部を形成するので、開口３３１の近傍にの
み且つ開口３３１を囲むように形成されている。
レクタ領域３１６にほぼ同心となるように重なってい
る。ｐ+型多結晶シリコン層３０７はベース・コンタク
ト５０２の一部を形成するので、開口３３１の近傍にの
み且つ開口３３１を囲むように形成されている。
【００１９】開口３３１から露出した基体３００の表面
には、ｐ+型単結晶シリコンからなる真性ベース領域３
０９が形成されている。この真性ベース領域３０９は、
選択的エピタキシャル成長法により形成されるものであ
り、開口３３１から露出した基体３００の表面の全体を
覆っている。
には、ｐ+型単結晶シリコンからなる真性ベース領域３
０９が形成されている。この真性ベース領域３０９は、
選択的エピタキシャル成長法により形成されるものであ
り、開口３３１から露出した基体３００の表面の全体を
覆っている。
【００２０】真性ベース領域３０９の上には、ベース・
コンタクト５０２の他の一部を形成するｐ+型多結晶シ
リコン層３１０が、真性ベース領域３０９の外周上に形
成されている。このｐ+型多結晶シリコン層３１０は、
開口３３１の内壁面の全体を覆っている。真性ベース領
域３０９は、こうしてｐ+型多結晶シリコン層３１０を
介してｐ+型多結晶シリコン層３０７に電気的に接続さ
れている。
コンタクト５０２の他の一部を形成するｐ+型多結晶シ
リコン層３１０が、真性ベース領域３０９の外周上に形
成されている。このｐ+型多結晶シリコン層３１０は、
開口３３１の内壁面の全体を覆っている。真性ベース領
域３０９は、こうしてｐ+型多結晶シリコン層３１０を
介してｐ+型多結晶シリコン層３０７に電気的に接続さ
れている。
【００２１】ベース・コンタクト５０２は、ｐ+型多結
晶シリコン層３０７とｐ+型多結晶シリコン層３１０と
により構成され、真性ベース領域３０９を後述のベース
電極３２０ｂに電気的に接続している。
晶シリコン層３０７とｐ+型多結晶シリコン層３１０と
により構成され、真性ベース領域３０９を後述のベース
電極３２０ｂに電気的に接続している。
【００２２】ｐ+型単結晶シリコンからなる真性ベース
領域３０９の内部には、ｎ型単結晶シリコンからなるエ
ミッタ領域３１１が形成されている。エミッタ領域３１
１は、開口３３１の中央においてコレクタ領域３１６に
重なるように配置されている。
領域３０９の内部には、ｎ型単結晶シリコンからなるエ
ミッタ領域３１１が形成されている。エミッタ領域３１
１は、開口３３１の中央においてコレクタ領域３１６に
重なるように配置されている。
【００２３】エミッタ領域３１１と真性ベース領域３０
９は、同一の単結晶シリコン層の中央部と周辺部からそ
れぞれ形成されている。エミッタ領域３１１は、ｐ+型
の単結晶シリコン層の中央部にｎ型不純物を選択的にド
ープすることにより形成され、ｎ型不純物をドープされ
ない周辺部が真性ベース領域３０９となる。
９は、同一の単結晶シリコン層の中央部と周辺部からそ
れぞれ形成されている。エミッタ領域３１１は、ｐ+型
の単結晶シリコン層の中央部にｎ型不純物を選択的にド
ープすることにより形成され、ｎ型不純物をドープされ
ない周辺部が真性ベース領域３０９となる。
【００２４】ベース・コンタクト５０２の一部を形成す
るｐ+型多結晶シリコン層３０７の上には、窒化シリコ
ン層３０８が形成されている。この窒化シリコン層３０
８は、ｐ+型多結晶シリコン層３０７の表面だけでな
く、ｐ+型多結晶シリコン層３０７の開口３３１側の側
面をも覆っている。
るｐ+型多結晶シリコン層３０７の上には、窒化シリコ
ン層３０８が形成されている。この窒化シリコン層３０
８は、ｐ+型多結晶シリコン層３０７の表面だけでな
く、ｐ+型多結晶シリコン層３０７の開口３３１側の側
面をも覆っている。
【００２５】エミッタ領域３１１と真性ベース領域３０
９を形成する単結晶シリコン層の上には、絶縁用側壁と
しての酸化シリコン層３１７が選択的に形成され、その
酸化シリコン層３１７の内側にｎ+型多結晶シリコンか
らなるエミッタ・コンタクト３１８が形成されている。
このエミッタ・コンタクト３１８は、エミッタ領域３１
１と接触してそれに電気的に接続されていると共に、酸
化シリコン層３１７によってベース・コンタクト５０２
から電気的に絶縁されている。このエミッタ・コンタク
ト３１８の頂部は、窒化シリコン層３０８の上に突出し
ている。酸化シリコン層３１７は、窒化シリコン層３０
８とエミッタ・コンタクト３１８の間の隙間を埋め込ん
だ形になっている。
９を形成する単結晶シリコン層の上には、絶縁用側壁と
しての酸化シリコン層３１７が選択的に形成され、その
酸化シリコン層３１７の内側にｎ+型多結晶シリコンか
らなるエミッタ・コンタクト３１８が形成されている。
このエミッタ・コンタクト３１８は、エミッタ領域３１
１と接触してそれに電気的に接続されていると共に、酸
化シリコン層３１７によってベース・コンタクト５０２
から電気的に絶縁されている。このエミッタ・コンタク
ト３１８の頂部は、窒化シリコン層３０８の上に突出し
ている。酸化シリコン層３１７は、窒化シリコン層３０
８とエミッタ・コンタクト３１８の間の隙間を埋め込ん
だ形になっている。
【００２６】窒化シリコン層３０８の上には、その窒化
シリコン層３０８から露出したエミッタ・コンタクト３
１８を覆うように酸化シリコン層３１９が形成されてい
る。酸化シリコン層３１９の上には、エミッタ電極３２
０ａ、ベース電極３２０ｂおよびコレクタ電極３２０ｃ
が形成されている。エミッタ電極３２０ａは、エミッタ
・コンタクト３１８とエミッタ領域３１１の直上に位置
している。ベース電極３２０ｂは、コレクタ電極３２０
ｃから遠い側においてベース・コンタクト５０２の直上
に位置している。コレクタ電極３２０ｃは、コレクタ・
コンタクト領域３０５の直上に位置している。
シリコン層３０８から露出したエミッタ・コンタクト３
１８を覆うように酸化シリコン層３１９が形成されてい
る。酸化シリコン層３１９の上には、エミッタ電極３２
０ａ、ベース電極３２０ｂおよびコレクタ電極３２０ｃ
が形成されている。エミッタ電極３２０ａは、エミッタ
・コンタクト３１８とエミッタ領域３１１の直上に位置
している。ベース電極３２０ｂは、コレクタ電極３２０
ｃから遠い側においてベース・コンタクト５０２の直上
に位置している。コレクタ電極３２０ｃは、コレクタ・
コンタクト領域３０５の直上に位置している。
【００２７】エミッタ電極３２０ａは、酸化シリコン層
３１９を貫通する開口を介してエミッタ・コンタクト３
１８に接触し、それによってエミッタ・コンタクト３１
８を介してその下方のエミッタ領域３１１に電気的に接
続されている。
３１９を貫通する開口を介してエミッタ・コンタクト３
１８に接触し、それによってエミッタ・コンタクト３１
８を介してその下方のエミッタ領域３１１に電気的に接
続されている。
【００２８】ベース電極３２０ｂは、酸化シリコン層３
１９と窒化シリコン層３０８を貫通する開口を介して、
ベース・コンタクト５０２を構成するｐ+型多結晶シリ
コン層３０７に接触している。ベース電極３２０ｂは、
その下方のベース・コンタクト５０２を介して、開口３
３１内にある真性ベース領域３０９に電気的に接続され
ている。
１９と窒化シリコン層３０８を貫通する開口を介して、
ベース・コンタクト５０２を構成するｐ+型多結晶シリ
コン層３０７に接触している。ベース電極３２０ｂは、
その下方のベース・コンタクト５０２を介して、開口３
３１内にある真性ベース領域３０９に電気的に接続され
ている。
【００２９】コレクタ電極３２０ｃは、酸化シリコン層
３１９と窒化シリコン層３０８の全てを貫通する開口を
介して下方のコレクタ・コンタクト領域３０５に接触
し、それによってコレクタ・コンタクト領域３０５とコ
レクタ埋込層３０２ａを介してコレクタ領域３１６に電
気的に接続されている。
３１９と窒化シリコン層３０８の全てを貫通する開口を
介して下方のコレクタ・コンタクト領域３０５に接触
し、それによってコレクタ・コンタクト領域３０５とコ
レクタ埋込層３０２ａを介してコレクタ領域３１６に電
気的に接続されている。
【００３０】以上述べたように、図１６の従来の半導体
装置では、エミッタ領域３１１と真性ベース領域３０９
は同一の単結晶シリコン層の中央部と周辺部からそれぞ
れ形成されているが、そのエミッタ領域３１１は、ｎ+
型多結晶シリコンからなるエミッタ・コンタクト３１８
からｎ型不純物をｐ+型の単結晶シリコン層の中央部に
選択的にドープすることにより形成される。従って、エ
ミッタ領域３１１のｎ型不純物濃度は、エミッタ・コン
タクト３１８からドープされたｎ型不純物の濃度からｐ
+型単結晶シリコン層のｐ+型不純物の濃度を減算したも
の（差）に等しくなる。
装置では、エミッタ領域３１１と真性ベース領域３０９
は同一の単結晶シリコン層の中央部と周辺部からそれぞ
れ形成されているが、そのエミッタ領域３１１は、ｎ+
型多結晶シリコンからなるエミッタ・コンタクト３１８
からｎ型不純物をｐ+型の単結晶シリコン層の中央部に
選択的にドープすることにより形成される。従って、エ
ミッタ領域３１１のｎ型不純物濃度は、エミッタ・コン
タクト３１８からドープされたｎ型不純物の濃度からｐ
+型単結晶シリコン層のｐ+型不純物の濃度を減算したも
の（差）に等しくなる。
【００３１】そこで、エミッタ・コンタクト３１８から
ドープされるｎ型不純物の濃度は、製造プロセスにおけ
る不純物濃度のバラツキがあってもｐ+型単結晶シリコ
ン層の内部に確実にｎ型エミッタ領域３１１が形成され
るように、ｐ+型単結晶シリコン層（すなわち真性ベー
ス領域３０９）のｐ型不純物の濃度に比べて２桁程度高
く設定されるのが通常である。このため、ｐ+型真性ベ
ース領域３０９のｐ型不純物の濃度は、エミッタ領域３
１１のｎ型不純物の濃度よりも低くならざるを得ない。
ドープされるｎ型不純物の濃度は、製造プロセスにおけ
る不純物濃度のバラツキがあってもｐ+型単結晶シリコ
ン層の内部に確実にｎ型エミッタ領域３１１が形成され
るように、ｐ+型単結晶シリコン層（すなわち真性ベー
ス領域３０９）のｐ型不純物の濃度に比べて２桁程度高
く設定されるのが通常である。このため、ｐ+型真性ベ
ース領域３０９のｐ型不純物の濃度は、エミッタ領域３
１１のｎ型不純物の濃度よりも低くならざるを得ない。
【００３２】よって、真性ベース領域３０９の不純物濃
度を高くすること、すなわち真性ベース領域３０９の抵
抗値を下げることは困難であるという問題がある。つま
り、図１６に示された構成は、ベース・エミッタ間にヘ
テロ接合を有する前述したようなバイポーラトランジス
タには適用できないのである。
度を高くすること、すなわち真性ベース領域３０９の抵
抗値を下げることは困難であるという問題がある。つま
り、図１６に示された構成は、ベース・エミッタ間にヘ
テロ接合を有する前述したようなバイポーラトランジス
タには適用できないのである。
【００３３】次に、前述したような特長を持つベース・
エミッタ間にヘテロ接合を有するバイポーラトランジス
タを備えた従来の半導体装置の例を図１７に示す。
エミッタ間にヘテロ接合を有するバイポーラトランジス
タを備えた従来の半導体装置の例を図１７に示す。
【００３４】図１７の従来の半導体装置は、ベース・エ
ミッタ間とベース・コレクタ間にヘテロ接合を持つｎｐ
ｎ型バイポーラトランジスタが形成されたシリコン基体
４００を備えている。この基体４００は、ｐ-型シリコ
ン基板４０１と、その基板４０１の表面に形成されたｎ
-型シリコン・エピタキシャル層４０３とを含んでい
る。
ミッタ間とベース・コレクタ間にヘテロ接合を持つｎｐ
ｎ型バイポーラトランジスタが形成されたシリコン基体
４００を備えている。この基体４００は、ｐ-型シリコ
ン基板４０１と、その基板４０１の表面に形成されたｎ
-型シリコン・エピタキシャル層４０３とを含んでい
る。
【００３５】ｎ-型シリコン・エピタキシャル層４０３
は、酸化シリコンからなる分離絶縁層４０４により分離
されて素子形成領域を形成している。ｎｐｎ型バイポー
ラトランジスタはこの素子形成領域内に形成されてい
る。
は、酸化シリコンからなる分離絶縁層４０４により分離
されて素子形成領域を形成している。ｎｐｎ型バイポー
ラトランジスタはこの素子形成領域内に形成されてい
る。
【００３６】エピタキシャル層４０３の素子形成領域の
内部には、ｎ型単結晶シリコンからなるコレクタ領域４
１６とｎ+型単結晶シリコンからなるコレクタ・コンタ
クト領域４０５が形成されている。コレクタ領域４１６
は素子形成領域の一方の端部の近傍に配置され、コレク
タ・コンタクト領域４０５はコレクタ領域４１６とは反
対側の端部に配置されている。
内部には、ｎ型単結晶シリコンからなるコレクタ領域４
１６とｎ+型単結晶シリコンからなるコレクタ・コンタ
クト領域４０５が形成されている。コレクタ領域４１６
は素子形成領域の一方の端部の近傍に配置され、コレク
タ・コンタクト領域４０５はコレクタ領域４１６とは反
対側の端部に配置されている。
【００３７】素子形成領域の基板４０１とエピタキシャ
ル層４０３の界面の近傍には、ｎ+型シリコンからなる
コレクタ埋込層４０２ａと、ｐ+型シリコンからなるチ
ャネル・ストッパ４０２ｂが形成されている。コレクタ
埋込層４０２ａは、素子形成領域の一方の端部近傍から
他方の端部近傍まで延在し、コレクタ領域４１６とコレ
クタ・コンタクト領域４０５の底部に接触している。こ
うして、コレクタ領域４１６をコレクタ・コンタクト領
域４０５に対して電気的に接続している。チャネル・ス
トッパ４０２ｂは、分離絶縁層４０４の直下において、
素子形成領域を囲むように分離絶縁層４０４に沿って延
在している。チャネル・ストッパ４０２ｂは、分離絶縁
層４０４の底部に接触している。
ル層４０３の界面の近傍には、ｎ+型シリコンからなる
コレクタ埋込層４０２ａと、ｐ+型シリコンからなるチ
ャネル・ストッパ４０２ｂが形成されている。コレクタ
埋込層４０２ａは、素子形成領域の一方の端部近傍から
他方の端部近傍まで延在し、コレクタ領域４１６とコレ
クタ・コンタクト領域４０５の底部に接触している。こ
うして、コレクタ領域４１６をコレクタ・コンタクト領
域４０５に対して電気的に接続している。チャネル・ス
トッパ４０２ｂは、分離絶縁層４０４の直下において、
素子形成領域を囲むように分離絶縁層４０４に沿って延
在している。チャネル・ストッパ４０２ｂは、分離絶縁
層４０４の底部に接触している。
【００３８】基体４００の表面、換言すればエピタキシ
ャル層４０３の表面は、酸化シリコン層４０６で覆われ
ている。酸化シリコン層４０６の上には、ｐ+型多結晶
シリコン層４０７が選択的に形成されている。酸化シリ
コン層４０６とｐ+型多結晶シリコン層４０７には、そ
れらを貫通する開口４３１が形成されており、その開口
４３１から基体４００の表面が露出している。
ャル層４０３の表面は、酸化シリコン層４０６で覆われ
ている。酸化シリコン層４０６の上には、ｐ+型多結晶
シリコン層４０７が選択的に形成されている。酸化シリ
コン層４０６とｐ+型多結晶シリコン層４０７には、そ
れらを貫通する開口４３１が形成されており、その開口
４３１から基体４００の表面が露出している。
【００３９】開口４３１は、基体４００に形成されたコ
レクタ領域４１６にほぼ同心となるように重なってい
る。ｐ+型多結晶シリコン層４０７はベース・コンタク
ト６０２の一部を形成するので、開口４３１の近傍にの
み且つ開口４３１を囲むように形成されている。
レクタ領域４１６にほぼ同心となるように重なってい
る。ｐ+型多結晶シリコン層４０７はベース・コンタク
ト６０２の一部を形成するので、開口４３１の近傍にの
み且つ開口４３１を囲むように形成されている。
【００４０】開口４３１から露出した基体４００の表面
には、ｐ+型単結晶ＳｉＧｅからなる真性ベース領域４
０９が形成されている。この真性ベース領域４０９は、
選択的エピタキシャル成長法により形成されるものであ
り、開口４３１から露出した基体４００の表面の全体を
覆っている。
には、ｐ+型単結晶ＳｉＧｅからなる真性ベース領域４
０９が形成されている。この真性ベース領域４０９は、
選択的エピタキシャル成長法により形成されるものであ
り、開口４３１から露出した基体４００の表面の全体を
覆っている。
【００４１】真性ベース領域４０９の上には、ベース・
コンタクト６０２の他の一部を形成するｐ+型多結晶Ｓ
ｉＧｅ層４１０が、ｐ+型多結晶シリコン層４０７の上
に形成されている。ｐ+型多結晶ＳｉＧｅ層４１０は、
真性ベース領域４０９の外周端まで延在している。この
ｐ+型多結晶ＳｉＧｅ層４１０は、開口４３１の内壁面
の全体を覆っている。真性ベース領域４０９は、こうし
てｐ+型多結晶ＳｉＧｅ層４１０を介してｐ+型多結晶シ
リコン層４０７に電気的に接続されている。
コンタクト６０２の他の一部を形成するｐ+型多結晶Ｓ
ｉＧｅ層４１０が、ｐ+型多結晶シリコン層４０７の上
に形成されている。ｐ+型多結晶ＳｉＧｅ層４１０は、
真性ベース領域４０９の外周端まで延在している。この
ｐ+型多結晶ＳｉＧｅ層４１０は、開口４３１の内壁面
の全体を覆っている。真性ベース領域４０９は、こうし
てｐ+型多結晶ＳｉＧｅ層４１０を介してｐ+型多結晶シ
リコン層４０７に電気的に接続されている。
【００４２】ベース・コンタクト６０２は、ｐ+型多結
晶シリコン層４０７とｐ+型多結晶ＳｉＧｅ層４１０と
により構成され、真性ベース領域４０９を後述のベース
電極４２０ｂに電気的に接続している。
晶シリコン層４０７とｐ+型多結晶ＳｉＧｅ層４１０と
により構成され、真性ベース領域４０９を後述のベース
電極４２０ｂに電気的に接続している。
【００４３】ｐ+型単結晶ＳｉＧｅからなる真性ベース
領域４０９の上には、ｎ-型単結晶シリコンからなるエ
ミッタ領域４１１が形成されている。エミッタ領域４１
１は、開口４３１の内部においてコレクタ領域４１６に
重なるように配置されている。
領域４０９の上には、ｎ-型単結晶シリコンからなるエ
ミッタ領域４１１が形成されている。エミッタ領域４１
１は、開口４３１の内部においてコレクタ領域４１６に
重なるように配置されている。
【００４４】ベース・コンタクト６０２の他の一部を形
成するｐ+型多結晶ＳｉＧｅ層４１０の上には、ｎ-型多
結晶シリコン層４１２が形成されている。このｎ-型多
結晶シリコン層４１２は、ｎ-型エミッタ領域４１１の
外縁に接続されている。このｎ-型多結晶シリコン層４
１２のベース電極４２０ｂに対応する箇所は、ｐ型に変
更されていて、ｐ+型多結晶シリコン層４２３となって
いる。
成するｐ+型多結晶ＳｉＧｅ層４１０の上には、ｎ-型多
結晶シリコン層４１２が形成されている。このｎ-型多
結晶シリコン層４１２は、ｎ-型エミッタ領域４１１の
外縁に接続されている。このｎ-型多結晶シリコン層４
１２のベース電極４２０ｂに対応する箇所は、ｐ型に変
更されていて、ｐ+型多結晶シリコン層４２３となって
いる。
【００４５】ベース・コンタクト６０２の一部を形成す
るｐ+型多結晶シリコン層４１２の上には、ＢＳＧ層４
０８が形成されている。このＢＳＧ層４０８は、ｐ+型
多結晶シリコン層４１２の表面だけでなく、エミッタ領
域４１１の表面の一部をも覆っている。
るｐ+型多結晶シリコン層４１２の上には、ＢＳＧ層４
０８が形成されている。このＢＳＧ層４０８は、ｐ+型
多結晶シリコン層４１２の表面だけでなく、エミッタ領
域４１１の表面の一部をも覆っている。
【００４６】エミッタ領域４１１の上には、ｎ+型多結
晶シリコンからなるエミッタ・コンタクト４１８が形成
されている。このエミッタ・コンタクト４１８は、エミ
ッタ領域４１１と接触してそれに電気的に接続されてい
ると共に、ＢＳＧ層４０８によってベース・コンタクト
６０２から電気的に絶縁されている。このエミッタ・コ
ンタクト４１８の頂部は、ＢＳＧ層４０８の上に突出し
ている。
晶シリコンからなるエミッタ・コンタクト４１８が形成
されている。このエミッタ・コンタクト４１８は、エミ
ッタ領域４１１と接触してそれに電気的に接続されてい
ると共に、ＢＳＧ層４０８によってベース・コンタクト
６０２から電気的に絶縁されている。このエミッタ・コ
ンタクト４１８の頂部は、ＢＳＧ層４０８の上に突出し
ている。
【００４７】ＢＳＧ層４０８の上には、そのＢＳＧ層４
０８から露出したエミッタ・コンタクト４１８を覆うよ
うに酸化シリコン層４１９が形成されている。酸化シリ
コン層４１９の上には、エミッタ電極４２０ａ、ベース
電極４２０ｂおよびコレクタ電極４２０ｃが形成されて
いる。エミッタ電極４２０ａは、エミッタ・コンタクト
４１８とエミッタ領域４１１の直上に位置している。ベ
ース電極４２０ｂは、コレクタ電極４２０ｃから遠い側
においてベース・コンタクト６０２の直上に位置してい
る。コレクタ電極４２０ｃは、コレクタ・コンタクト領
域４０５の直上に位置している。
０８から露出したエミッタ・コンタクト４１８を覆うよ
うに酸化シリコン層４１９が形成されている。酸化シリ
コン層４１９の上には、エミッタ電極４２０ａ、ベース
電極４２０ｂおよびコレクタ電極４２０ｃが形成されて
いる。エミッタ電極４２０ａは、エミッタ・コンタクト
４１８とエミッタ領域４１１の直上に位置している。ベ
ース電極４２０ｂは、コレクタ電極４２０ｃから遠い側
においてベース・コンタクト６０２の直上に位置してい
る。コレクタ電極４２０ｃは、コレクタ・コンタクト領
域４０５の直上に位置している。
【００４８】エミッタ電極４２０ａは、酸化シリコン層
４１９を貫通する開口を介してエミッタ・コンタクト４
１８に接触し、それによってエミッタ・コンタクト４１
８を介してその下方のエミッタ領域４１１に電気的に接
続されている。
４１９を貫通する開口を介してエミッタ・コンタクト４
１８に接触し、それによってエミッタ・コンタクト４１
８を介してその下方のエミッタ領域４１１に電気的に接
続されている。
【００４９】ベース電極４２０ｂは、酸化シリコン層４
１９とＢＳＧ層４０８を貫通する開口を介して、ベース
・コンタクト６０２を構成するｐ+型多結晶シリコン層
４０７に接触している。ベース電極６２０ｂは、その下
方のベース・コンタクト６０２を介して、開口４３１内
にある真性ベース領域４０９に電気的に接続されてい
る。
１９とＢＳＧ層４０８を貫通する開口を介して、ベース
・コンタクト６０２を構成するｐ+型多結晶シリコン層
４０７に接触している。ベース電極６２０ｂは、その下
方のベース・コンタクト６０２を介して、開口４３１内
にある真性ベース領域４０９に電気的に接続されてい
る。
【００５０】コレクタ電極４２０ｃは、酸化シリコン層
４１９とＢＳＧ層４０８の全てを貫通する開口を介して
下方のコレクタ・コンタクト領域４０５に接触し、それ
によってコレクタ・コンタクト領域４０５とコレクタ埋
込層４０２ａを介してコレクタ領域４１６に電気的に接
続されている。
４１９とＢＳＧ層４０８の全てを貫通する開口を介して
下方のコレクタ・コンタクト領域４０５に接触し、それ
によってコレクタ・コンタクト領域４０５とコレクタ埋
込層４０２ａを介してコレクタ領域４１６に電気的に接
続されている。
【００５１】
【発明が解決しようとする課題】以上述べたように、図
１７の従来の半導体装置では、ｐ+型単結晶ＳｉＧｅか
らなる真性ベース領域４０９とｎ-型単結晶シリコンか
らなるエミッタ領域４１１により、ベース・エミッタ間
にヘテロ接合が形成されている。また、ｐ+型単結晶Ｓ
ｉＧｅからなる真性ベース領域４０９とｎ型単結晶シリ
コンからなるコレクタ領域４１６により、コレクタ・ベ
ース間にもヘテロ接合が形成されている。
１７の従来の半導体装置では、ｐ+型単結晶ＳｉＧｅか
らなる真性ベース領域４０９とｎ-型単結晶シリコンか
らなるエミッタ領域４１１により、ベース・エミッタ間
にヘテロ接合が形成されている。また、ｐ+型単結晶Ｓ
ｉＧｅからなる真性ベース領域４０９とｎ型単結晶シリ
コンからなるコレクタ領域４１６により、コレクタ・ベ
ース間にもヘテロ接合が形成されている。
【００５２】しかし、図１７の従来の半導体装置では、
ｐ+型多結晶ＳｉＧｅ層４１０とｎ-型多結晶シリコン層
４１２により、ヘテロ接合が形成されている。その結
果、このヘテロ接合での再結合電流が大きくなるため、
当該ｎｐｎ型バイポーラトランジスタの遮断周波数ｆT
が低下するという問題がある。
ｐ+型多結晶ＳｉＧｅ層４１０とｎ-型多結晶シリコン層
４１２により、ヘテロ接合が形成されている。その結
果、このヘテロ接合での再結合電流が大きくなるため、
当該ｎｐｎ型バイポーラトランジスタの遮断周波数ｆT
が低下するという問題がある。
【００５３】そこで、本発明の目的は、ベース抵抗の低
減と接合容量の低減を同時に達成できるヘテロ接合バイ
ポーラトランジスタを備えた半導体装置とその製造方法
を提供することにある。
減と接合容量の低減を同時に達成できるヘテロ接合バイ
ポーラトランジスタを備えた半導体装置とその製造方法
を提供することにある。
【００５４】本発明の他の目的は、電気的特性を向上さ
せたヘテロ接合バイポーラトランジスタを備えた半導体
装置とその製造方法を提供することにある。
せたヘテロ接合バイポーラトランジスタを備えた半導体
装置とその製造方法を提供することにある。
【００５５】
【課題を解決するための手段】（１） 本発明の半導体
装置は、半導体基体上にヘテロ接合バイポーラトランジ
スタを備えた半導体装置であって、 前記半導体基体の表
面に形成された、前記半導体基体の表面を露出させる第
１開口を有する第１絶縁層と、前記第１絶縁層の前記第
１開口の内部において前記半導体基体の表面に形成され
た、真性ベース領域として機能する第１導電型の第１単
結晶半導体層と、 前記第１単結晶半導体層の上に重ねて
形成された、前記第１導電型の第１部分および第２導電
型の第２部分を有する第２単結晶半導体層と、 前記第２
単結晶半導体層の前記第１部分により形成された前記第
１導電型の外部ベース領域と、前記第２単結晶半導体層
の前記第２部分により形成され、且つ前記真性ベース領
域との間にヘテロ接合を形成する前記第２導電型のエミ
ッタ領域と、 前記第２単結晶半導体層の上に重ねて形成
された、前記第１導電型の不純物原子を含む不純物含有
層と、 前記半導体基体の内部において前記真性ベース領
域の下に形成された前記第２導電型のコレクタ領域と、
前記第１絶縁層の上に形成された、前記真性ベース領域
および前記外部ベース領域をベース電極に電気的接続す
るための導電性ベース・コンタクトと、 前記エミッタ領
域に接触して形成された、前記エミッタ領域をエミッタ
電極に電気的接続するための導電性エミッタ・コンタク
トと、 前記コレクタ領域に接触して前記半導体基体の内
部に形成された、前記コレクタ領域をコレクタ電極に電
気的接続するための導電性コレクタ・コンタクトとを備
えて構成され、前記不純物含有層は、前記第２単結晶半
導体層の前記第２部分の全体を露出させる第２開口を有
していると共に、前記第２単結晶半導体層の前記第１部
分に接触しており、しかも、その不純物含有層に含まれ
ている前記第１導電型の前記不純物原子の一部が拡散し
て、前記第２単結晶半導体層の前記第１部分の中に存在
しており、 前記ベース・コンタクトは、互いに重ねて形
成された第１および第２の導電層を含んでおり、それら
第１および第２の導電層は前記真性ベース領域と前記外
部ベース領域にそれぞれ電気的接続されており、 前記エ
ミッタ領域中の前記第２導電型の不純物濃度は、前記真
性ベース領域中の前記第１導電型の不純物濃度よりも低
く設定されていることを特徴とする。
装置は、半導体基体上にヘテロ接合バイポーラトランジ
スタを備えた半導体装置であって、 前記半導体基体の表
面に形成された、前記半導体基体の表面を露出させる第
１開口を有する第１絶縁層と、前記第１絶縁層の前記第
１開口の内部において前記半導体基体の表面に形成され
た、真性ベース領域として機能する第１導電型の第１単
結晶半導体層と、 前記第１単結晶半導体層の上に重ねて
形成された、前記第１導電型の第１部分および第２導電
型の第２部分を有する第２単結晶半導体層と、 前記第２
単結晶半導体層の前記第１部分により形成された前記第
１導電型の外部ベース領域と、前記第２単結晶半導体層
の前記第２部分により形成され、且つ前記真性ベース領
域との間にヘテロ接合を形成する前記第２導電型のエミ
ッタ領域と、 前記第２単結晶半導体層の上に重ねて形成
された、前記第１導電型の不純物原子を含む不純物含有
層と、 前記半導体基体の内部において前記真性ベース領
域の下に形成された前記第２導電型のコレクタ領域と、
前記第１絶縁層の上に形成された、前記真性ベース領域
および前記外部ベース領域をベース電極に電気的接続す
るための導電性ベース・コンタクトと、 前記エミッタ領
域に接触して形成された、前記エミッタ領域をエミッタ
電極に電気的接続するための導電性エミッタ・コンタク
トと、 前記コレクタ領域に接触して前記半導体基体の内
部に形成された、前記コレクタ領域をコレクタ電極に電
気的接続するための導電性コレクタ・コンタクトとを備
えて構成され、前記不純物含有層は、前記第２単結晶半
導体層の前記第２部分の全体を露出させる第２開口を有
していると共に、前記第２単結晶半導体層の前記第１部
分に接触しており、しかも、その不純物含有層に含まれ
ている前記第１導電型の前記不純物原子の一部が拡散し
て、前記第２単結晶半導体層の前記第１部分の中に存在
しており、 前記ベース・コンタクトは、互いに重ねて形
成された第１および第２の導電層を含んでおり、それら
第１および第２の導電層は前記真性ベース領域と前記外
部ベース領域にそれぞれ電気的接続されており、 前記エ
ミッタ領域中の前記第２導電型の不純物濃度は、前記真
性ベース領域中の前記第１導電型の不純物濃度よりも低
く設定されていることを特徴とする。
【００５６】（２） 本発明の半導体装置では、第１導
電型の第１単結晶半導体層によって真性ベース領域を形
成すると共に、第１単結晶半導体層上に形成した第２単
結晶半導体層の第１部分および第２部分により第１導電
型の外部ベース領域と第２導電型のエミッタ領域をそれ
ぞれ形成している。そのエミッタ領域と真性ベース領域
は、ヘテロ接合を形成している。エミッタ領域の第２導
電型の不純物濃度は、真性ベース領域の第１導電型の不
純物濃度よりも低い。従って、当該半導体装置のヘテロ
接合バイポーラトランジスタは、本来の低ベース抵抗、
高電流増幅率という特徴を持つ。
電型の第１単結晶半導体層によって真性ベース領域を形
成すると共に、第１単結晶半導体層上に形成した第２単
結晶半導体層の第１部分および第２部分により第１導電
型の外部ベース領域と第２導電型のエミッタ領域をそれ
ぞれ形成している。そのエミッタ領域と真性ベース領域
は、ヘテロ接合を形成している。エミッタ領域の第２導
電型の不純物濃度は、真性ベース領域の第１導電型の不
純物濃度よりも低い。従って、当該半導体装置のヘテロ
接合バイポーラトランジスタは、本来の低ベース抵抗、
高電流増幅率という特徴を持つ。
【００５７】また、第１導電型の外部ベース領域が、第
２導電型のエミッタ領域と同一の第２単結晶半導体層の
異なる部分からそれぞれ形成されているので、エミッタ
領域と真性ベース領域の間のｐ−ｎヘテロ接合だけでな
く、エミッタ領域と外部ベース領域の間のｐ−ｎ接合に
も多結晶部分は存在しないため、エミッタ領域から外部
ベース領域と真性ベース領域に注入される電子が正孔と
の再結合によって生成する再結合電流は、低く抑えられ
る。
２導電型のエミッタ領域と同一の第２単結晶半導体層の
異なる部分からそれぞれ形成されているので、エミッタ
領域と真性ベース領域の間のｐ−ｎヘテロ接合だけでな
く、エミッタ領域と外部ベース領域の間のｐ−ｎ接合に
も多結晶部分は存在しないため、エミッタ領域から外部
ベース領域と真性ベース領域に注入される電子が正孔と
の再結合によって生成する再結合電流は、低く抑えられ
る。
【００５８】その結果、前記バイポーラトランジスタの
遮断周波数ｆTの低下が防止される。しかも、ベース・
コレクタ容量も低く抑えられる。よって、前記バイポー
ラトランジスタの電気的特性が向上する。
遮断周波数ｆTの低下が防止される。しかも、ベース・
コレクタ容量も低く抑えられる。よって、前記バイポー
ラトランジスタの電気的特性が向上する。
【００５９】（３） 本発明の半導体装置の好ましい例
では、前記ベース・コンタクトを形成する前記第１およ
び第２の導電層の端部が、前記真性ベース領域と前記外
部ベース領域にそれぞれ接触せしめられる。
では、前記ベース・コンタクトを形成する前記第１およ
び第２の導電層の端部が、前記真性ベース領域と前記外
部ベース領域にそれぞれ接触せしめられる。
【００６０】本発明の半導体装置の他の好ましい例で
は、前記ベース・コンタクトを形成する前記第１および
第２の導電層の端部が前記第１絶縁層の前記第１開口の
内側に庇状にせり出しており、それら第１および第２の
導電層の庇状にせり出した端部が、第３および第４の導
電層を介して前記真性ベース領域と前記外部ベース領域
にそれぞれ接続される。
は、前記ベース・コンタクトを形成する前記第１および
第２の導電層の端部が前記第１絶縁層の前記第１開口の
内側に庇状にせり出しており、それら第１および第２の
導電層の庇状にせり出した端部が、第３および第４の導
電層を介して前記真性ベース領域と前記外部ベース領域
にそれぞれ接続される。
【００６１】本発明の半導体装置のさらに他の好ましい
例では、前記真性ベース領域が、前記半導体基体から離
れるにつれて不純物濃度が徐々に増加または減少する傾
斜した不純物プロファイルを持つ。
例では、前記真性ベース領域が、前記半導体基体から離
れるにつれて不純物濃度が徐々に増加または減少する傾
斜した不純物プロファイルを持つ。
【００６２】本発明の半導体装置のさらに他の好ましい
例では、前記真性ベース領域として機能する前記第１導
電型の前記第１単結晶半導体層が、前記半導体基体の側
に位置し且つ相対的に高い前記第１導電型の不純物濃度
を持つ層状の第１部分と、前記半導体基体とは反対側に
位置し且つ相対的に低い前記第１導電型の不純物濃度を
持つ層状の第２部分とを含んで構成される。
例では、前記真性ベース領域として機能する前記第１導
電型の前記第１単結晶半導体層が、前記半導体基体の側
に位置し且つ相対的に高い前記第１導電型の不純物濃度
を持つ層状の第１部分と、前記半導体基体とは反対側に
位置し且つ相対的に低い前記第１導電型の不純物濃度を
持つ層状の第２部分とを含んで構成される。
【００６３】（４） 本発明の半導体装置の製造方法
は、半導体基体上にヘテロ接合バイポーラトランジスタ
を備えた半導体装置の製造方法であって、 前記半導体基
体の表面を露出させる第１開口を有する第１絶縁層を前
記半導体基体の表面に形成する工程と、前記第１絶縁層
の前記第１開口の内部において、前記半導体基体の表面
に真性ベース領域として機能する第１導電型の第１単結
晶半導体層を形成する工程と、第２導電型の第２単結晶
半導体層を前記第１単結晶半導体層の上に重ねて形成す
る工程と、 前記第１導電型の不純物原子を含む不純物含
有層を、前記第２単結晶半導体層の前記第２部分の全体
を露出させると共に前記第２単結晶半導体層の前記第１
部分に接触させるように、前記第２単結晶半導体層の上
に重ねて形成する工程と、 前記不純物含有層に含まれて
いる前記第１導電型の不純物原子を熱処理によって前記
第２単結晶半導体層に選択的に拡散させることにより、
前記第２導電型の前記第２単結晶半導体層を部分的に前
記第１導電型に変え、もって外部ベース領域として機能
する前記第１導電型の第１部分およびエミッタ領域とし
て機能する前記第２導電型の第２部分を形成すると共
に、前記エミッタ領域と前記真性ベース領域の間にヘテ
ロ接合を形成する工程と、 前記第１単結晶半導体層と前
記第２単結晶半導体層を介して、前記第２導電型の不純
物を前記半導体基体の内部に選択的に導入し、もって前
記第２導電型のコレクタ領域を前記真性ベース領域の下
に形成する工程と、前記真性ベース領域および前記外部
ベース領域をベース電極に電気的接続するための導電性
ベース・コンタクトを、前記第１絶縁層の上に形成する
工程と、 前記エミッタ領域をエミッタ電極に電気的接続
するための導電性エミッタ・コンタクトを、前記エミッ
タ領域に接触させて形成する工程と、 前記コレクタ領域
をコレクタ電極に電気的接続するための導電性コレクタ
・コンタクトとを、前記コレクタ領域に接触させて前記
半導体基体の内部に形成する工程とを備え、前記ベース
・コンタクトは、互いに重ねて形成された第１および第
２の導電層を含んでおり、それら第１および第２の導電
層は前記真性ベース領域と前記外部ベース領域にそれぞ
れ電気的接続されており、 前記エミッタ領域中の前記第
２導電型の不純物濃度は、前記真性ベース領域中の前記
第１導電型の不純物濃度よりも低く設定されていること
を特徴とする。
は、半導体基体上にヘテロ接合バイポーラトランジスタ
を備えた半導体装置の製造方法であって、 前記半導体基
体の表面を露出させる第１開口を有する第１絶縁層を前
記半導体基体の表面に形成する工程と、前記第１絶縁層
の前記第１開口の内部において、前記半導体基体の表面
に真性ベース領域として機能する第１導電型の第１単結
晶半導体層を形成する工程と、第２導電型の第２単結晶
半導体層を前記第１単結晶半導体層の上に重ねて形成す
る工程と、 前記第１導電型の不純物原子を含む不純物含
有層を、前記第２単結晶半導体層の前記第２部分の全体
を露出させると共に前記第２単結晶半導体層の前記第１
部分に接触させるように、前記第２単結晶半導体層の上
に重ねて形成する工程と、 前記不純物含有層に含まれて
いる前記第１導電型の不純物原子を熱処理によって前記
第２単結晶半導体層に選択的に拡散させることにより、
前記第２導電型の前記第２単結晶半導体層を部分的に前
記第１導電型に変え、もって外部ベース領域として機能
する前記第１導電型の第１部分およびエミッタ領域とし
て機能する前記第２導電型の第２部分を形成すると共
に、前記エミッタ領域と前記真性ベース領域の間にヘテ
ロ接合を形成する工程と、 前記第１単結晶半導体層と前
記第２単結晶半導体層を介して、前記第２導電型の不純
物を前記半導体基体の内部に選択的に導入し、もって前
記第２導電型のコレクタ領域を前記真性ベース領域の下
に形成する工程と、前記真性ベース領域および前記外部
ベース領域をベース電極に電気的接続するための導電性
ベース・コンタクトを、前記第１絶縁層の上に形成する
工程と、 前記エミッタ領域をエミッタ電極に電気的接続
するための導電性エミッタ・コンタクトを、前記エミッ
タ領域に接触させて形成する工程と、 前記コレクタ領域
をコレクタ電極に電気的接続するための導電性コレクタ
・コンタクトとを、前記コレクタ領域に接触させて前記
半導体基体の内部に形成する工程とを備え、前記ベース
・コンタクトは、互いに重ねて形成された第１および第
２の導電層を含んでおり、それら第１および第２の導電
層は前記真性ベース領域と前記外部ベース領域にそれぞ
れ電気的接続されており、 前記エミッタ領域中の前記第
２導電型の不純物濃度は、前記真性ベース領域中の前記
第１導電型の不純物濃度よりも低く設定されていること
を特徴とする。
【００６４】（５） 本発明の半導体装置の製造方法で
は、本発明の半導体装置が容易に製造される。
は、本発明の半導体装置が容易に製造される。
【００６５】（６） 本発明の半導体装置の製造方法の
好ましい例では、前記真性ベース領域として機能する前
記第１導電型の前記第１単結晶半導体層を形成する工程
が、相対的に高い前記第１導電型の不純物濃度を持つ層
状の第１部分を前記半導体基体の側に形成する工程と、
相対的に低い前記第１導電型の不純物濃度を持つ層状の
第２部分を前記半導体基体とは反対側に形成する工程と
を含む。
好ましい例では、前記真性ベース領域として機能する前
記第１導電型の前記第１単結晶半導体層を形成する工程
が、相対的に高い前記第１導電型の不純物濃度を持つ層
状の第１部分を前記半導体基体の側に形成する工程と、
相対的に低い前記第１導電型の不純物濃度を持つ層状の
第２部分を前記半導体基体とは反対側に形成する工程と
を含む。
【００６６】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面を参照しながら具体的に説明する。
を添付図面を参照しながら具体的に説明する。
【００６７】（第１実施形態） ［構成］図１は、本発明の第１実施形態の半導体装置の
部分平面図とそのＡ−Ａ線に沿った部分断面図を示す。
部分平面図とそのＡ−Ａ線に沿った部分断面図を示す。
【００６８】図１の半導体装置は、ベース・エミッタ間
とベース・コレクタ間にヘテロ接合を持つｎｐｎ型バイ
ポーラトランジスタが形成されたシリコン（Ｓｉ）基体
１００を備えている。この基体１００は、ｐ-型シリコ
ン基板１と、その基板１の表面に形成されたｎ-型シリ
コン・エピタキシャル層３とを含んでいる。基板１は、
結晶の面方位が（１００）の表面を持ち、且つ抵抗率が
１０から２０Ω・ｃｍである。このｎ-型シリコン・エ
ピタキシャル層３の厚さは、ｎ型不純物濃度が５×１０
16ｃｍ-3以下となる領域の厚さをもって実効的な厚さと
定義すると、約０．４０μｍである。
とベース・コレクタ間にヘテロ接合を持つｎｐｎ型バイ
ポーラトランジスタが形成されたシリコン（Ｓｉ）基体
１００を備えている。この基体１００は、ｐ-型シリコ
ン基板１と、その基板１の表面に形成されたｎ-型シリ
コン・エピタキシャル層３とを含んでいる。基板１は、
結晶の面方位が（１００）の表面を持ち、且つ抵抗率が
１０から２０Ω・ｃｍである。このｎ-型シリコン・エ
ピタキシャル層３の厚さは、ｎ型不純物濃度が５×１０
16ｃｍ-3以下となる領域の厚さをもって実効的な厚さと
定義すると、約０．４０μｍである。
【００６９】ｎ-型シリコン・エピタキシャル層３は、
ロコス（ＬＯＣＯＳ、LOCal Oxidation of Silicon）法
により形成された酸化シリコンからなる分離絶縁層４に
より分離されて、平面形状が略矩形の素子形成領域を形
成している。ｎｐｎ型バイポーラ・トランジスタはこの
素子形成領域内に形成されている。
ロコス（ＬＯＣＯＳ、LOCal Oxidation of Silicon）法
により形成された酸化シリコンからなる分離絶縁層４に
より分離されて、平面形状が略矩形の素子形成領域を形
成している。ｎｐｎ型バイポーラ・トランジスタはこの
素子形成領域内に形成されている。
【００７０】エピタキシャル層３の素子形成領域の内部
には、ｎ型単結晶シリコンからなるコレクタ領域１６と
ｎ+型単結晶シリコンからなるコレクタ・コンタクト領
域５が形成されている。コレクタ領域１６とコレクタ・
コンタクト領域５の平面形状は、いずれも略矩形であ
る。コレクタ領域１６は素子形成領域の一方の端部の近
傍に配置され、コレクタ・コンタクト領域５はコレクタ
領域１６とは反対側の端部に配置されている。この第１
実施形態では、基体１００の内部に形成されたコレクタ
・コンタクト領域５とコレクタ埋込層２ａがコレクタ・
コンタクトとして機能する。
には、ｎ型単結晶シリコンからなるコレクタ領域１６と
ｎ+型単結晶シリコンからなるコレクタ・コンタクト領
域５が形成されている。コレクタ領域１６とコレクタ・
コンタクト領域５の平面形状は、いずれも略矩形であ
る。コレクタ領域１６は素子形成領域の一方の端部の近
傍に配置され、コレクタ・コンタクト領域５はコレクタ
領域１６とは反対側の端部に配置されている。この第１
実施形態では、基体１００の内部に形成されたコレクタ
・コンタクト領域５とコレクタ埋込層２ａがコレクタ・
コンタクトとして機能する。
【００７１】素子形成領域の基板１とエピタキシャル層
３の界面の近傍には、ｎ+型シリコンからなるコレクタ
埋込層２ａと、ｐ+型シリコンからなるチャネル・スト
ッパ２ｂが形成されている。コレクタ埋込層２ａとチャ
ネル・ストッパ２ｂの厚さはいずれも数μｍである。コ
レクタ埋込層２ａは、素子形成領域の一方の端部近傍か
ら他方の端部近傍まで延在し、コレクタ領域１６とコレ
クタ・コンタクト領域５の底部に接触している。こうし
て、コレクタ領域１６をコレクタ・コンタクト領域５に
対して電気的に接続している。チャネル・ストッパ２ｂ
は、分離絶縁層４の直下において、素子形成領域を囲む
ように分離絶縁層４に沿って延在している。チャネル・
ストッパ２ｂは、分離絶縁層４の底部に接触している。
３の界面の近傍には、ｎ+型シリコンからなるコレクタ
埋込層２ａと、ｐ+型シリコンからなるチャネル・スト
ッパ２ｂが形成されている。コレクタ埋込層２ａとチャ
ネル・ストッパ２ｂの厚さはいずれも数μｍである。コ
レクタ埋込層２ａは、素子形成領域の一方の端部近傍か
ら他方の端部近傍まで延在し、コレクタ領域１６とコレ
クタ・コンタクト領域５の底部に接触している。こうし
て、コレクタ領域１６をコレクタ・コンタクト領域５に
対して電気的に接続している。チャネル・ストッパ２ｂ
は、分離絶縁層４の直下において、素子形成領域を囲む
ように分離絶縁層４に沿って延在している。チャネル・
ストッパ２ｂは、分離絶縁層４の底部に接触している。
【００７２】基体１００の表面、換言すればエピタキシ
ャル層３の表面は、酸化シリコン層６で覆われている。
酸化シリコン層６の上には、ｐ+型多結晶シリコン層７
が選択的に形成されている。酸化シリコン層６および多
結晶シリコン層７には、それらを貫通する略矩形のベー
ス用開口１０１が形成されており、その開口１０１から
基体１００の表面が露出している。
ャル層３の表面は、酸化シリコン層６で覆われている。
酸化シリコン層６の上には、ｐ+型多結晶シリコン層７
が選択的に形成されている。酸化シリコン層６および多
結晶シリコン層７には、それらを貫通する略矩形のベー
ス用開口１０１が形成されており、その開口１０１から
基体１００の表面が露出している。
【００７３】開口１０１は、基体１００に形成されたコ
レクタ領域１６にほぼ同心となるように重なっている。
換言すれば、コレクタ領域１６は、酸化シリコン層６と
多結晶シリコン層７を貫通する開口１０１のほぼ中心に
位置しており、コレクタ領域１６の全体が開口１０１内
にある。ｐ+型多結晶シリコン層７はベース・コンタク
ト１０２の一部を形成するので、開口１０１の近傍にの
み且つ開口１０１を囲むように形成されている。
レクタ領域１６にほぼ同心となるように重なっている。
換言すれば、コレクタ領域１６は、酸化シリコン層６と
多結晶シリコン層７を貫通する開口１０１のほぼ中心に
位置しており、コレクタ領域１６の全体が開口１０１内
にある。ｐ+型多結晶シリコン層７はベース・コンタク
ト１０２の一部を形成するので、開口１０１の近傍にの
み且つ開口１０１を囲むように形成されている。
【００７４】開口１０１から露出した基体１００の表面
には、ｐ+型単結晶ＳｉＧｅからなる真性ベース領域９
が形成されている。この真性ベース領域９は、開口１０
１から露出した基体１００の表面の全体を覆っている。
また、この真性ベース領域９は、その下部に位置し相対
的に高い不純物濃度の第１部分９ａと、その上部に位置
し相対的に低い不純物濃度の第２部分９ｂとから構成さ
れる。第１部分９ａは、その下縁から上縁までＧｅ濃度
がほぼ同一の濃度プロファイルを持つが、第２部分９ｂ
は、その下縁から上縁に向かってＧｅ濃度が徐々に減少
する傾斜濃度プロファイルを有している。
には、ｐ+型単結晶ＳｉＧｅからなる真性ベース領域９
が形成されている。この真性ベース領域９は、開口１０
１から露出した基体１００の表面の全体を覆っている。
また、この真性ベース領域９は、その下部に位置し相対
的に高い不純物濃度の第１部分９ａと、その上部に位置
し相対的に低い不純物濃度の第２部分９ｂとから構成さ
れる。第１部分９ａは、その下縁から上縁までＧｅ濃度
がほぼ同一の濃度プロファイルを持つが、第２部分９ｂ
は、その下縁から上縁に向かってＧｅ濃度が徐々に減少
する傾斜濃度プロファイルを有している。
【００７５】ｐ+型多結晶シリコン層７の上には、ベー
ス・コンタクト１０２の他の一部を形成するｐ+型多結
晶ＳｉＧｅ層１０が選択的に形成されている。このｐ+
型多結晶ＳｉＧｅ層１０は、ｐ+型多結晶シリコン層７
に完全に重なるように形成されている。さらに、このｐ
+型多結晶ＳｉＧｅ層１０は、開口１０１の内壁面の全
体を覆っていると共に、ｐ+型単結晶ＳｉＧｅからなる
真性ベース領域９の外周縁に接続されている。真性ベー
ス領域９は、こうしてｐ+型多結晶ＳｉＧｅ層１０とｐ+
型多結晶シリコン層７とに電気的に接続されている。
ス・コンタクト１０２の他の一部を形成するｐ+型多結
晶ＳｉＧｅ層１０が選択的に形成されている。このｐ+
型多結晶ＳｉＧｅ層１０は、ｐ+型多結晶シリコン層７
に完全に重なるように形成されている。さらに、このｐ
+型多結晶ＳｉＧｅ層１０は、開口１０１の内壁面の全
体を覆っていると共に、ｐ+型単結晶ＳｉＧｅからなる
真性ベース領域９の外周縁に接続されている。真性ベー
ス領域９は、こうしてｐ+型多結晶ＳｉＧｅ層１０とｐ+
型多結晶シリコン層７とに電気的に接続されている。
【００７６】ｐ+型単結晶ＳｉＧｅからなる真性ベース
領域９の上には、ｎ型単結晶シリコンからなるエミッタ
領域１１と、ｐ+型単結晶シリコンからなる外部ベース
領域１４とが形成されている。エミッタ領域１１は、開
口１０１の中央においてコレクタ領域１６に重なるよう
に配置され、その全周を外部ベース領域１４によって囲
まれている。エミッタ領域１１の平面形状は略矩形で、
外部ベース領域１４の平面形状は略矩形枠状である。
領域９の上には、ｎ型単結晶シリコンからなるエミッタ
領域１１と、ｐ+型単結晶シリコンからなる外部ベース
領域１４とが形成されている。エミッタ領域１１は、開
口１０１の中央においてコレクタ領域１６に重なるよう
に配置され、その全周を外部ベース領域１４によって囲
まれている。エミッタ領域１１の平面形状は略矩形で、
外部ベース領域１４の平面形状は略矩形枠状である。
【００７７】エミッタ領域１１と外部ベース領域１４
は、同一の単結晶シリコン層の中央部と周辺部からそれ
ぞれ形成されている。エミッタ領域１１は、ｐ+型の単
結晶シリコン層の中央部にｎ型不純物を選択的にドープ
することにより形成され、ｎ型不純物をドープされない
周辺部が外部ベース領域１４となる。
は、同一の単結晶シリコン層の中央部と周辺部からそれ
ぞれ形成されている。エミッタ領域１１は、ｐ+型の単
結晶シリコン層の中央部にｎ型不純物を選択的にドープ
することにより形成され、ｎ型不純物をドープされない
周辺部が外部ベース領域１４となる。
【００７８】ｐ+型多結晶ＳｉＧｅ層１０の上には、ベ
ース・コンタクト１０２のさらに他の一部を形成するｐ
+型多結晶シリコン層１５が選択的に形成されている。
このｐ+型多結晶シリコン層１５は、ｐ+型多結晶ＳｉＧ
ｅ層１０に完全に重なるように形成されている。さら
に、このｐ+型多結晶ＳｉＧｅ層１５は、開口１０１の
内壁面の全体を覆っていると共に、ｐ+型単結晶シリコ
ンからなる外部ベース領域１４の外周縁に接続されてい
る。外部ベース領域１４は、一方では、こうしてｐ+型
多結晶シリコン層１５とｐ+型多結晶ＳｉＧｅ層１０と
ｐ+型多結晶シリコン層７とに電気的に接続され、他方
では、真性ベース領域９に電気的に接続されている。
ース・コンタクト１０２のさらに他の一部を形成するｐ
+型多結晶シリコン層１５が選択的に形成されている。
このｐ+型多結晶シリコン層１５は、ｐ+型多結晶ＳｉＧ
ｅ層１０に完全に重なるように形成されている。さら
に、このｐ+型多結晶ＳｉＧｅ層１５は、開口１０１の
内壁面の全体を覆っていると共に、ｐ+型単結晶シリコ
ンからなる外部ベース領域１４の外周縁に接続されてい
る。外部ベース領域１４は、一方では、こうしてｐ+型
多結晶シリコン層１５とｐ+型多結晶ＳｉＧｅ層１０と
ｐ+型多結晶シリコン層７とに電気的に接続され、他方
では、真性ベース領域９に電気的に接続されている。
【００７９】ベース・コンタクト１０２は、ｐ+型多結
晶シリコン層７とｐ+型多結晶ＳｉＧｅ層１０とｐ+型多
結晶シリコン層１５により構成され、真性ベース領域９
と外部ベース領域１４を後述のベース電極２０ｂに電気
的に接続している。
晶シリコン層７とｐ+型多結晶ＳｉＧｅ層１０とｐ+型多
結晶シリコン層１５により構成され、真性ベース領域９
と外部ベース領域１４を後述のベース電極２０ｂに電気
的に接続している。
【００８０】ベース・コンタクト１０２と、ベース・コ
ンタクト１０２から露出した酸化シリコン層６の上に
は、ボロン・シリケート・ガラス（BORON-SILICATE GLA
SS,ＢＳＧ）層１３が形成されている。このＢＳＧ層１
３は、ベース・コンタクト１０２上から開口１０１の内
部にまで延在していて、外部ベース領域１４を覆ってい
る。このＢＳＧ層１３はまた、エミッタ領域１１の直上
に略矩形のエミッタ用開口１０３を有している。エミッ
タ領域１１は、その全体がエミッタ用開口１０３から露
出している。
ンタクト１０２から露出した酸化シリコン層６の上に
は、ボロン・シリケート・ガラス（BORON-SILICATE GLA
SS,ＢＳＧ）層１３が形成されている。このＢＳＧ層１
３は、ベース・コンタクト１０２上から開口１０１の内
部にまで延在していて、外部ベース領域１４を覆ってい
る。このＢＳＧ層１３はまた、エミッタ領域１１の直上
に略矩形のエミッタ用開口１０３を有している。エミッ
タ領域１１は、その全体がエミッタ用開口１０３から露
出している。
【００８１】ＢＳＧ層１３の上には、絶縁用側壁として
の酸化シリコン層１７が選択的に形成され、その酸化シ
リコン層１７の内側にｎ+型多結晶シリコンからなるエ
ミッタ・コンタクト１８が形成されている。このエミッ
タ・コンタクト１８は、エミッタ領域１１と接触してそ
れに電気的に接続されていると共に、酸化シリコン層１
７によって外部ベース領域１４とベース・コンタクト１
０２から電気的に絶縁されている。このエミッタ・コン
タクト１８の頂部は、ＢＳＧ層１３の上に突出してい
る。酸化シリコン層１７は、ＢＳＧ層１３とエミッタ・
コンタクト１８の間の隙間を埋め込んだ形になってお
り、その底部はエミッタ領域１１と外部ベース領域１４
に接触している。
の酸化シリコン層１７が選択的に形成され、その酸化シ
リコン層１７の内側にｎ+型多結晶シリコンからなるエ
ミッタ・コンタクト１８が形成されている。このエミッ
タ・コンタクト１８は、エミッタ領域１１と接触してそ
れに電気的に接続されていると共に、酸化シリコン層１
７によって外部ベース領域１４とベース・コンタクト１
０２から電気的に絶縁されている。このエミッタ・コン
タクト１８の頂部は、ＢＳＧ層１３の上に突出してい
る。酸化シリコン層１７は、ＢＳＧ層１３とエミッタ・
コンタクト１８の間の隙間を埋め込んだ形になってお
り、その底部はエミッタ領域１１と外部ベース領域１４
に接触している。
【００８２】ＢＳＧ層１３の上には、そのＢＳＧ層１３
から露出したエミッタ・コンタクト１８覆うように酸化
シリコン層１９が形成されている。ＢＳＧ層１３の上に
は、エミッタ電極２０ａ、ベース電極２０ｂおよびコレ
クタ電極２０ｃが形成されている。エミッタ電極２０ａ
は、エミッタ・コンタクト１８とエミッタ領域１１の直
上に位置している。ベース電極２０ｂは、コレクタ電極
２０ｃから遠い側においてベース・コンタクト１０２の
直上に位置している。コレクタ電極２０ｃは、コレクタ
・コンタクト領域５の直上に位置している。
から露出したエミッタ・コンタクト１８覆うように酸化
シリコン層１９が形成されている。ＢＳＧ層１３の上に
は、エミッタ電極２０ａ、ベース電極２０ｂおよびコレ
クタ電極２０ｃが形成されている。エミッタ電極２０ａ
は、エミッタ・コンタクト１８とエミッタ領域１１の直
上に位置している。ベース電極２０ｂは、コレクタ電極
２０ｃから遠い側においてベース・コンタクト１０２の
直上に位置している。コレクタ電極２０ｃは、コレクタ
・コンタクト領域５の直上に位置している。
【００８３】エミッタ電極２０ａは、酸化シリコン層１
９を貫通する開口１０４を介してエミッタ・コンタクト
１８に接触し、それによってエミッタ・コンタクト１８
を介してその下方のエミッタ領域１１に電気的に接続さ
れている。
９を貫通する開口１０４を介してエミッタ・コンタクト
１８に接触し、それによってエミッタ・コンタクト１８
を介してその下方のエミッタ領域１１に電気的に接続さ
れている。
【００８４】ベース電極２０ｂは、ＢＳＧ層１３と酸化
シリコン層１９を貫通する開口１０５を介して、ベース
・コンタクト１０２の一部を構成するｐ+型多結晶シリ
コン層１５に接触している。ベース電極２０ｂは、その
下方のベース・コンタクト１０２を介して、ベース用開
口１０１内にある外部ベース領域１４と真性ベース領域
９にそれぞれ電気的に接続されている。
シリコン層１９を貫通する開口１０５を介して、ベース
・コンタクト１０２の一部を構成するｐ+型多結晶シリ
コン層１５に接触している。ベース電極２０ｂは、その
下方のベース・コンタクト１０２を介して、ベース用開
口１０１内にある外部ベース領域１４と真性ベース領域
９にそれぞれ電気的に接続されている。
【００８５】コレクタ電極２０ｃは、酸化シリコン層
６、１９およびＢＳＧ層１３の全てを貫通する開口１０
６を介して下方のコレクタ・コンタクト領域５に接触
し、それによってコレクタ・コンタクト領域５とコレク
タ埋込層２ａ（つまりコレクタ・コンタクト）を介して
コレクタ領域１６に電気的に接続されている。
６、１９およびＢＳＧ層１３の全てを貫通する開口１０
６を介して下方のコレクタ・コンタクト領域５に接触
し、それによってコレクタ・コンタクト領域５とコレク
タ埋込層２ａ（つまりコレクタ・コンタクト）を介して
コレクタ領域１６に電気的に接続されている。
【００８６】以上説明したように、本発明の第１実施形
態の半導体装置では、エミッタ領域１１がｎ型単結晶シ
リコンからなり、そのエミッタ領域１１と接触する真性
ベース領域９と外部ベース領域１４とがそれぞれｐ+型
単結晶ＳｉＧｅとｐ+型単結晶シリコンからなってい
る。また、真性ベース領域９のｐ型不純物濃度は、エミ
ッタ領域１１のｎ型不純物濃度よりも高い。従って、当
該半導体装置のヘテロ接合バイポーラトランジスタは、
本来の低ベース抵抗、高電流増幅率という特徴を持つ。
態の半導体装置では、エミッタ領域１１がｎ型単結晶シ
リコンからなり、そのエミッタ領域１１と接触する真性
ベース領域９と外部ベース領域１４とがそれぞれｐ+型
単結晶ＳｉＧｅとｐ+型単結晶シリコンからなってい
る。また、真性ベース領域９のｐ型不純物濃度は、エミ
ッタ領域１１のｎ型不純物濃度よりも高い。従って、当
該半導体装置のヘテロ接合バイポーラトランジスタは、
本来の低ベース抵抗、高電流増幅率という特徴を持つ。
【００８７】また、エミッタ領域１１と真性ベース領域
９のｐ−ｎヘテロ接合だけでなく、エミッタ領域１１と
外部ベース領域１４のｐ−ｎホモ接合にも多結晶部分は
存在しないため、エミッタ領域１１からベース領域９と
１４に注入される電子が正孔との再結合によって生成す
る再結合電流は低く抑えられる。
９のｐ−ｎヘテロ接合だけでなく、エミッタ領域１１と
外部ベース領域１４のｐ−ｎホモ接合にも多結晶部分は
存在しないため、エミッタ領域１１からベース領域９と
１４に注入される電子が正孔との再結合によって生成す
る再結合電流は低く抑えられる。
【００８８】その結果、当該ｎｐｎ型バイポーラトラン
ジスタの遮断周波数ｆTの低下が防止される。しかも、
ベース・コレクタ容量も低く抑えられる。すなわち、当
該ｎｐｎ型バイポーラトランジスタの電気的特性が向上
する。
ジスタの遮断周波数ｆTの低下が防止される。しかも、
ベース・コレクタ容量も低く抑えられる。すなわち、当
該ｎｐｎ型バイポーラトランジスタの電気的特性が向上
する。
【００８９】まず最初に、図２（ａ）に示すような（１
００）の結晶面を持ち抵抗率が約１０〜２０Ω・ｃｍで
あるｐ-型シリコン基板１を準備し、その表面に公知の
ＣＶＤ（Chemical Vapor Deposition）法または熱酸化
法を用いて厚さ３００〜７００ｎｍ（好ましくは５００
ｎｍ）の酸化シリコン層（図示せず）を形成する。その
後、公知のフォトリソグラフィによりパターン化された
フォトレジスト膜をマスクとして、ＨＦ（フッ化水素）
系の溶液を用いた公知のウエット・エッチング法で酸化
シリコン層を選択的に除去する。フォトレジスト膜を除
去すると、酸化シリコン層からなるマスク（図示せず）
が基板１の表面に形成される。
００）の結晶面を持ち抵抗率が約１０〜２０Ω・ｃｍで
あるｐ-型シリコン基板１を準備し、その表面に公知の
ＣＶＤ（Chemical Vapor Deposition）法または熱酸化
法を用いて厚さ３００〜７００ｎｍ（好ましくは５００
ｎｍ）の酸化シリコン層（図示せず）を形成する。その
後、公知のフォトリソグラフィによりパターン化された
フォトレジスト膜をマスクとして、ＨＦ（フッ化水素）
系の溶液を用いた公知のウエット・エッチング法で酸化
シリコン層を選択的に除去する。フォトレジスト膜を除
去すると、酸化シリコン層からなるマスク（図示せず）
が基板１の表面に形成される。
【００９０】その後、この酸化シリコン層のマスクを介
して、公知のイオン注入法で基板１に砒素を選択的に注
入する。その際には、砒素イオンが酸化シリコン層のマ
スクを突き抜けないように加速エネルギーを５０〜１２
０ｋｅＶ（好ましくは７０ｋｅＶ）とし、コレクタ埋込
層２ａの不純物濃度が１×１０19ｃｍ―3台となるよう
にドーズ量を１×１０15〜２×１０16ｃｍ-2（好ましく
は５×１０15ｃｍ-2）するのが好ましい。続いて、イオ
ン注入による損傷の回復、砒素イオンの活性化および押
し込みのために１０００〜１１５０℃（好ましくは１１
００℃）の窒素雰囲気中で２時間の熱処理を行う。こう
して、基板１の表面領域に図２（ａ）に示すようなｎ+
型コレクタ埋込層２ａが形成される。
して、公知のイオン注入法で基板１に砒素を選択的に注
入する。その際には、砒素イオンが酸化シリコン層のマ
スクを突き抜けないように加速エネルギーを５０〜１２
０ｋｅＶ（好ましくは７０ｋｅＶ）とし、コレクタ埋込
層２ａの不純物濃度が１×１０19ｃｍ―3台となるよう
にドーズ量を１×１０15〜２×１０16ｃｍ-2（好ましく
は５×１０15ｃｍ-2）するのが好ましい。続いて、イオ
ン注入による損傷の回復、砒素イオンの活性化および押
し込みのために１０００〜１１５０℃（好ましくは１１
００℃）の窒素雰囲気中で２時間の熱処理を行う。こう
して、基板１の表面領域に図２（ａ）に示すようなｎ+
型コレクタ埋込層２ａが形成される。
【００９１】ＨＦ系の溶液で、基板１の表面に形成され
た酸化シリコン層のマスクを除去した後、熱酸化により
新たに厚さ５０〜２５０ｎｍ（好ましくは１００ｎｍ）
の酸化シリコン層（図示せず）を基板１の表面に形成す
る。そして、パターン化されたフォトレジスト（図示せ
ず）をマスクとして、加速エネルギー５０ｋｅＶ、ドー
ズ量１×１０14ｃｍ-2の条件下でボロン（硼素）のイオ
ン注入を行う。フォトレジストを除去してから、温度１
０００℃、窒素雰囲気中で１時間の熱処理を行ってボロ
ンイオンを活性化する。こうして、基板１の表面領域に
図２（ａ）に示すようなｐ+型チャネル・ストッパ２ｂ
が形成される。
た酸化シリコン層のマスクを除去した後、熱酸化により
新たに厚さ５０〜２５０ｎｍ（好ましくは１００ｎｍ）
の酸化シリコン層（図示せず）を基板１の表面に形成す
る。そして、パターン化されたフォトレジスト（図示せ
ず）をマスクとして、加速エネルギー５０ｋｅＶ、ドー
ズ量１×１０14ｃｍ-2の条件下でボロン（硼素）のイオ
ン注入を行う。フォトレジストを除去してから、温度１
０００℃、窒素雰囲気中で１時間の熱処理を行ってボロ
ンイオンを活性化する。こうして、基板１の表面領域に
図２（ａ）に示すようなｐ+型チャネル・ストッパ２ｂ
が形成される。
【００９２】基板１の表面の酸化シリコン層を除去した
後、図２（ａ）に示すように、公知のエピタキシャル成
長法により、コレクタ埋込層２ａおよびチャネル・スト
ッパ２ｂを被覆するように、基板１の表面に厚さ０．３
〜１．３μｍ（この実施形態では約０．４μｍ）のｎ-
型エピタキシャル・シリコン層３を成長させる。その際
の好ましい条件は、成長温度が９５０〜１０５０℃、原
料ガスがＳｉＨ4またはＳｉＨ2Ｃｌ2、ドーピングガス
がＰＨ3であり、不純物すなわち燐の含有量は５×１０
15〜５×１０16ｃｍ-3である。この実施形態では、燐の
含有量は５×１０16ｃｍ-3以下とする。
後、図２（ａ）に示すように、公知のエピタキシャル成
長法により、コレクタ埋込層２ａおよびチャネル・スト
ッパ２ｂを被覆するように、基板１の表面に厚さ０．３
〜１．３μｍ（この実施形態では約０．４μｍ）のｎ-
型エピタキシャル・シリコン層３を成長させる。その際
の好ましい条件は、成長温度が９５０〜１０５０℃、原
料ガスがＳｉＨ4またはＳｉＨ2Ｃｌ2、ドーピングガス
がＰＨ3であり、不純物すなわち燐の含有量は５×１０
15〜５×１０16ｃｍ-3である。この実施形態では、燐の
含有量は５×１０16ｃｍ-3以下とする。
【００９３】次に、熱酸化法により、エピタキシャル層
３の表面に厚さ２０〜５０ｎｍの酸化シリコン層（図示
せず）と、厚さ７０〜１５０ｎｍの窒化シリコン層（図
示せず）を順に形成した後、パターン化されたフォトレ
ジスト膜（図示せず）をマスクとして、ドライエッチン
グ法によりそれらの窒化シリコン層と酸化シリコン層を
パターン化する。引き続いて、パターン化されたそれら
窒化シリコン層と酸化シリコン層をマスクとして、ドラ
イエッチング法にエピタキシャル層３をエッチングし
て、所望の素子形成領域と同じパターンを持つ溝（図示
せず）を形成する。この溝の深さは、ロコス法で形成さ
れる酸化シリコン層の厚さの半分程度とするのが好まし
い。フォトレジスト膜を除去してから、パターン化され
た窒化シリコン層と酸化シリコン層をマスクとして熱酸
化法によりエピタキシャル・シリコン層３を選択的に酸
化すると、図２（ａ）に示すように、酸化シリコンから
なる分離絶縁層４がエピタキシャル層３の内部に形成さ
れる。こうして、ｎｐｎ型バイポーラトランジスタを形
成すべき素子形成領域が基板１上に画定される。
３の表面に厚さ２０〜５０ｎｍの酸化シリコン層（図示
せず）と、厚さ７０〜１５０ｎｍの窒化シリコン層（図
示せず）を順に形成した後、パターン化されたフォトレ
ジスト膜（図示せず）をマスクとして、ドライエッチン
グ法によりそれらの窒化シリコン層と酸化シリコン層を
パターン化する。引き続いて、パターン化されたそれら
窒化シリコン層と酸化シリコン層をマスクとして、ドラ
イエッチング法にエピタキシャル層３をエッチングし
て、所望の素子形成領域と同じパターンを持つ溝（図示
せず）を形成する。この溝の深さは、ロコス法で形成さ
れる酸化シリコン層の厚さの半分程度とするのが好まし
い。フォトレジスト膜を除去してから、パターン化され
た窒化シリコン層と酸化シリコン層をマスクとして熱酸
化法によりエピタキシャル・シリコン層３を選択的に酸
化すると、図２（ａ）に示すように、酸化シリコンから
なる分離絶縁層４がエピタキシャル層３の内部に形成さ
れる。こうして、ｎｐｎ型バイポーラトランジスタを形
成すべき素子形成領域が基板１上に画定される。
【００９４】この分離絶縁層４は、その底部がチャンネ
ル・ストッパ２ｂに達するように形成されるのが好まし
く、例えばその厚さを３００〜１０００ｎｍとすればよ
い。この実施形態では約６００ｎｍとする。
ル・ストッパ２ｂに達するように形成されるのが好まし
く、例えばその厚さを３００〜１０００ｎｍとすればよ
い。この実施形態では約６００ｎｍとする。
【００９５】以上のようにして分離絶縁層４が形成され
た後、基板１の表面のパターン化された窒化シリコン層
と酸化シリコン層は、熱したリン酸の溶液を用いて取り
除かれる。
た後、基板１の表面のパターン化された窒化シリコン層
と酸化シリコン層は、熱したリン酸の溶液を用いて取り
除かれる。
【００９６】続いて、以下のようにしてｎ+型コレクタ
・コンタクト領域５が形成される。まず、コレクタ・コ
ンタクト領域５に対応する箇所に開口を持つフォトレジ
スト膜（図示せず）をエピタキシャル・シリコン層３の
表面に形成した後、そのフォトレジスト膜をマスクとし
て、加速エネルギー１００ｋｅＶ、ドーズ量５×１０15
ｃｍ-2の条件でエピタキシャル層３に選択的に燐をイオ
ン注入する。フォトレジスト膜を除去した後、注入され
た燐イオンの活性化およびイオン注入によるエピタキシ
ャル層３の損傷回復のために、温度１０００℃の窒素雰
囲気中で３０分間の熱処理を行う。こうして、図２
（ａ）に示すように、底部がｎ+型コレクタ埋込層２ａ
に接触したコレクタ・コンタクト領域５が形成される。
・コンタクト領域５が形成される。まず、コレクタ・コ
ンタクト領域５に対応する箇所に開口を持つフォトレジ
スト膜（図示せず）をエピタキシャル・シリコン層３の
表面に形成した後、そのフォトレジスト膜をマスクとし
て、加速エネルギー１００ｋｅＶ、ドーズ量５×１０15
ｃｍ-2の条件でエピタキシャル層３に選択的に燐をイオ
ン注入する。フォトレジスト膜を除去した後、注入され
た燐イオンの活性化およびイオン注入によるエピタキシ
ャル層３の損傷回復のために、温度１０００℃の窒素雰
囲気中で３０分間の熱処理を行う。こうして、図２
（ａ）に示すように、底部がｎ+型コレクタ埋込層２ａ
に接触したコレクタ・コンタクト領域５が形成される。
【００９７】以上の工程により、図２（ａ）に示す構成
の基体１００が作製される。
の基体１００が作製される。
【００９８】続いて、図２（ｂ）に示すように、基体１
００の表面に、厚さ１００ｎｍの酸化シリコン層６を形
成する。この酸化シリコン層６の厚さは、真性ベース領
域の厚さの（１／２）程度とするのが好ましい。その酸
化シリコン層６の上に、ＣＶＤ法を用いて厚さ１５０〜
３５０ｎｍ（ここでは２５０ｎｍ）の多結晶シリコン層
７を堆積させる。続いて、イオン注入法により多結晶シ
リコン層７にボロンを導入し、その導電型をｐ+型に変
更する。イオン注入の条件としては、多結晶シリコン層
７を突き抜けない程度の加速エネルギーとし、多結晶シ
リコン層７の不純物濃度が約１×１０20ｃｍ-3となる程
度のドーズ量とする。この例では、加速エネルギー１０
ｋｅＶ、ドーズ量１×１０16ｃｍ-2である。
００の表面に、厚さ１００ｎｍの酸化シリコン層６を形
成する。この酸化シリコン層６の厚さは、真性ベース領
域の厚さの（１／２）程度とするのが好ましい。その酸
化シリコン層６の上に、ＣＶＤ法を用いて厚さ１５０〜
３５０ｎｍ（ここでは２５０ｎｍ）の多結晶シリコン層
７を堆積させる。続いて、イオン注入法により多結晶シ
リコン層７にボロンを導入し、その導電型をｐ+型に変
更する。イオン注入の条件としては、多結晶シリコン層
７を突き抜けない程度の加速エネルギーとし、多結晶シ
リコン層７の不純物濃度が約１×１０20ｃｍ-3となる程
度のドーズ量とする。この例では、加速エネルギー１０
ｋｅＶ、ドーズ量１×１０16ｃｍ-2である。
【００９９】こうしてｐ+型となった多結晶シリコン層
７の上にパターン化されたフォトレジスト膜（図示せ
ず）を形成した後、そのフォトレジスト膜をマスクとし
て、公知の異方性ドライエッチング法により酸化シリコ
ン層６および多結晶シリコン層７を選択的に除去し、図
２（ｂ）に示すような、酸化シリコン層６とｐ+型多結
晶シリコン層７を貫通するベース用開口１０１を形成す
る。その後、マスクとして用いたフォトレジスト膜を除
去する。この時の状態は図２（ｂ）のようになる。
７の上にパターン化されたフォトレジスト膜（図示せ
ず）を形成した後、そのフォトレジスト膜をマスクとし
て、公知の異方性ドライエッチング法により酸化シリコ
ン層６および多結晶シリコン層７を選択的に除去し、図
２（ｂ）に示すような、酸化シリコン層６とｐ+型多結
晶シリコン層７を貫通するベース用開口１０１を形成す
る。その後、マスクとして用いたフォトレジスト膜を除
去する。この時の状態は図２（ｂ）のようになる。
【０１００】さらに、以下のようにして、ｐ+型単結晶
ＳｉＧｅからなる真性ベース領域９、ｐ+型多結晶Ｓｉ
Ｇｅ層１０、ｎ型単結晶シリコン層１１ａ、ｎ型多結晶
シリコン層１２を、図３（ａ）に示すように形成する。
ＳｉＧｅからなる真性ベース領域９、ｐ+型多結晶Ｓｉ
Ｇｅ層１０、ｎ型単結晶シリコン層１１ａ、ｎ型多結晶
シリコン層１２を、図３（ａ）に示すように形成する。
【０１０１】まず、エピタキシャル成長法を用いて、ア
ンドープのＳｉＧｅ合金層を結晶成長させる。具体的に
は、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposi
tion）法、ガスソースＭＢＥ（Molecular Beam Epitax
y）法、ＵＨＶ／ＣＶＤ（Ultra-High Vacuum CDV）法な
どを使用できる。この実施形態ではＵＨＶ／ＣＶＤ法を
使用し、成長条件は、基板温度が６０５℃であり、ソー
スガスとしてのＳｉ2Ｈ6ガスとＧｅＨ4ガスとＣｌ2ガス
の流量がそれぞれ３ｓｃｃｍ、２ｓｃｃｍ、０．０３ｓ
ｃｃｍである。
ンドープのＳｉＧｅ合金層を結晶成長させる。具体的に
は、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposi
tion）法、ガスソースＭＢＥ（Molecular Beam Epitax
y）法、ＵＨＶ／ＣＶＤ（Ultra-High Vacuum CDV）法な
どを使用できる。この実施形態ではＵＨＶ／ＣＶＤ法を
使用し、成長条件は、基板温度が６０５℃であり、ソー
スガスとしてのＳｉ2Ｈ6ガスとＧｅＨ4ガスとＣｌ2ガス
の流量がそれぞれ３ｓｃｃｍ、２ｓｃｃｍ、０．０３ｓ
ｃｃｍである。
【０１０２】この結晶成長工程により、開口１０１から
露出するｎ-型シリコン・エピタキシャル層３の表面に
は、アンドープの単結晶ＳｉＧｅ層９ａが形成され、そ
れと同時に、ｐ+型多結晶シリコン層７の表面と酸化シ
リコン層６の開口１０１内の側面には、アンドープの多
結晶ＳｉＧｅ層１０ａが形成される。アンドープ単結晶
ＳｉＧｅ層９ａの外周縁とアンドープ多結晶ＳｉＧｅ層
１０ａの内周縁とは、開口１０１の底部外縁の近傍で互
いに接続される。
露出するｎ-型シリコン・エピタキシャル層３の表面に
は、アンドープの単結晶ＳｉＧｅ層９ａが形成され、そ
れと同時に、ｐ+型多結晶シリコン層７の表面と酸化シ
リコン層６の開口１０１内の側面には、アンドープの多
結晶ＳｉＧｅ層１０ａが形成される。アンドープ単結晶
ＳｉＧｅ層９ａの外周縁とアンドープ多結晶ＳｉＧｅ層
１０ａの内周縁とは、開口１０１の底部外縁の近傍で互
いに接続される。
【０１０３】アンドープ単結晶ＳｉＧｅ層９ａとアンド
ープ多結晶ＳｉＧｅ層１０ａのＧｅ濃度は、例えば約１
０％である。それらＳｉＧｅ層９ａ、１０ａの層厚は、
例えば約２５ｎｍであるが、後の工程で行われる熱処理
により欠陥が発生しない範囲内で、これらの層の厚さは
大きくすることができる。
ープ多結晶ＳｉＧｅ層１０ａのＧｅ濃度は、例えば約１
０％である。それらＳｉＧｅ層９ａ、１０ａの層厚は、
例えば約２５ｎｍであるが、後の工程で行われる熱処理
により欠陥が発生しない範囲内で、これらの層の厚さは
大きくすることができる。
【０１０４】続いて、ＵＨＶ／ＣＶＤ法を用いてｐ+型
ＳｉＧｅ層を選択的に結晶成長させる。ここでは、Ｓｉ
2Ｈ6ガス流量とＧｅＨ4ガス流量とを調整しながら結晶
を成長させる。成長条件は、例えば、基板温度が６０５
℃、ソースガスとしてのＳｉ 2Ｈ6ガスとＧｅＨ4ガスと
Ｃｌ2ガスの流量がそれぞれ３ｓｃｃｍ、２ｓｃｃｍ、
０．０３ｓｃｃｍ、ドーピングガスとしてのＢ2Ｈ6ガス
（１０％に希釈）の流量が５ｓｃｃｍである。
ＳｉＧｅ層を選択的に結晶成長させる。ここでは、Ｓｉ
2Ｈ6ガス流量とＧｅＨ4ガス流量とを調整しながら結晶
を成長させる。成長条件は、例えば、基板温度が６０５
℃、ソースガスとしてのＳｉ 2Ｈ6ガスとＧｅＨ4ガスと
Ｃｌ2ガスの流量がそれぞれ３ｓｃｃｍ、２ｓｃｃｍ、
０．０３ｓｃｃｍ、ドーピングガスとしてのＢ2Ｈ6ガス
（１０％に希釈）の流量が５ｓｃｃｍである。
【０１０５】この結晶成長により、アンドープ単結晶Ｓ
ｉＧｅ層９ａの表面にはｐ+型単結晶ＳｉＧｅ層９ｂが
形成され、アンドープ多結晶ＳｉＧｅ層１０ａの表面に
はｐ +型多結晶ＳｉＧｅ層１０ｂが形成される。ｐ+型単
結晶ＳｉＧｅ層９ｂの外周縁とｐ+型多結晶ＳｉＧｅ層
１０ｂの内周縁とは、アンドープ単結晶ＳｉＧｅ層９ａ
とアンドープ多結晶ＳｉＧｅ層１０ａの接続部の近傍で
互いに接続される。
ｉＧｅ層９ａの表面にはｐ+型単結晶ＳｉＧｅ層９ｂが
形成され、アンドープ多結晶ＳｉＧｅ層１０ａの表面に
はｐ +型多結晶ＳｉＧｅ層１０ｂが形成される。ｐ+型単
結晶ＳｉＧｅ層９ｂの外周縁とｐ+型多結晶ＳｉＧｅ層
１０ｂの内周縁とは、アンドープ単結晶ＳｉＧｅ層９ａ
とアンドープ多結晶ＳｉＧｅ層１０ａの接続部の近傍で
互いに接続される。
【０１０６】上記の条件下で結晶成長させることによ
り、ｐ+型単結晶ＳｉＧｅ層９ｂのＧｅ濃度に傾斜プロ
ファイルを持たせることができる。この例では、結晶の
成長方向（すなわち基板１から上方）に向かってＧｅの
濃度が１０％から０％まで直線的に変化するようなプロ
ファイルとする。また、ｐ+型単結晶ＳｉＧｅ層９ｂお
よびｐ+型多結晶ＳｉＧｅ層１０ｂの厚さとボロン含有
量は、例えば、それぞれ４０ｎｍ、５×１０19ｃｍ-3で
ある。
り、ｐ+型単結晶ＳｉＧｅ層９ｂのＧｅ濃度に傾斜プロ
ファイルを持たせることができる。この例では、結晶の
成長方向（すなわち基板１から上方）に向かってＧｅの
濃度が１０％から０％まで直線的に変化するようなプロ
ファイルとする。また、ｐ+型単結晶ＳｉＧｅ層９ｂお
よびｐ+型多結晶ＳｉＧｅ層１０ｂの厚さとボロン含有
量は、例えば、それぞれ４０ｎｍ、５×１０19ｃｍ-3で
ある。
【０１０７】その後、８５０℃で２０分間の熱処理を行
うと、ｐ+型多結晶シリコン層７からアンドープ多結晶
ＳｉＧｅ層１０ａにボロンが拡散し、ｐ+型となる。そ
の結果、多結晶ＳｉＧｅ層１０ａはｐ+型多結晶ＳｉＧ
ｅ層１０ｂと一体となって、ｐ+型多結晶ＳｉＧｅ層１
０が形成される。また、それと同時に、ｐ+型単結晶Ｓ
ｉＧｅ層９ｂからアンドープ単結晶ＳｉＧｅ層９ａへの
ボロンの拡散が行われ、アンドープ単結晶ＳｉＧｅ層９
ａもｐ+型となる。こうして、全体がｐ+型単結晶ＳｉＧ
ｅからなる真性ベース領域９が形成される。
うと、ｐ+型多結晶シリコン層７からアンドープ多結晶
ＳｉＧｅ層１０ａにボロンが拡散し、ｐ+型となる。そ
の結果、多結晶ＳｉＧｅ層１０ａはｐ+型多結晶ＳｉＧ
ｅ層１０ｂと一体となって、ｐ+型多結晶ＳｉＧｅ層１
０が形成される。また、それと同時に、ｐ+型単結晶Ｓ
ｉＧｅ層９ｂからアンドープ単結晶ＳｉＧｅ層９ａへの
ボロンの拡散が行われ、アンドープ単結晶ＳｉＧｅ層９
ａもｐ+型となる。こうして、全体がｐ+型単結晶ＳｉＧ
ｅからなる真性ベース領域９が形成される。
【０１０８】続いて、ＵＨＶ／ＣＶＤ法により、基板温
度６０５℃、ソースガスＳｉ2Ｈ6（ガス流量３ｓｃｃ
ｍ）、ドーピングガスＰＨ3として、ｎ型シリコンをエ
ピタキシャル成長させる。この結晶成長により、図３
（ａ）に示すように、ｐ+型単結晶ＳｉＧｅからなる真
性ベース領域９の表面にはｎ型単結晶シリコン層１１ａ
が形成され、ｐ+型多結晶ＳｉＧｅ層１０の表面にはｎ
型多結晶シリコン層１２が形成される。ｎ型単結晶シリ
コン層１１ａの外周縁とｎ型多結晶シリコン層１２の内
周縁とは、真性ベース領域９とｐ+型多結晶ＳｉＧｅ層
１０の接続部の近傍で互いに接続される。ｎ型単結晶シ
リコン層１１ａおよびｎ型多結晶シリコン層１２のリン
濃度と厚さは、それぞれ、例えば約５×１０18ｃｍ-3、
３０ｎｍである。この時の状態を図３（ａ）に示す。
度６０５℃、ソースガスＳｉ2Ｈ6（ガス流量３ｓｃｃ
ｍ）、ドーピングガスＰＨ3として、ｎ型シリコンをエ
ピタキシャル成長させる。この結晶成長により、図３
（ａ）に示すように、ｐ+型単結晶ＳｉＧｅからなる真
性ベース領域９の表面にはｎ型単結晶シリコン層１１ａ
が形成され、ｐ+型多結晶ＳｉＧｅ層１０の表面にはｎ
型多結晶シリコン層１２が形成される。ｎ型単結晶シリ
コン層１１ａの外周縁とｎ型多結晶シリコン層１２の内
周縁とは、真性ベース領域９とｐ+型多結晶ＳｉＧｅ層
１０の接続部の近傍で互いに接続される。ｎ型単結晶シ
リコン層１１ａおよびｎ型多結晶シリコン層１２のリン
濃度と厚さは、それぞれ、例えば約５×１０18ｃｍ-3、
３０ｎｍである。この時の状態を図３（ａ）に示す。
【０１０９】次に、パターン化されたフォトレジスト膜
（図示せず）をｎ型単結晶シリコン層１１ａおよびｎ型
多結晶シリコン層１２の上に形成する。その後、そのパ
ターン化されたフォトレジスト膜をマスクとして、ドラ
イ・エッチング法により、ｐ +型多結晶シリコン層７と
ｐ+型多結晶ＳｉＧｅ層１０とｎ型多結晶シリコン層１
２を選択的に除去する。こうして、図３（ｂ）に示すよ
うに、ベース・コンタクト１０２が形成される箇所を除
いて、酸化シリコン層６の表面を露出させる。
（図示せず）をｎ型単結晶シリコン層１１ａおよびｎ型
多結晶シリコン層１２の上に形成する。その後、そのパ
ターン化されたフォトレジスト膜をマスクとして、ドラ
イ・エッチング法により、ｐ +型多結晶シリコン層７と
ｐ+型多結晶ＳｉＧｅ層１０とｎ型多結晶シリコン層１
２を選択的に除去する。こうして、図３（ｂ）に示すよ
うに、ベース・コンタクト１０２が形成される箇所を除
いて、酸化シリコン層６の表面を露出させる。
【０１１０】続いて、ＬＰＣＶＤ法を用いて厚さ１００
ｎｍのＢＳＧ層１３を堆積させる。このＢＳＧ層１３
は、図３（ｂ）に示すように、残ったｎ型単結晶シリコ
ン層１１ａとｎ型多結晶シリコン層１２の表面と、露出
せしめられた酸化シリコン層６の表面を覆うように形成
される。
ｎｍのＢＳＧ層１３を堆積させる。このＢＳＧ層１３
は、図３（ｂ）に示すように、残ったｎ型単結晶シリコ
ン層１１ａとｎ型多結晶シリコン層１２の表面と、露出
せしめられた酸化シリコン層６の表面を覆うように形成
される。
【０１１１】ＢＳＧ層１３のボロン含有量は、５〜１２
ｍｏｌ％とするのが好ましく、この実施形態では１０ｍ
ｏｌ％とする。ボロン含有量が５ｍｏｌ％未満の場合、
後の熱処理工程におけるボロン拡散の効率が低下するた
め、熱処理の温度が高くなるだけでなく処理時間も長く
なるからである。他方、ＢＳＧ層１３中に１２ｍｏｌ％
を超えるボロンを含有させることは困難であるからであ
る。
ｍｏｌ％とするのが好ましく、この実施形態では１０ｍ
ｏｌ％とする。ボロン含有量が５ｍｏｌ％未満の場合、
後の熱処理工程におけるボロン拡散の効率が低下するた
め、熱処理の温度が高くなるだけでなく処理時間も長く
なるからである。他方、ＢＳＧ層１３中に１２ｍｏｌ％
を超えるボロンを含有させることは困難であるからであ
る。
【０１１２】さらに、パターン化されたフォトレジスト
をマスクとして異方性ドライエッチングを行い、ＢＳＧ
層１３にエミッタ用開口１０３を形成する。この時の状
態を図３（ｂ）に示す。
をマスクとして異方性ドライエッチングを行い、ＢＳＧ
層１３にエミッタ用開口１０３を形成する。この時の状
態を図３（ｂ）に示す。
【０１１３】引き続いて、８００℃で１５分間の熱処理
を行い、ｎ型単結晶シリコン層１１ａとＢＳＧ層１３と
の接触面を介して、ＢＳＧ層１３内のボロンをｎ型単結
晶シリコン層１１ａに拡散させる。このボロン拡散によ
りｎ型単結晶シリコン層１１ａは部分的にｐ+型に変わ
り、その箇所にｐ+型単結晶シリコン層１４が形成され
る。ｐ+型単結晶シリコン層１４は外部ベース領域とし
て動作する。ｎ型単結晶シリコン層１１ａのボロンの注
入されない部分は、ｎ型単結晶シリコン層からなるエミ
ッタ領域１１となる。また、それと同時に、ｎ型多結晶
シリコン層１２にもＢＳＧ層１３からボロンが拡散・注
入され、ｎ型多結晶シリコン層１２の全体がｐ+型に変
わる。その結果、ｐ+型多結晶シリコン層１５が形成さ
れる。この時の状態は図４（ａ）に示すようになる。
を行い、ｎ型単結晶シリコン層１１ａとＢＳＧ層１３と
の接触面を介して、ＢＳＧ層１３内のボロンをｎ型単結
晶シリコン層１１ａに拡散させる。このボロン拡散によ
りｎ型単結晶シリコン層１１ａは部分的にｐ+型に変わ
り、その箇所にｐ+型単結晶シリコン層１４が形成され
る。ｐ+型単結晶シリコン層１４は外部ベース領域とし
て動作する。ｎ型単結晶シリコン層１１ａのボロンの注
入されない部分は、ｎ型単結晶シリコン層からなるエミ
ッタ領域１１となる。また、それと同時に、ｎ型多結晶
シリコン層１２にもＢＳＧ層１３からボロンが拡散・注
入され、ｎ型多結晶シリコン層１２の全体がｐ+型に変
わる。その結果、ｐ+型多結晶シリコン層１５が形成さ
れる。この時の状態は図４（ａ）に示すようになる。
【０１１４】次に、ＢＳＧ層１３をマスクとして、ｎ-
型シリコン・エピタキシャル層３に燐を選択的にイオン
注入し、ｎ-型シリコン・エピタキシャル層３内の真性
ベース９の直下に位置する箇所に、自己整合的にｎ型コ
レクタ領域１６を形成する。この場合のイオン注入の条
件は、例えば、加速エネルギー２００ｋｅＶ、ドーズ量
４×１０12ｃｍ-2である。
型シリコン・エピタキシャル層３に燐を選択的にイオン
注入し、ｎ-型シリコン・エピタキシャル層３内の真性
ベース９の直下に位置する箇所に、自己整合的にｎ型コ
レクタ領域１６を形成する。この場合のイオン注入の条
件は、例えば、加速エネルギー２００ｋｅＶ、ドーズ量
４×１０12ｃｍ-2である。
【０１１５】その後、ＬＰＣＶＤにより、エミッタ領域
１１およびＢＳＧ層１３のそれぞれの表面に酸化シリコ
ン層（図示せず）を堆積させてから、その酸化シリコン
層を異方性ドライエッチングによりエッチバックし、ベ
ース用開口１０１の内部のＢＳＧ層１３の表面にのみ選
択的に残す。こうして、図４（ｂ）に示すように、酸化
シリコンよりなる酸化物側壁１７を形成する。
１１およびＢＳＧ層１３のそれぞれの表面に酸化シリコ
ン層（図示せず）を堆積させてから、その酸化シリコン
層を異方性ドライエッチングによりエッチバックし、ベ
ース用開口１０１の内部のＢＳＧ層１３の表面にのみ選
択的に残す。こうして、図４（ｂ）に示すように、酸化
シリコンよりなる酸化物側壁１７を形成する。
【０１１６】続いて、ＬＰＣＶＤ法により、ＢＳＧ層１
３上に基板１の全面にわたって、燐がドープされた多結
晶シリコン層（図示せず）を約２５０ｎｍの厚さに堆積
する。その後、その多結晶シリコン層をフォトリソグラ
フィと異方性エッチングによりパターン化し、図４
（ｂ）に示すように、ｎ+型多結晶シリコンからなるエ
ミッタ・コンタクト１８を形成する。このエミッタ・コ
ンタクト１８の底部は、ＢＳＧ層１３のエミッタ用開口
１０３を通じてエミッタ領域１１と接触しているが、外
部ベース領域１４とＢＳＧ層１３とは接触していない。
この時の状態は、図４（ｂ）に示す通りである。
３上に基板１の全面にわたって、燐がドープされた多結
晶シリコン層（図示せず）を約２５０ｎｍの厚さに堆積
する。その後、その多結晶シリコン層をフォトリソグラ
フィと異方性エッチングによりパターン化し、図４
（ｂ）に示すように、ｎ+型多結晶シリコンからなるエ
ミッタ・コンタクト１８を形成する。このエミッタ・コ
ンタクト１８の底部は、ＢＳＧ層１３のエミッタ用開口
１０３を通じてエミッタ領域１１と接触しているが、外
部ベース領域１４とＢＳＧ層１３とは接触していない。
この時の状態は、図４（ｂ）に示す通りである。
【０１１７】次に、図１に示すように、ＣＶＤ法によ
り、酸化シリコン層１９をＢＳＧ層１３上に形成する。
この酸化シリコン層１９は、エミッタ・コンタクト１８
を覆っている。そして、フォトリソグラフィと異方性ド
ライエッチングにより、酸化シリコン層１９の所定箇所
にエミッタ電極２０ａ、ベース電極２０ｂ、コレクタ電
極２０ｃの接続用の開口１０４、１０５、１０６を形成
する。
り、酸化シリコン層１９をＢＳＧ層１３上に形成する。
この酸化シリコン層１９は、エミッタ・コンタクト１８
を覆っている。そして、フォトリソグラフィと異方性ド
ライエッチングにより、酸化シリコン層１９の所定箇所
にエミッタ電極２０ａ、ベース電極２０ｂ、コレクタ電
極２０ｃの接続用の開口１０４、１０５、１０６を形成
する。
【０１１８】最後に、スパッタ法により、開口１０４、
１０５、１０６を形成した酸化シリコン層１９の表面に
アルミニウム合金層（図示せず）を形成した後、フォト
リソグラフィとドライエッチングによりそのアルミニウ
ム合金層をパターン化し、エミッタ電極２０ａ、ベース
電極２０ｂ、コレクタ電極２０ｃを形成する。エミッタ
電極２０ａは、開口１０４を介してエミッタ・コンタク
ト１８に接触し、ベース電極２０ｂは、開口１０５を介
してベース・コンタクト１０２に接触し、コレクタ電極
２０ｃは、開口１０６を介してコレクタ・コンタクト領
域５に接触している。
１０５、１０６を形成した酸化シリコン層１９の表面に
アルミニウム合金層（図示せず）を形成した後、フォト
リソグラフィとドライエッチングによりそのアルミニウ
ム合金層をパターン化し、エミッタ電極２０ａ、ベース
電極２０ｂ、コレクタ電極２０ｃを形成する。エミッタ
電極２０ａは、開口１０４を介してエミッタ・コンタク
ト１８に接触し、ベース電極２０ｂは、開口１０５を介
してベース・コンタクト１０２に接触し、コレクタ電極
２０ｃは、開口１０６を介してコレクタ・コンタクト領
域５に接触している。
【０１１９】以上の工程により、図１に示す第１実施形
態の半導体装置が完成する。
態の半導体装置が完成する。
【０１２０】この製造方法によれば、自己整合的に形成
されたヘテロ接合バイポーラトランジスタを備えた本発
明の第１実施形態の半導体装置が得られる。
されたヘテロ接合バイポーラトランジスタを備えた本発
明の第１実施形態の半導体装置が得られる。
【０１２１】（第２実施形態） ［構成］図５は、本発明の第２実施形態の半導体装置の
部分断面図を示す。この半導体装置の平面形状は、第１
実施形態のものと実質的に同じである。
部分断面図を示す。この半導体装置の平面形状は、第１
実施形態のものと実質的に同じである。
【０１２２】図５の半導体装置は、第１実施形態と同様
に、ベース・エミッタ間とベース・コレクタ間にヘテロ
接合を持つｎｐｎ型バイポーラ・トランジスタが形成さ
れたシリコン基体１００を備えている。この基体１００
は、図１に示した第１実施形態の半導体装置のシリコン
基体と同じ構成を持つので、図５において図１と同一ま
たは対応する要素には同じ符号を付してその説明を省略
する。
に、ベース・エミッタ間とベース・コレクタ間にヘテロ
接合を持つｎｐｎ型バイポーラ・トランジスタが形成さ
れたシリコン基体１００を備えている。この基体１００
は、図１に示した第１実施形態の半導体装置のシリコン
基体と同じ構成を持つので、図５において図１と同一ま
たは対応する要素には同じ符号を付してその説明を省略
する。
【０１２３】基体１００の表面、換言すればエピタキシ
ャル層３の表面は、酸化シリコン層３６で覆われてい
る。酸化シリコン層３６には、それを貫通する略矩形の
ベース・エミッタ用開口１３１が形成されており、その
開口１３１から基体１００の表面が露出している。開口
１３１は、基体１００に形成されたコレクタ領域１６に
ほぼ同心となるように重なっている。換言すれば、コレ
クタ領域１６は、酸化シリコン層３６を貫通する開口１
３１のほぼ中心に位置しており、コレクタ領域１６の全
体が開口１３１内にある。
ャル層３の表面は、酸化シリコン層３６で覆われてい
る。酸化シリコン層３６には、それを貫通する略矩形の
ベース・エミッタ用開口１３１が形成されており、その
開口１３１から基体１００の表面が露出している。開口
１３１は、基体１００に形成されたコレクタ領域１６に
ほぼ同心となるように重なっている。換言すれば、コレ
クタ領域１６は、酸化シリコン層３６を貫通する開口１
３１のほぼ中心に位置しており、コレクタ領域１６の全
体が開口１３１内にある。
【０１２４】酸化シリコン層３６の上には、ｐ+型多結
晶シリコン層３７が選択的に形成されている。ｐ+型多
結晶シリコン層３７はベース・コンタクト１０２の一部
を形成するので、開口１３１の近傍にのみ且つ開口１３
１を囲むように形成されている。多結晶シリコン層３７
には、それを貫通する略矩形のエミッタ用開口１３３が
形成されている。その開口１３３は、酸化シリコン層３
６の開口１３１とほぼ同心となるように配置されてい
る。開口１３３の面積が開口１３１の面積より小さいの
で、ｐ+型多結晶シリコン層３７は開口１３１の上にせ
り出している。
晶シリコン層３７が選択的に形成されている。ｐ+型多
結晶シリコン層３７はベース・コンタクト１０２の一部
を形成するので、開口１３１の近傍にのみ且つ開口１３
１を囲むように形成されている。多結晶シリコン層３７
には、それを貫通する略矩形のエミッタ用開口１３３が
形成されている。その開口１３３は、酸化シリコン層３
６の開口１３１とほぼ同心となるように配置されてい
る。開口１３３の面積が開口１３１の面積より小さいの
で、ｐ+型多結晶シリコン層３７は開口１３１の上にせ
り出している。
【０１２５】ｐ+型多結晶シリコン層３７の上には、窒
化シリコン層３８が形成されている。この窒化シリコン
層３８は、多結晶シリコン層３７の表面だけでなく、開
口１３３内にある多結晶シリコン層３７の側面も覆って
いる。従って、開口１３３の内部において、窒化シリコ
ン層３８はｐ+型多結晶シリコン層３７よりも内側にせ
り出している。酸化シリコン層３６のｐ+型多結晶シリ
コン層３７の形成されない表面も、窒化シリコン層３８
で覆われている。
化シリコン層３８が形成されている。この窒化シリコン
層３８は、多結晶シリコン層３７の表面だけでなく、開
口１３３内にある多結晶シリコン層３７の側面も覆って
いる。従って、開口１３３の内部において、窒化シリコ
ン層３８はｐ+型多結晶シリコン層３７よりも内側にせ
り出している。酸化シリコン層３６のｐ+型多結晶シリ
コン層３７の形成されない表面も、窒化シリコン層３８
で覆われている。
【０１２６】酸化シリコン層３６の開口１３１の内部で
は、基体１００の表面にｐ+型単結晶ＳｉＧｅ層からな
る真性ベース領域３９が形成されている。この真性ベー
ス領域３９は、開口１３１から露出した基体１００の表
面の全体を覆っている。また、この真性ベース領域３９
は、その下部に位置し相対的に高い不純物濃度の第１部
分３９ａと、その上部に位置し相対的に低い不純物濃度
の第２部分３９ｂとから構成される。第１部分３９ａ
は、その下縁から上縁までＧｅ濃度がほぼ同一の濃度プ
ロファイルを持つが、第２部分３９ｂは、その下縁から
上縁に向かってＧｅ濃度が徐々に減少する傾斜濃度プロ
ファイルを有している。
は、基体１００の表面にｐ+型単結晶ＳｉＧｅ層からな
る真性ベース領域３９が形成されている。この真性ベー
ス領域３９は、開口１３１から露出した基体１００の表
面の全体を覆っている。また、この真性ベース領域３９
は、その下部に位置し相対的に高い不純物濃度の第１部
分３９ａと、その上部に位置し相対的に低い不純物濃度
の第２部分３９ｂとから構成される。第１部分３９ａ
は、その下縁から上縁までＧｅ濃度がほぼ同一の濃度プ
ロファイルを持つが、第２部分３９ｂは、その下縁から
上縁に向かってＧｅ濃度が徐々に減少する傾斜濃度プロ
ファイルを有している。
【０１２７】ｐ+型単結晶ＳｉＧｅからなる真性ベース
領域３９の上には、ｎ型単結晶シリコンからなるエミッ
タ領域４１と、ｐ+型単結晶シリコンからなる外部ベー
ス領域４４と、ベース・コンタクト１０２の一部をなす
ｐ+型多結晶シリコン層４５と、ベース・コンタクト１
０２の他の一部をなすｐ+型多結晶ＳｉＧｅ層４０とが
形成されている。エミッタ領域４１は、開口１３１の中
央においてコレクタ領域１６に重なるように配置され、
その全周を外部ベース領域４４によって囲まれている。
エミッタ領域４１の平面形状は略矩形で、外部ベース領
域４４の平面形状は略矩形枠状である。外部ベース領域
４４は、その全周を略矩形枠状の平面形状を持つｐ+型
多結晶シリコン層４５によって囲まれている。ｐ+型多
結晶シリコン層４５は、その全周を略矩形枠状の平面形
状を持つｐ+型多結晶ＳｉＧｅ層４０によって囲まれて
いる。
領域３９の上には、ｎ型単結晶シリコンからなるエミッ
タ領域４１と、ｐ+型単結晶シリコンからなる外部ベー
ス領域４４と、ベース・コンタクト１０２の一部をなす
ｐ+型多結晶シリコン層４５と、ベース・コンタクト１
０２の他の一部をなすｐ+型多結晶ＳｉＧｅ層４０とが
形成されている。エミッタ領域４１は、開口１３１の中
央においてコレクタ領域１６に重なるように配置され、
その全周を外部ベース領域４４によって囲まれている。
エミッタ領域４１の平面形状は略矩形で、外部ベース領
域４４の平面形状は略矩形枠状である。外部ベース領域
４４は、その全周を略矩形枠状の平面形状を持つｐ+型
多結晶シリコン層４５によって囲まれている。ｐ+型多
結晶シリコン層４５は、その全周を略矩形枠状の平面形
状を持つｐ+型多結晶ＳｉＧｅ層４０によって囲まれて
いる。
【０１２８】エミッタ領域４１と外部ベース領域４４
は、同一の単結晶シリコン層の中央部と周辺部からそれ
ぞれ形成されている。外部ベース領域４４は、ｎ型の単
結晶シリコン層の周辺部にｐ型不純物を選択的にドープ
することにより形成され、ｐ型不純物をドープされない
中心部がエミッタ領域４１となる。
は、同一の単結晶シリコン層の中央部と周辺部からそれ
ぞれ形成されている。外部ベース領域４４は、ｎ型の単
結晶シリコン層の周辺部にｐ型不純物を選択的にドープ
することにより形成され、ｐ型不純物をドープされない
中心部がエミッタ領域４１となる。
【０１２９】ｐ+型多結晶ＳｉＧｅ層４０は、真性ベー
ス領域３９の周辺部上に位置し、開口１３１の内壁面に
沿って延在している。このｐ+型多結晶ＳｉＧｅ層４０
の底面は真性ベース領域３９に接触し、その外側面は開
口１３１の内壁面に接触し、その上面はｐ+型多結晶シ
リコン層３７の下面と窒化シリコン層３８の開口１３１
上にせり出した部分の下面に接触している。
ス領域３９の周辺部上に位置し、開口１３１の内壁面に
沿って延在している。このｐ+型多結晶ＳｉＧｅ層４０
の底面は真性ベース領域３９に接触し、その外側面は開
口１３１の内壁面に接触し、その上面はｐ+型多結晶シ
リコン層３７の下面と窒化シリコン層３８の開口１３１
上にせり出した部分の下面に接触している。
【０１３０】ｐ+型多結晶シリコン層４５は、ｐ+型多結
晶ＧｅＳｉ層４０と外部ベース領域４４の間に位置して
いる。ｐ+型多結晶シリコン層４５の傾斜した底面は外
部ベース領域４４に接触し、その外側面はｐ+型多結晶
ＳｉＧｅ層４０の内側面に接触し、その上面は窒化シリ
コン層３８の開口１３１上にせり出した部分の下面に接
触している。
晶ＧｅＳｉ層４０と外部ベース領域４４の間に位置して
いる。ｐ+型多結晶シリコン層４５の傾斜した底面は外
部ベース領域４４に接触し、その外側面はｐ+型多結晶
ＳｉＧｅ層４０の内側面に接触し、その上面は窒化シリ
コン層３８の開口１３１上にせり出した部分の下面に接
触している。
【０１３１】外部ベース領域４４は、真性ベース領域３
９に電気的に接続されているだけでなく、ｐ+型多結晶
シリコン層４５を介してｐ+型多結晶ＳｉＧｅ層４０に
電気的に接続され、さらにｐ+型多結晶シリコン層３７
に電気的に接続されている。真性ベース領域３９は、ｐ
+型多結晶ＳｉＧｅ層４０を介してｐ+型多結晶シリコン
層３７に電気的に接続されている。
９に電気的に接続されているだけでなく、ｐ+型多結晶
シリコン層４５を介してｐ+型多結晶ＳｉＧｅ層４０に
電気的に接続され、さらにｐ+型多結晶シリコン層３７
に電気的に接続されている。真性ベース領域３９は、ｐ
+型多結晶ＳｉＧｅ層４０を介してｐ+型多結晶シリコン
層３７に電気的に接続されている。
【０１３２】真性ベース領域３９に接触するｐ+型多結
晶ＳｉＧｅ層４０と、外部ベース領域４４に接触するｐ
+型多結晶シリコン層４５と、酸化シリコン層３６上の
ｐ+型多結晶シリコン層３７とが、ベース・コンタクト
１０２を構成する。
晶ＳｉＧｅ層４０と、外部ベース領域４４に接触するｐ
+型多結晶シリコン層４５と、酸化シリコン層３６上の
ｐ+型多結晶シリコン層３７とが、ベース・コンタクト
１０２を構成する。
【０１３３】エミッタ領域４１の上には、ｎ+型多結晶
シリコンからなるエミッタ・コンタクト４８が形成され
ている。エミッタ・コンタクト４８の底部は、エミッタ
領域４１に接触し、その頂部は窒化シリコン層３８の上
に突出している。外部ベース領域４４とエミッタ・コン
タクト４８と窒化シリコン層３８に囲まれた領域には、
ＢＳＧ層４３と、酸化物側壁としての酸化シリコン層４
７が形成されている。ＢＳＧ層４３は、酸化シリコン層
４７と外部ベース領域４４だけでなく、ｐ+型多結晶シ
リコン層４５と窒化シリコン層３８にも接触している。
酸化シリコン層４７は、エミッタ領域４１と外部ベース
領域４４とエミッタ・コンタクト４８に接触している。
シリコンからなるエミッタ・コンタクト４８が形成され
ている。エミッタ・コンタクト４８の底部は、エミッタ
領域４１に接触し、その頂部は窒化シリコン層３８の上
に突出している。外部ベース領域４４とエミッタ・コン
タクト４８と窒化シリコン層３８に囲まれた領域には、
ＢＳＧ層４３と、酸化物側壁としての酸化シリコン層４
７が形成されている。ＢＳＧ層４３は、酸化シリコン層
４７と外部ベース領域４４だけでなく、ｐ+型多結晶シ
リコン層４５と窒化シリコン層３８にも接触している。
酸化シリコン層４７は、エミッタ領域４１と外部ベース
領域４４とエミッタ・コンタクト４８に接触している。
【０１３４】窒化シリコン層３８の上には、エミッタ・
コンタクト４８を覆うように酸化シリコン層１９が形成
されている。酸化シリコン層１９の上には、エミッタ電
極２０ａ、ベース電極２０ｂ、およびコレクタ電極２０
ｃが形成されている。エミッタ電極２０ａは、エミッタ
コンタクト４８とエミッタ領域４１の直上に位置してい
る。ベース電極２０ｂは、コレクタ電極２０ｃから遠い
側においてベース・コンタクト１０２の直上に位置して
いる。コレクタ電極２０ｃは、コレクタ領域５の直上に
位置している。
コンタクト４８を覆うように酸化シリコン層１９が形成
されている。酸化シリコン層１９の上には、エミッタ電
極２０ａ、ベース電極２０ｂ、およびコレクタ電極２０
ｃが形成されている。エミッタ電極２０ａは、エミッタ
コンタクト４８とエミッタ領域４１の直上に位置してい
る。ベース電極２０ｂは、コレクタ電極２０ｃから遠い
側においてベース・コンタクト１０２の直上に位置して
いる。コレクタ電極２０ｃは、コレクタ領域５の直上に
位置している。
【０１３５】エミッタ電極２０ａは、酸化シリコン層１
９に形成された開口１３４を介してエミッタ・コンタク
ト４８に接触し、それによってエミッタ・コンタクト領
域４８を介してその下方のエミッタ領域４１に電気的に
接続されている。
９に形成された開口１３４を介してエミッタ・コンタク
ト４８に接触し、それによってエミッタ・コンタクト領
域４８を介してその下方のエミッタ領域４１に電気的に
接続されている。
【０１３６】ベース電極２０ｂは、酸化シリコン層１９
と窒化シリコン層３８を貫通する開口１３５を介してそ
の下方のベース・コンタクト１０２に接触し、それによ
ってベース・コンタクト１０２を介して、またベース・
コンタクト１０２と外部ベース領域１４とを介して、ベ
ース用開口１０１内にある真性ベース領域３９に電気的
に接続されている。
と窒化シリコン層３８を貫通する開口１３５を介してそ
の下方のベース・コンタクト１０２に接触し、それによ
ってベース・コンタクト１０２を介して、またベース・
コンタクト１０２と外部ベース領域１４とを介して、ベ
ース用開口１０１内にある真性ベース領域３９に電気的
に接続されている。
【０１３７】コレクタ電極２０ｃは、酸化シリコン層３
６、１９および窒化シリコン層３８を貫通する開口１３
６を介して下方のコレクタ・コンタクト領域５に接触
し、それによってコレクタ・コンタクト領域５とコレク
タ埋込層２ａを介してコレクタ領域１６に電気的に接続
されている。この第２実施形態においても、基体１００
の内部に形成されたコレクタ・コンタクト領域５とコレ
クタ埋込層２ａがコレクタ・コンタクトとして機能す
る。
６、１９および窒化シリコン層３８を貫通する開口１３
６を介して下方のコレクタ・コンタクト領域５に接触
し、それによってコレクタ・コンタクト領域５とコレク
タ埋込層２ａを介してコレクタ領域１６に電気的に接続
されている。この第２実施形態においても、基体１００
の内部に形成されたコレクタ・コンタクト領域５とコレ
クタ埋込層２ａがコレクタ・コンタクトとして機能す
る。
【０１３８】以上説明したように、本発明の第２実施形
態の半導体装置では、エミッタ領域４１がｎ型単結晶シ
リコンからなり、そのエミッタ領域４１と接触する真性
ベース領域３９と外部ベース領域４４とがそれぞれｐ+
型単結晶ＳｉＧｅとｐ+型単結晶シリコンからなってい
る。また、真性ベース領域３９のｐ型不純物濃度は、エ
ミッタ領域４１のｎ型不純物濃度よりも高い。従って、
当該半導体装置のヘテロ接合バイポーラトランジスタ
は、本来の低ベース抵抗、高電流増幅率という特徴を持
つ。
態の半導体装置では、エミッタ領域４１がｎ型単結晶シ
リコンからなり、そのエミッタ領域４１と接触する真性
ベース領域３９と外部ベース領域４４とがそれぞれｐ+
型単結晶ＳｉＧｅとｐ+型単結晶シリコンからなってい
る。また、真性ベース領域３９のｐ型不純物濃度は、エ
ミッタ領域４１のｎ型不純物濃度よりも高い。従って、
当該半導体装置のヘテロ接合バイポーラトランジスタ
は、本来の低ベース抵抗、高電流増幅率という特徴を持
つ。
【０１３９】また、エミッタ領域４１と真性ベース領域
３９のｐ−ｎヘテロ接合だけでなく、エミッタ領域４１
と外部ベース領域４４のｐ−ｎホモ接合にも多結晶部分
は存在しないため、エミッタ領域４１からベース領域３
９と４４に注入される電子が正孔との再結合によって生
成する再結合電流は、低く抑えられる。
３９のｐ−ｎヘテロ接合だけでなく、エミッタ領域４１
と外部ベース領域４４のｐ−ｎホモ接合にも多結晶部分
は存在しないため、エミッタ領域４１からベース領域３
９と４４に注入される電子が正孔との再結合によって生
成する再結合電流は、低く抑えられる。
【０１４０】その結果、当該ｎｐｎ型バイポーラトラン
ジスタの遮断周波数ｆTの低下が防止される。しかも、
ベース・コレクタ容量も低く抑えられる。すなわち、当
該ｎｐｎ型バイポーラトランジスタの電気的特性が向上
する。
ジスタの遮断周波数ｆTの低下が防止される。しかも、
ベース・コレクタ容量も低く抑えられる。すなわち、当
該ｎｐｎ型バイポーラトランジスタの電気的特性が向上
する。
【０１４１】まず、図６（ａ）に示すシリコン基体１０
０を作製する。その作製方法は、図２（ａ）に示した第
１実施形態の半導体装置の場合と同じであるため、ここ
ではその説明を省略する。
０を作製する。その作製方法は、図２（ａ）に示した第
１実施形態の半導体装置の場合と同じであるため、ここ
ではその説明を省略する。
【０１４２】続いて、図６（ａ）に示すように、基体１
００の表面に、厚さ１００ｎｍの酸化シリコン層３６を
形成する。この酸化シリコン層３６の厚さは、真性ベー
ス領域の厚さの（１／２）程度とするのが好ましい。そ
の酸化シリコン層３６の上に、ＣＶＤ法を用いて厚さ１
５０〜３５０ｎｍ（ここでは２５０ｎｍ）の多結晶シリ
コン層３７を堆積させる。続いて、イオン注入法により
多結晶シリコン層３７にボロンを導入し、その導電型を
ｐ+型に変更する。イオン注入の条件としては、多結晶
シリコン層３７を突き抜けない程度の加速エネルギーと
し、多結晶シリコン層３７の不純物濃度が約１×１０20
ｃｍ-3となる程度のドーズ量とする。この例では、加速
エネルギー１０ｋｅＶ、ドーズ量１×１０16ｃｍ-2であ
る。
００の表面に、厚さ１００ｎｍの酸化シリコン層３６を
形成する。この酸化シリコン層３６の厚さは、真性ベー
ス領域の厚さの（１／２）程度とするのが好ましい。そ
の酸化シリコン層３６の上に、ＣＶＤ法を用いて厚さ１
５０〜３５０ｎｍ（ここでは２５０ｎｍ）の多結晶シリ
コン層３７を堆積させる。続いて、イオン注入法により
多結晶シリコン層３７にボロンを導入し、その導電型を
ｐ+型に変更する。イオン注入の条件としては、多結晶
シリコン層３７を突き抜けない程度の加速エネルギーと
し、多結晶シリコン層３７の不純物濃度が約１×１０20
ｃｍ-3となる程度のドーズ量とする。この例では、加速
エネルギー１０ｋｅＶ、ドーズ量１×１０16ｃｍ-2であ
る。
【０１４３】こうしてｐ+型となった多結晶シリコン層
３７の上にパターン化されたフォトレジスト膜（図示せ
ず）を形成した後、そのフォトレジスト膜をマスクとし
て、公知の異方性ドライエッチング法により多結晶シリ
コン層３７を選択的に除去する。こうして、図６（ａ）
に示すように、ベース・コンタクト１０２を形成すべき
箇所にｐ+型多結晶シリコン層３７を残すと共に、ｐ+型
多結晶シリコン層３７を貫通する開口１３３を形成す
る。
３７の上にパターン化されたフォトレジスト膜（図示せ
ず）を形成した後、そのフォトレジスト膜をマスクとし
て、公知の異方性ドライエッチング法により多結晶シリ
コン層３７を選択的に除去する。こうして、図６（ａ）
に示すように、ベース・コンタクト１０２を形成すべき
箇所にｐ+型多結晶シリコン層３７を残すと共に、ｐ+型
多結晶シリコン層３７を貫通する開口１３３を形成す
る。
【０１４４】マスクとして用いたフォトレジスト膜を除
去した後、ＬＰＣＶＤ法を用いて厚さ３００ｎｍの窒化
シリコン層３８を堆積する。この窒化シリコン層３８
は、ｐ +型多結晶シリコン層３７とそこから露出した酸
化シリコン層３６を覆っている。この時の状態を図６
（ｂ）に示す。
去した後、ＬＰＣＶＤ法を用いて厚さ３００ｎｍの窒化
シリコン層３８を堆積する。この窒化シリコン層３８
は、ｐ +型多結晶シリコン層３７とそこから露出した酸
化シリコン層３６を覆っている。この時の状態を図６
（ｂ）に示す。
【０１４５】その後、フォトリソグラフィによりパター
ン化されたフォトレジスト膜をマスクとして、異方性ド
ライエッチングを行い、窒化シリコン層３８に開口を形
成する。こうして形成した窒化シリコン層３８の開口を
利用して、ＨＦ系の溶液を用いて下方にある酸化シリコ
ン層３６をウェットエッチングし、エピタキシャル層３
を露出させる。このウェットエッチングは等方性である
ので、酸化シリコン層３６は垂直方向（下方）だけでな
く水平方向（外方）にもエッチングが行われ、その結
果、酸化シリコン層３６に形成される開口１３１の面積
は、ｐ+型多結晶シリコン層３７に形成された開口１３
３の面積より大きくなり、ｐ+型多結晶シリコン層３７
が開口１３１の上に庇状にせり出す形状（いわゆる、オ
ーバーハング形状）が実現される。この時の状態を図７
（ａ）に示す。
ン化されたフォトレジスト膜をマスクとして、異方性ド
ライエッチングを行い、窒化シリコン層３８に開口を形
成する。こうして形成した窒化シリコン層３８の開口を
利用して、ＨＦ系の溶液を用いて下方にある酸化シリコ
ン層３６をウェットエッチングし、エピタキシャル層３
を露出させる。このウェットエッチングは等方性である
ので、酸化シリコン層３６は垂直方向（下方）だけでな
く水平方向（外方）にもエッチングが行われ、その結
果、酸化シリコン層３６に形成される開口１３１の面積
は、ｐ+型多結晶シリコン層３７に形成された開口１３
３の面積より大きくなり、ｐ+型多結晶シリコン層３７
が開口１３１の上に庇状にせり出す形状（いわゆる、オ
ーバーハング形状）が実現される。この時の状態を図７
（ａ）に示す。
【０１４６】次に、以下のようにして、ｐ+型単結晶Ｓ
ｉＧｅからなる真性ベース領域３９とｐ+型多結晶Ｓｉ
Ｇｅ層４０を、図７（ｂ）に示すように形成する。
ｉＧｅからなる真性ベース領域３９とｐ+型多結晶Ｓｉ
Ｇｅ層４０を、図７（ｂ）に示すように形成する。
【０１４７】まず、選択的エピタキシャル成長法を用い
て、アンドープのＳｉＧｅ合金層を結晶成長させる。具
体的には、ＬＰＣＶＤ法、ガスソースＭＢＥ法、ＵＨＶ
／ＣＶＤ法などを使用できる。ここではＵＨＶ／ＣＶＤ
法を使用する。成長条件は、例えば、基板温度が６０５
℃、ソースガスとしてのＳｉ2Ｈ6ガスとＧｅＨ4ガスと
Ｃｌ2ガスの流量がそれぞれ３ｓｃｃｍ、２ｓｃｃｍ、
０．０３ｓｃｃｍである。
て、アンドープのＳｉＧｅ合金層を結晶成長させる。具
体的には、ＬＰＣＶＤ法、ガスソースＭＢＥ法、ＵＨＶ
／ＣＶＤ法などを使用できる。ここではＵＨＶ／ＣＶＤ
法を使用する。成長条件は、例えば、基板温度が６０５
℃、ソースガスとしてのＳｉ2Ｈ6ガスとＧｅＨ4ガスと
Ｃｌ2ガスの流量がそれぞれ３ｓｃｃｍ、２ｓｃｃｍ、
０．０３ｓｃｃｍである。
【０１４８】この結晶成長工程により、開口１３１から
露出するｎ-型シリコン・エピタキシャル層３の表面か
ら上方にアンドープの単結晶ＳｉＧｅが成長し、そこに
アンドープの単結晶ＳｉＧｅ層３９ａが形成される。そ
れと同時に、ｐ+型多結晶シリコン層３７の開口１３１
内部にせり出した表面から水平方向内方にアンドープの
多結晶ＳｉＧｅが成長し、そこにアンドープ多結晶Ｓｉ
Ｇｅ層４０ａ形成される。アンドープ単結晶ＳｉＧｅ層
３９ａの上面の外周部とアンドープ多結晶ＳｉＧｅ層４
０ａの下面とは、開口１０１の内壁の近傍で互いに接続
される。
露出するｎ-型シリコン・エピタキシャル層３の表面か
ら上方にアンドープの単結晶ＳｉＧｅが成長し、そこに
アンドープの単結晶ＳｉＧｅ層３９ａが形成される。そ
れと同時に、ｐ+型多結晶シリコン層３７の開口１３１
内部にせり出した表面から水平方向内方にアンドープの
多結晶ＳｉＧｅが成長し、そこにアンドープ多結晶Ｓｉ
Ｇｅ層４０ａ形成される。アンドープ単結晶ＳｉＧｅ層
３９ａの上面の外周部とアンドープ多結晶ＳｉＧｅ層４
０ａの下面とは、開口１０１の内壁の近傍で互いに接続
される。
【０１４９】アンドープの単結晶ＳｉＧｅ層３９ａとア
ンドープ多結晶ＳｉＧｅ層４０ａのＧｅ濃度は、例えば
約１０％である。これらＳｉＧｅ層３９ａと４０ａの層
厚は、例えば約２５ｎｍであるが、後の工程で行われる
熱処理により欠陥が発生しない範囲で、これらの層の厚
さは大きくすることができる。
ンドープ多結晶ＳｉＧｅ層４０ａのＧｅ濃度は、例えば
約１０％である。これらＳｉＧｅ層３９ａと４０ａの層
厚は、例えば約２５ｎｍであるが、後の工程で行われる
熱処理により欠陥が発生しない範囲で、これらの層の厚
さは大きくすることができる。
【０１５０】続いて、ＵＨＶ／ＣＶＤ法を用いて、ｐ+
型ＳｉＧｅを選択的に結晶成長させる。ここでは、ソー
スガスとしてのＳｉ2Ｈ6ガス流量とＧｅＨ4ガス流量と
を調整しながら結晶を成長させる。ドーピング・ガスと
してはＢ2Ｈ6ガスを使用する。成長条件は、例えば、基
板温度が６０５℃、ソースガスとしてのＳｉ2Ｈ6ガスと
ＧｅＨ4ガスとＣｌ2ガスの流量がそれぞれ３ｓｃｃｍ、
２ｓｃｃｍ、０．０３ｓｃｃｍ、ドーピングガスとして
のＢ2Ｈ6ガス（１０％に希釈）の流量が５ｓｃｃｍであ
る。
型ＳｉＧｅを選択的に結晶成長させる。ここでは、ソー
スガスとしてのＳｉ2Ｈ6ガス流量とＧｅＨ4ガス流量と
を調整しながら結晶を成長させる。ドーピング・ガスと
してはＢ2Ｈ6ガスを使用する。成長条件は、例えば、基
板温度が６０５℃、ソースガスとしてのＳｉ2Ｈ6ガスと
ＧｅＨ4ガスとＣｌ2ガスの流量がそれぞれ３ｓｃｃｍ、
２ｓｃｃｍ、０．０３ｓｃｃｍ、ドーピングガスとして
のＢ2Ｈ6ガス（１０％に希釈）の流量が５ｓｃｃｍであ
る。
【０１５１】この結晶成長では、アンドープＳｉＧｅの
場合と同様にｐ+型ＳｉＧｅが成長するので、アンドー
プ単結晶ＳｉＧｅ層３９ａの上にｐ+型単結晶ＳｉＧｅ
層３９ｂが形成され、アンドープ多結晶ＳｉＧｅ層４０
ａの内面にｐ+型多結晶ＳｉＧｅ層４０ｂが形成され
る。ｐ+型単結晶ＳｉＧｅ層３９ｂの外周縁とｐ+型多結
晶ＳｉＧｅ層４０ｂの内周縁とは、アンドープ単結晶Ｓ
ｉＧｅ層３９ａとアンドープ多結晶ＳｉＧｅ層４０ａの
接続部の近傍で互いに接続される。
場合と同様にｐ+型ＳｉＧｅが成長するので、アンドー
プ単結晶ＳｉＧｅ層３９ａの上にｐ+型単結晶ＳｉＧｅ
層３９ｂが形成され、アンドープ多結晶ＳｉＧｅ層４０
ａの内面にｐ+型多結晶ＳｉＧｅ層４０ｂが形成され
る。ｐ+型単結晶ＳｉＧｅ層３９ｂの外周縁とｐ+型多結
晶ＳｉＧｅ層４０ｂの内周縁とは、アンドープ単結晶Ｓ
ｉＧｅ層３９ａとアンドープ多結晶ＳｉＧｅ層４０ａの
接続部の近傍で互いに接続される。
【０１５２】上記の条件下で結晶を成長させることによ
り、ｐ+型単結晶ＳｉＧｅ層３９ｂのＧｅ濃度に傾斜プ
ロファイルを持たせることができる。この例では、結晶
の成長方向（すなわち基板１から上方）に向かってＧｅ
の濃度が１０％から０％まで直線的に変化するようなプ
ロファイルとする。また、ｐ+型単結晶ＳｉＧｅ層３９
ｂとｐ+型多結晶ＳｉＧｅ層４０ｂの厚さとボロンの含
有量は、それぞれ例えば４０ｎｍ、５×１０19ｃｍ-3で
ある。この時の状態を図７（ｂ）に示す。
り、ｐ+型単結晶ＳｉＧｅ層３９ｂのＧｅ濃度に傾斜プ
ロファイルを持たせることができる。この例では、結晶
の成長方向（すなわち基板１から上方）に向かってＧｅ
の濃度が１０％から０％まで直線的に変化するようなプ
ロファイルとする。また、ｐ+型単結晶ＳｉＧｅ層３９
ｂとｐ+型多結晶ＳｉＧｅ層４０ｂの厚さとボロンの含
有量は、それぞれ例えば４０ｎｍ、５×１０19ｃｍ-3で
ある。この時の状態を図７（ｂ）に示す。
【０１５３】その後、８５０℃で２０分間の熱処理を行
うと、ｐ+型多結晶シリコン層３７からアンドープ多結
晶ＳｉＧｅ層４０ａにボロンが拡散し、ｐ+型となる。
その結果、ｐ+型多結晶ＳｉＧｅ層４０ａはｐ+型多結晶
ＳｉＧｅ層４０ｂと一体となって、ｐ+型多結晶ＳｉＧ
ｅ層４０が形成される。また、それと同時に、ｐ+型単
結晶ＳｉＧｅ層３９ｂからアンドープ単結晶ＳｉＧｅ層
３９ａへのボロンの拡散が行われ、アンドープ単結晶Ｓ
ｉＧｅ層３９ａもｐ+型となる。こうして、全体がｐ+型
単結晶ＳｉＧｅからなる真性ベース領域３９が形成され
る。
うと、ｐ+型多結晶シリコン層３７からアンドープ多結
晶ＳｉＧｅ層４０ａにボロンが拡散し、ｐ+型となる。
その結果、ｐ+型多結晶ＳｉＧｅ層４０ａはｐ+型多結晶
ＳｉＧｅ層４０ｂと一体となって、ｐ+型多結晶ＳｉＧ
ｅ層４０が形成される。また、それと同時に、ｐ+型単
結晶ＳｉＧｅ層３９ｂからアンドープ単結晶ＳｉＧｅ層
３９ａへのボロンの拡散が行われ、アンドープ単結晶Ｓ
ｉＧｅ層３９ａもｐ+型となる。こうして、全体がｐ+型
単結晶ＳｉＧｅからなる真性ベース領域３９が形成され
る。
【０１５４】さらに、ＵＨＶ／ＣＶＤ法により、基板温
度６０５℃、ソースガスＳｉ2Ｈ6（ガス流量３ｓｃｃ
ｍ）、ドーピング・ガスＰＨ3として、ｎ型シリコンを
エピタキシャル成長させる。この結晶成長により、図８
（ａ）に示すように、真性ベース領域３９の表面にはｎ
型単結晶シリコン層４１ａが形成され、ｐ+型多結晶Ｓ
ｉＧｅ層４０の内面にはｎ型多結晶シリコン層４２が形
成される。ｎ型単結晶シリコン層４１ａの外周縁とｎ型
多結晶シリコン層４２の下縁とは、真性ベース領域３９
とｐ+型多結晶ＳｉＧｅ層４０の接続部の近傍で互いに
接続される。ｎ型単結晶シリコン層４１ａおよびｎ型多
結晶シリコン層４２のリン濃度は、例えば約５×１０18
ｃｍ-3である。それらの層厚は、例えば３０ｎｍであ
る。この時の状態を図８（ａ）に示す。
度６０５℃、ソースガスＳｉ2Ｈ6（ガス流量３ｓｃｃ
ｍ）、ドーピング・ガスＰＨ3として、ｎ型シリコンを
エピタキシャル成長させる。この結晶成長により、図８
（ａ）に示すように、真性ベース領域３９の表面にはｎ
型単結晶シリコン層４１ａが形成され、ｐ+型多結晶Ｓ
ｉＧｅ層４０の内面にはｎ型多結晶シリコン層４２が形
成される。ｎ型単結晶シリコン層４１ａの外周縁とｎ型
多結晶シリコン層４２の下縁とは、真性ベース領域３９
とｐ+型多結晶ＳｉＧｅ層４０の接続部の近傍で互いに
接続される。ｎ型単結晶シリコン層４１ａおよびｎ型多
結晶シリコン層４２のリン濃度は、例えば約５×１０18
ｃｍ-3である。それらの層厚は、例えば３０ｎｍであ
る。この時の状態を図８（ａ）に示す。
【０１５５】次に、ＬＰＣＶＤ法を用いて厚さ１００ｎ
ｍのＢＳＧ層４３を堆積させる。このＢＳＧ層４３は、
窒化シリコン層３８だけでなくｎ型単結晶シリコン層４
１ａをも覆うように形成される。
ｍのＢＳＧ層４３を堆積させる。このＢＳＧ層４３は、
窒化シリコン層３８だけでなくｎ型単結晶シリコン層４
１ａをも覆うように形成される。
【０１５６】このＢＳＧ層４３のボロン含有量は、５〜
１２ｍｏｌ％とするのが好ましく、この実施形態では１
０ｍｏｌ％とする。ボロン含有量が５ｍｏｌ％未満の場
合、後の熱処理工程におけるボロン拡散の効率が低下す
るため、熱処理の温度が高くなるだけでなく処理時間も
長くなるからである。他方、ＢＳＧ層４３中に１２ｍｏ
ｌ％を超えるボロンを含有させることは困難であるから
である。
１２ｍｏｌ％とするのが好ましく、この実施形態では１
０ｍｏｌ％とする。ボロン含有量が５ｍｏｌ％未満の場
合、後の熱処理工程におけるボロン拡散の効率が低下す
るため、熱処理の温度が高くなるだけでなく処理時間も
長くなるからである。他方、ＢＳＧ層４３中に１２ｍｏ
ｌ％を超えるボロンを含有させることは困難であるから
である。
【０１５７】さらに、パターン化されたフォトレジスト
をマスクとして異方性ドライエッチングを行うと、図８
（ｂ）に示すように、開口１３３の内側にのみＢＳＧ層
４３が残る。この時の状態を図８（ｂ）に示す。
をマスクとして異方性ドライエッチングを行うと、図８
（ｂ）に示すように、開口１３３の内側にのみＢＳＧ層
４３が残る。この時の状態を図８（ｂ）に示す。
【０１５８】引き続いて、８００℃で１５分間の熱処理
を行い、ｎ型単結晶シリコン層１１ａとＢＳＧ層４３と
の接触面を介して、ＢＳＧ層４３内のボロンをｎ型単結
晶シリコン層４１ａに拡散させる。このボロン拡散によ
りｎ型単結晶シリコン層４１ａは部分的にｐ+型に変わ
り、その箇所にｐ+型単結晶シリコン層４４が形成され
る。ｐ+型単結晶シリコン層４４は外部ベース領域とし
て動作する。ｎ型単結晶シリコン層４１ａのボロンの注
入されない部分は、ｎ型単結晶シリコン層からなるエミ
ッタ領域４１となる。また、それと同時に、ｎ型多結晶
シリコン層４２にもＢＳＧ層４３からボロンが拡散・注
入され、ｎ型多結晶シリコン層４２の全体がｐ+型に変
わる。その結果、ｐ+型多結晶シリコン層４５が形成さ
れる。この時の状態は図９（ａ）に示すようになる。
を行い、ｎ型単結晶シリコン層１１ａとＢＳＧ層４３と
の接触面を介して、ＢＳＧ層４３内のボロンをｎ型単結
晶シリコン層４１ａに拡散させる。このボロン拡散によ
りｎ型単結晶シリコン層４１ａは部分的にｐ+型に変わ
り、その箇所にｐ+型単結晶シリコン層４４が形成され
る。ｐ+型単結晶シリコン層４４は外部ベース領域とし
て動作する。ｎ型単結晶シリコン層４１ａのボロンの注
入されない部分は、ｎ型単結晶シリコン層からなるエミ
ッタ領域４１となる。また、それと同時に、ｎ型多結晶
シリコン層４２にもＢＳＧ層４３からボロンが拡散・注
入され、ｎ型多結晶シリコン層４２の全体がｐ+型に変
わる。その結果、ｐ+型多結晶シリコン層４５が形成さ
れる。この時の状態は図９（ａ）に示すようになる。
【０１５９】次に、ＢＳＧ層４３をマスクとして、ｎ-
型シリコン・エピタキシャル層３に燐を選択的にイオン
注入し、ｎ-型シリコン・エピタキシャル層３内の真性
ベース９の直下に位置する箇所に、自己整合的にｎ型コ
レクタ領域１６を形成する。この場合のイオン注入の条
件は、例えば、加速エネルギー２００ｋｅＶ、ドーズ量
４×１０12ｃｍ-2である。
型シリコン・エピタキシャル層３に燐を選択的にイオン
注入し、ｎ-型シリコン・エピタキシャル層３内の真性
ベース９の直下に位置する箇所に、自己整合的にｎ型コ
レクタ領域１６を形成する。この場合のイオン注入の条
件は、例えば、加速エネルギー２００ｋｅＶ、ドーズ量
４×１０12ｃｍ-2である。
【０１６０】その後、ＬＰＣＶＤにより、窒化シリコン
層３８とそれより露出するエミッタ領域４１、外部ベー
ス領域４４、ＢＳＧ層４３の上に酸化シリコン層（図示
せず）を堆積させてから、その酸化シリコン層を異方性
ドライエッチングによりエッチバックし、開口１３３の
内部のＢＳＧ層４３の表面にのみ選択的に残す。こうし
て、図９（ｂ）に示すように、酸化シリコンよりなる酸
化物側壁４７を形成する。
層３８とそれより露出するエミッタ領域４１、外部ベー
ス領域４４、ＢＳＧ層４３の上に酸化シリコン層（図示
せず）を堆積させてから、その酸化シリコン層を異方性
ドライエッチングによりエッチバックし、開口１３３の
内部のＢＳＧ層４３の表面にのみ選択的に残す。こうし
て、図９（ｂ）に示すように、酸化シリコンよりなる酸
化物側壁４７を形成する。
【０１６１】続いて、ＬＰＣＶＤ法により、窒化シリコ
ン層３８上に基板１の全面にわたって、燐がドープされ
た多結晶シリコン層（図示せず）を約２５０ｎｍの厚さ
に堆積する。その後、その多結晶シリコン層をフォトリ
ソグラフィと異方性エッチングによりパターン化し、図
９（ｂ）に示すように、ｎ+型多結晶シリコンからなる
エミッタ・コンタクト４８を形成する。このエミッタ・
コンタクト４８の底部は、その下方のエミッタ領域１１
と接触しているが、外部ベース領域４４とＢＳＧ層４３
とは接触していない。この時の状態は、図９（ｂ）に示
す通りである。
ン層３８上に基板１の全面にわたって、燐がドープされ
た多結晶シリコン層（図示せず）を約２５０ｎｍの厚さ
に堆積する。その後、その多結晶シリコン層をフォトリ
ソグラフィと異方性エッチングによりパターン化し、図
９（ｂ）に示すように、ｎ+型多結晶シリコンからなる
エミッタ・コンタクト４８を形成する。このエミッタ・
コンタクト４８の底部は、その下方のエミッタ領域１１
と接触しているが、外部ベース領域４４とＢＳＧ層４３
とは接触していない。この時の状態は、図９（ｂ）に示
す通りである。
【０１６２】次に、図５に示すように、ＣＶＤ法によ
り、酸化シリコン層１９をＢＳＧ層１３上に形成する。
この酸化シリコン層１９は、エミッタ・コンタクト４８
を覆っている。そして、フォトリソグラフィと異方性ド
ライエッチングにより、酸化シリコン層１９の所定箇所
にエミッタ電極２０ａ、ベース電極２０ｂ、コレクタ電
極２０ｃの接続用の開口１３４、１３５、１３６を形成
する。
り、酸化シリコン層１９をＢＳＧ層１３上に形成する。
この酸化シリコン層１９は、エミッタ・コンタクト４８
を覆っている。そして、フォトリソグラフィと異方性ド
ライエッチングにより、酸化シリコン層１９の所定箇所
にエミッタ電極２０ａ、ベース電極２０ｂ、コレクタ電
極２０ｃの接続用の開口１３４、１３５、１３６を形成
する。
【０１６３】最後に、スパッタ法により、開口１３４、
１３５、１３６を形成した酸化シリコン層１９の表面に
アルミニウム合金層（図示せず）を形成した後、フォト
リソグラフィとドライエッチングによりそのアルミニウ
ム合金層をパターン化し、エミッタ電極２０ａ、ベース
電極２０ｂ、コレクタ電極２０ｃを形成する。エミッタ
電極２０ａは、開口１３４を介してエミッタ・コンタク
ト４８に接触し、ベース電極２０ｂは、開口１３５を介
してベース・コンタクト１０２に接触し、コレクタ電極
２０ｃは、開口１３６を介してコレクタ・コンタクト領
域５に接触している。
１３５、１３６を形成した酸化シリコン層１９の表面に
アルミニウム合金層（図示せず）を形成した後、フォト
リソグラフィとドライエッチングによりそのアルミニウ
ム合金層をパターン化し、エミッタ電極２０ａ、ベース
電極２０ｂ、コレクタ電極２０ｃを形成する。エミッタ
電極２０ａは、開口１３４を介してエミッタ・コンタク
ト４８に接触し、ベース電極２０ｂは、開口１３５を介
してベース・コンタクト１０２に接触し、コレクタ電極
２０ｃは、開口１３６を介してコレクタ・コンタクト領
域５に接触している。
【０１６４】以上の工程により、図５に示す第２実施形
態の半導体装置が完成する。
態の半導体装置が完成する。
【０１６５】この製造方法によれば、自己整合的に形成
されたヘテロ接合バイポーラトランジスタを備えた本発
明の第２実施形態の半導体装置が得られる。
されたヘテロ接合バイポーラトランジスタを備えた本発
明の第２実施形態の半導体装置が得られる。
【０１６６】（第３実施形態） ［構成］図１０は、本発明の第３実施形態の半導体装置
の部分断面図を示す。この半導体装置の平面形状は、第
１実施形態のものと実質的に同じである。
の部分断面図を示す。この半導体装置の平面形状は、第
１実施形態のものと実質的に同じである。
【０１６７】図１０の半導体装置は、第１および第２の
実施形態と同様に、ベース・エミッタ間とベース・コレ
クタ間にヘテロ接合を持つｎｐｎ型バイポーラ・トラン
ジスタが形成されたシリコン基体１００を備えている。
この基体１００は、図１に示した第１実施形態の半導体
装置のシリコン基体と同じ構成を持つので、図１０にお
いて図１と同一または対応する要素には同じ符号を付し
てその説明を省略する。
実施形態と同様に、ベース・エミッタ間とベース・コレ
クタ間にヘテロ接合を持つｎｐｎ型バイポーラ・トラン
ジスタが形成されたシリコン基体１００を備えている。
この基体１００は、図１に示した第１実施形態の半導体
装置のシリコン基体と同じ構成を持つので、図１０にお
いて図１と同一または対応する要素には同じ符号を付し
てその説明を省略する。
【０１６８】基体１００の表面、換言すればエピタキシ
ャル層３の表面は、酸化シリコン層３６で覆われてい
る。酸化シリコン層３６には、それを貫通する略矩形の
ベース・エミッタ用開口１３１が形成されており、その
開口１３１から基体１００の表面が露出している。開口
１３１は、基体１００に形成されたコレクタ領域１６に
ほぼ同心となるように重なっている。換言すれば、コレ
クタ領域１６は、酸化シリコン層３６を貫通する開口１
３１のほぼ中心に位置しており、コレクタ領域１６の全
体が開口１３１内にある。
ャル層３の表面は、酸化シリコン層３６で覆われてい
る。酸化シリコン層３６には、それを貫通する略矩形の
ベース・エミッタ用開口１３１が形成されており、その
開口１３１から基体１００の表面が露出している。開口
１３１は、基体１００に形成されたコレクタ領域１６に
ほぼ同心となるように重なっている。換言すれば、コレ
クタ領域１６は、酸化シリコン層３６を貫通する開口１
３１のほぼ中心に位置しており、コレクタ領域１６の全
体が開口１３１内にある。
【０１６９】酸化シリコン層３６の上には、ｐ+型多結
晶シリコン層３７が選択的に形成されている。ｐ+型多
結晶シリコン層３７はベース・コンタクト１０２の一部
を形成するので、開口１３１の近傍にのみ且つ開口１３
１を囲むように形成されている。ｐ+型多結晶シリコン
層３７の上には、窒化シリコン層５８が形成されてい
る。酸化シリコン層３６のｐ+型多結晶シリコン層３７
の形成されない表面も、窒化シリコン層５８で覆われて
いる。
晶シリコン層３７が選択的に形成されている。ｐ+型多
結晶シリコン層３７はベース・コンタクト１０２の一部
を形成するので、開口１３１の近傍にのみ且つ開口１３
１を囲むように形成されている。ｐ+型多結晶シリコン
層３７の上には、窒化シリコン層５８が形成されてい
る。酸化シリコン層３６のｐ+型多結晶シリコン層３７
の形成されない表面も、窒化シリコン層５８で覆われて
いる。
【０１７０】酸化シリコン層３６の開口１３１とほぼ同
心となるように、ｐ+型多結晶シリコン層３７と窒化シ
リコン層５８を貫通する略矩形の開口１５３が形成され
ている。窒化シリコン層５８は、第２実施形態の場合と
は異なり、多結晶シリコン層３７の表面だけを覆ってい
る。従って、窒化シリコン層５８はｐ+型多結晶シリコ
ン層３７と同じ位置に内周縁を有している。
心となるように、ｐ+型多結晶シリコン層３７と窒化シ
リコン層５８を貫通する略矩形の開口１５３が形成され
ている。窒化シリコン層５８は、第２実施形態の場合と
は異なり、多結晶シリコン層３７の表面だけを覆ってい
る。従って、窒化シリコン層５８はｐ+型多結晶シリコ
ン層３７と同じ位置に内周縁を有している。
【０１７１】酸化シリコン層３６の開口１３１の内部で
は、基体１００の表面にｐ+型単結晶ＳｉＧｅ層からな
る真性ベース領域３９が形成されている。この真性ベー
ス領域３９は、開口１３１から露出した基体１００の表
面の全体を覆っている。また、この真性ベース領域３９
は、その下部に位置し相対的に高い不純物濃度の第１部
分３９ａと、その上部に位置し相対的に低い不純物濃度
の第２部分３９ｂとから構成される。第１部分３９ａ
は、その下縁から上縁までＧｅ濃度がほぼ同一の濃度プ
ロファイルを持つが、第２部分３９ｂは、その下縁から
上縁に向かってＧｅ濃度が徐々に減少する傾斜濃度プロ
ファイルを有している。この構成は、第２実施形態と実
質的に同じである。
は、基体１００の表面にｐ+型単結晶ＳｉＧｅ層からな
る真性ベース領域３９が形成されている。この真性ベー
ス領域３９は、開口１３１から露出した基体１００の表
面の全体を覆っている。また、この真性ベース領域３９
は、その下部に位置し相対的に高い不純物濃度の第１部
分３９ａと、その上部に位置し相対的に低い不純物濃度
の第２部分３９ｂとから構成される。第１部分３９ａ
は、その下縁から上縁までＧｅ濃度がほぼ同一の濃度プ
ロファイルを持つが、第２部分３９ｂは、その下縁から
上縁に向かってＧｅ濃度が徐々に減少する傾斜濃度プロ
ファイルを有している。この構成は、第２実施形態と実
質的に同じである。
【０１７２】ｐ+型単結晶ＳｉＧｅからなる真性ベース
領域３９の上には、ｎ型単結晶シリコンからなるエミッ
タ領域４１と、ｐ+型単結晶シリコンからなる外部ベー
ス領域４４と、ベースコンタクト１０２の一部をなすｐ
+型多結晶シリコン層５５と、ベースコンタクト１０２
の他の一部をなすｐ+型多結晶ＳｉＧｅ層５０とが形成
されている。エミッタ領域４１は、開口１３１の中央に
おいてコレクタ領域１６に重なるように配置され、その
全周を外部ベース領域４４によって囲まれている。エミ
ッタ領域４１の平面形状は略矩形で、外部ベース領域４
４の平面形状は略矩形枠状である。外部ベース領域４４
は、その全周を略矩形枠状の平面形状を持つｐ+型多結
晶シリコン層５５によって囲まれている。ｐ+型多結晶
シリコン層５５は、そのほぼ全周を略矩形枠状の平面形
状を持つｐ+型多結晶ＳｉＧｅ層５０によって囲まれて
いる。
領域３９の上には、ｎ型単結晶シリコンからなるエミッ
タ領域４１と、ｐ+型単結晶シリコンからなる外部ベー
ス領域４４と、ベースコンタクト１０２の一部をなすｐ
+型多結晶シリコン層５５と、ベースコンタクト１０２
の他の一部をなすｐ+型多結晶ＳｉＧｅ層５０とが形成
されている。エミッタ領域４１は、開口１３１の中央に
おいてコレクタ領域１６に重なるように配置され、その
全周を外部ベース領域４４によって囲まれている。エミ
ッタ領域４１の平面形状は略矩形で、外部ベース領域４
４の平面形状は略矩形枠状である。外部ベース領域４４
は、その全周を略矩形枠状の平面形状を持つｐ+型多結
晶シリコン層５５によって囲まれている。ｐ+型多結晶
シリコン層５５は、そのほぼ全周を略矩形枠状の平面形
状を持つｐ+型多結晶ＳｉＧｅ層５０によって囲まれて
いる。
【０１７３】エミッタ領域４１と外部ベース領域４４
は、同一の単結晶シリコン層の中央部と周辺部からそれ
ぞれ形成されている。外部ベース領域４４は、ｎ型の単
結晶シリコン層の周辺部にｐ型不純物を選択的にドープ
することにより形成され、ｐ型不純物をドープされない
中心部がエミッタ領域４１となる。
は、同一の単結晶シリコン層の中央部と周辺部からそれ
ぞれ形成されている。外部ベース領域４４は、ｎ型の単
結晶シリコン層の周辺部にｐ型不純物を選択的にドープ
することにより形成され、ｐ型不純物をドープされない
中心部がエミッタ領域４１となる。
【０１７４】ｐ+型多結晶ＳｉＧｅ層５０は、真性ベー
ス領域３９の周辺部上に位置し、開口１３１の内壁面に
沿って延在している。このｐ+型多結晶ＳｉＧｅ層５０
の底面は真性ベース領域３９に接触し、その外側面は開
口１３１の内壁面に接触し、その上面はｐ+型多結晶シ
リコン層３７の開口１３１上にせり出した部分の下面と
内側面に接触している。
ス領域３９の周辺部上に位置し、開口１３１の内壁面に
沿って延在している。このｐ+型多結晶ＳｉＧｅ層５０
の底面は真性ベース領域３９に接触し、その外側面は開
口１３１の内壁面に接触し、その上面はｐ+型多結晶シ
リコン層３７の開口１３１上にせり出した部分の下面と
内側面に接触している。
【０１７５】ｐ+型多結晶シリコン層５５は、ｐ+型多結
晶ＧｅＳｉ層５０と外部ベース領域４４の間に位置して
いる。ｐ+型多結晶シリコン層５５の傾斜した底面は外
部ベース領域４４に接触し、その外側面はｐ+型多結晶
ＳｉＧｅ層５０の内側面に接触し、その上面は後述する
側壁としての酸化シリコン層４７に接触している。
晶ＧｅＳｉ層５０と外部ベース領域４４の間に位置して
いる。ｐ+型多結晶シリコン層５５の傾斜した底面は外
部ベース領域４４に接触し、その外側面はｐ+型多結晶
ＳｉＧｅ層５０の内側面に接触し、その上面は後述する
側壁としての酸化シリコン層４７に接触している。
【０１７６】外部ベース領域４４は、真性ベース領域３
９に電気的に接続されているだけでなく、ｐ+型多結晶
シリコン層５５を介してｐ+型多結晶ＳｉＧｅ層５０に
電気的に接続され、さらにｐ+型多結晶シリコン層３７
に電気的に接続されている。真性ベース領域３９は、ｐ
+型多結晶ＳｉＧｅ層５０を介してｐ+型多結晶シリコン
層３７に電気的に接続されている。
９に電気的に接続されているだけでなく、ｐ+型多結晶
シリコン層５５を介してｐ+型多結晶ＳｉＧｅ層５０に
電気的に接続され、さらにｐ+型多結晶シリコン層３７
に電気的に接続されている。真性ベース領域３９は、ｐ
+型多結晶ＳｉＧｅ層５０を介してｐ+型多結晶シリコン
層３７に電気的に接続されている。
【０１７７】真性ベース領域３９に接触するｐ+型多結
晶ＳｉＧｅ層５０と、外部ベース領域４４に接触するｐ
+型多結晶シリコン層５５と、酸化シリコン層３６上の
ｐ+型多結晶シリコン層３７とが、ベース・コンタクト
１０２を構成する。
晶ＳｉＧｅ層５０と、外部ベース領域４４に接触するｐ
+型多結晶シリコン層５５と、酸化シリコン層３６上の
ｐ+型多結晶シリコン層３７とが、ベース・コンタクト
１０２を構成する。
【０１７８】エミッタ領域４１の上には、ｎ+型多結晶
シリコンからなるエミッタ・コンタクト４８が形成され
ている。エミッタ・コンタクト４８の底部は、エミッタ
領域４１に接触し、その頂部は窒化シリコン層５８の上
に突出している。外部ベース領域４４とエミッタ・コン
タクト４８と窒化シリコン層５８に囲まれた領域には、
ＢＳＧ層４３と、酸化物側壁としての酸化シリコン層４
７が形成されている。ＢＳＧ層４３は、酸化シリコン層
４７と外部ベース領域４４だけでなく、ｐ+型多結晶シ
リコン層５５と窒化シリコン層５８にも接触している。
酸化シリコン層４７は、エミッタ領域４１と外部ベース
領域４４とエミッタ・コンタクト４８に接触している。
シリコンからなるエミッタ・コンタクト４８が形成され
ている。エミッタ・コンタクト４８の底部は、エミッタ
領域４１に接触し、その頂部は窒化シリコン層５８の上
に突出している。外部ベース領域４４とエミッタ・コン
タクト４８と窒化シリコン層５８に囲まれた領域には、
ＢＳＧ層４３と、酸化物側壁としての酸化シリコン層４
７が形成されている。ＢＳＧ層４３は、酸化シリコン層
４７と外部ベース領域４４だけでなく、ｐ+型多結晶シ
リコン層５５と窒化シリコン層５８にも接触している。
酸化シリコン層４７は、エミッタ領域４１と外部ベース
領域４４とエミッタ・コンタクト４８に接触している。
【０１７９】窒化シリコン層５８の上には、エミッタ・
コンタクト４８を覆うように酸化シリコン層１９が形成
されている。酸化シリコン層１９の上には、エミッタ電
極２０ａ、ベース電極２０ｂ、およびコレクタ電極２０
ｃが形成されている。エミッタ電極２０ａは、エミッタ
コンタクト４８とエミッタ領域４１の直上に位置してい
る。ベース電極２０ｂは、コレクタ電極２０ｃから遠い
側においてベース・コンタクト１０２の直上に位置して
いる。コレクタ電極２０ｃは、コレクタ領域５の直上に
位置している。
コンタクト４８を覆うように酸化シリコン層１９が形成
されている。酸化シリコン層１９の上には、エミッタ電
極２０ａ、ベース電極２０ｂ、およびコレクタ電極２０
ｃが形成されている。エミッタ電極２０ａは、エミッタ
コンタクト４８とエミッタ領域４１の直上に位置してい
る。ベース電極２０ｂは、コレクタ電極２０ｃから遠い
側においてベース・コンタクト１０２の直上に位置して
いる。コレクタ電極２０ｃは、コレクタ領域５の直上に
位置している。
【０１８０】エミッタ電極２０ａは、酸化シリコン層１
９に形成された開口１５４を介してエミッタ・コンタク
ト４８に接触し、それによってエミッタ・コンタクト領
域４８を介してその下方のエミッタ領域４１に電気的に
接続されている。
９に形成された開口１５４を介してエミッタ・コンタク
ト４８に接触し、それによってエミッタ・コンタクト領
域４８を介してその下方のエミッタ領域４１に電気的に
接続されている。
【０１８１】ベース電極２０ｂは、酸化シリコン層１９
と窒化シリコン層５８を貫通する開口１５５を介してそ
の下方のベース・コンタクト１０２に接触し、それによ
ってベース・コンタクト１０２を介して、またベース・
コンタクト１０２と外部ベース領域１４とを介して、ベ
ース用開口１０１内にある真性ベース領域３９に電気的
に接続されている。
と窒化シリコン層５８を貫通する開口１５５を介してそ
の下方のベース・コンタクト１０２に接触し、それによ
ってベース・コンタクト１０２を介して、またベース・
コンタクト１０２と外部ベース領域１４とを介して、ベ
ース用開口１０１内にある真性ベース領域３９に電気的
に接続されている。
【０１８２】コレクタ電極２０ｃは、酸化シリコン層３
６、１９および窒化シリコン層５８を貫通する開口１５
６を介して下方のコレクタ・コンタクト領域５に接触
し、それによってコレクタ・コンタクト領域５とコレク
タ埋込層２ａを介してコレクタ領域１６に電気的に接続
されている。この第３実施形態においても、基体１００
の内部に形成されたコレクタ・コンタクト領域５とコレ
クタ埋込層２ａがコレクタ・コンタクトとして機能す
る。
６、１９および窒化シリコン層５８を貫通する開口１５
６を介して下方のコレクタ・コンタクト領域５に接触
し、それによってコレクタ・コンタクト領域５とコレク
タ埋込層２ａを介してコレクタ領域１６に電気的に接続
されている。この第３実施形態においても、基体１００
の内部に形成されたコレクタ・コンタクト領域５とコレ
クタ埋込層２ａがコレクタ・コンタクトとして機能す
る。
【０１８３】以上説明したように、本発明の第３実施形
態の半導体装置では、エミッタ領域４１がｎ型単結晶シ
リコンからなり、そのエミッタ領域４１と接触する真性
ベース領域３９と外部ベース領域４４とがそれぞれｐ+
型単結晶ＳｉＧｅとｐ+型単結晶シリコンからなってい
る。また、真性ベース領域３９のｐ型不純物濃度は、エ
ミッタ領域４１のｎ型不純物濃度よりも高い。従って、
当該半導体装置のヘテロ接合バイポーラトランジスタ
は、本来の低ベース抵抗、高電流増幅率という特徴を持
つ。
態の半導体装置では、エミッタ領域４１がｎ型単結晶シ
リコンからなり、そのエミッタ領域４１と接触する真性
ベース領域３９と外部ベース領域４４とがそれぞれｐ+
型単結晶ＳｉＧｅとｐ+型単結晶シリコンからなってい
る。また、真性ベース領域３９のｐ型不純物濃度は、エ
ミッタ領域４１のｎ型不純物濃度よりも高い。従って、
当該半導体装置のヘテロ接合バイポーラトランジスタ
は、本来の低ベース抵抗、高電流増幅率という特徴を持
つ。
【０１８４】また、エミッタ領域４１と真性ベース領域
３９のｐ−ｎヘテロ接合だけでなく、エミッタ領域４１
と外部ベース領域４４のｐ−ｎホモ接合にも多結晶部分
は存在しないため、エミッタ領域４１からベース領域３
９と４４に注入される電子が正孔との再結合によって生
成する再結合電流は、低く抑えられる。
３９のｐ−ｎヘテロ接合だけでなく、エミッタ領域４１
と外部ベース領域４４のｐ−ｎホモ接合にも多結晶部分
は存在しないため、エミッタ領域４１からベース領域３
９と４４に注入される電子が正孔との再結合によって生
成する再結合電流は、低く抑えられる。
【０１８５】その結果、当該ｎｐｎ型バイポーラトラン
ジスタの遮断周波数ｆTの低下が防止される。しかも、
ベース・コレクタ容量も低く抑えられる。すなわち、当
該ｎｐｎ型バイポーラトランジスタの電気的特性が向上
する。
ジスタの遮断周波数ｆTの低下が防止される。しかも、
ベース・コレクタ容量も低く抑えられる。すなわち、当
該ｎｐｎ型バイポーラトランジスタの電気的特性が向上
する。
【０１８６】まず、図１１（ａ）に示すシリコン基体１
００を作製する。その作製方法は、図２（ａ）に示した
第１実施形態の半導体装置の場合と同じであるため、こ
こではその説明を省略する。
００を作製する。その作製方法は、図２（ａ）に示した
第１実施形態の半導体装置の場合と同じであるため、こ
こではその説明を省略する。
【０１８７】続いて、図１１（ｂ）に示すように、基体
１００の表面に、厚さ１００ｎｍの酸化シリコン層３６
を形成する。この酸化シリコン層３６の厚さは、真性ベ
ース領域の厚さの（１／２）程度とするのが好ましい。
その酸化シリコン層３６の上に、ＣＶＤ法を用いて厚さ
１５０〜３５０ｎｍ（ここでは２５０ｎｍ）の多結晶シ
リコン層３７を堆積させる。続いて、イオン注入法によ
り多結晶シリコン層３７にボロンを導入し、その導電型
をｐ+型に変更する。イオン注入の条件としては、多結
晶シリコン層３７を突き抜けない程度の加速エネルギー
とし、多結晶シリコン層３７の不純物濃度が約１×１０
20ｃｍ-3となる程度のドーズ量とする。この例では、加
速エネルギー１０ｋｅＶ、ドーズ量１×１０16ｃｍ-2で
ある。
１００の表面に、厚さ１００ｎｍの酸化シリコン層３６
を形成する。この酸化シリコン層３６の厚さは、真性ベ
ース領域の厚さの（１／２）程度とするのが好ましい。
その酸化シリコン層３６の上に、ＣＶＤ法を用いて厚さ
１５０〜３５０ｎｍ（ここでは２５０ｎｍ）の多結晶シ
リコン層３７を堆積させる。続いて、イオン注入法によ
り多結晶シリコン層３７にボロンを導入し、その導電型
をｐ+型に変更する。イオン注入の条件としては、多結
晶シリコン層３７を突き抜けない程度の加速エネルギー
とし、多結晶シリコン層３７の不純物濃度が約１×１０
20ｃｍ-3となる程度のドーズ量とする。この例では、加
速エネルギー１０ｋｅＶ、ドーズ量１×１０16ｃｍ-2で
ある。
【０１８８】こうしてｐ+型となった多結晶シリコン層
３７の上に、パターン化されたフォトレジスト膜（図示
せず）を形成した後、そのフォトレジスト膜をマスクと
して、公知の異方性ドライエッチング法により多結晶シ
リコン層３７を選択的に除去する。こうして、ベース・
コンタクト１０２を形成すべき箇所にｐ+型多結晶シリ
コン層３７を残す。
３７の上に、パターン化されたフォトレジスト膜（図示
せず）を形成した後、そのフォトレジスト膜をマスクと
して、公知の異方性ドライエッチング法により多結晶シ
リコン層３７を選択的に除去する。こうして、ベース・
コンタクト１０２を形成すべき箇所にｐ+型多結晶シリ
コン層３７を残す。
【０１８９】次に、こうしてパターン化されたｐ+型多
結晶シリコン層３７の上に、ＬＰＣＶＤ法を用いて厚さ
３００ｎｍの窒化シリコン層５８を堆積する。この窒化
シリコン層５８は、ｐ+型多結晶シリコン層３７とそこ
から露出した酸化シリコン層３６を覆っている。
結晶シリコン層３７の上に、ＬＰＣＶＤ法を用いて厚さ
３００ｎｍの窒化シリコン層５８を堆積する。この窒化
シリコン層５８は、ｐ+型多結晶シリコン層３７とそこ
から露出した酸化シリコン層３６を覆っている。
【０１９０】その後、窒化シリコン層５８の表面に、フ
ォトリソグラフィによりパターン化されたフォトレジス
ト膜を形成する。そして、このフォトレジスト膜をマス
クとして窒化シリコン層５８とｐ+型多結晶シリコン層
３７の異方性ドライエッチングを行い、図１１（ｂ）に
示すような、窒化シリコン層５８とｐ+型多結晶シリコ
ン層３７を貫通する開口１５３を形成する。
ォトリソグラフィによりパターン化されたフォトレジス
ト膜を形成する。そして、このフォトレジスト膜をマス
クとして窒化シリコン層５８とｐ+型多結晶シリコン層
３７の異方性ドライエッチングを行い、図１１（ｂ）に
示すような、窒化シリコン層５８とｐ+型多結晶シリコ
ン層３７を貫通する開口１５３を形成する。
【０１９１】さらに、こうして形成した窒化シリコン層
５８の開口を利用して、ＨＦ系の溶液を用いて下方にあ
る酸化シリコン層３６をウェットエッチングし、エピタ
キシャル層３を露出させる。このウェットエッチングは
等方性であるので、酸化シリコン層３６は垂直方向（下
方）だけでなく水平方向（外方）にもエッチングが行わ
れ、その結果、酸化シリコン層３６に形成される開口１
３１の面積は、ｐ+型多結晶シリコン層３７と窒化シリ
コン層５８に形成された開口１５３の面積より大きくな
り、ｐ+型多結晶シリコン層３７と窒化シリコン層５８
が開口１３１の上に庇状にせり出す形状（いわゆる、オ
ーバーハング形状）が実現される。この時の状態を図１
１（ｂ）に示す。
５８の開口を利用して、ＨＦ系の溶液を用いて下方にあ
る酸化シリコン層３６をウェットエッチングし、エピタ
キシャル層３を露出させる。このウェットエッチングは
等方性であるので、酸化シリコン層３６は垂直方向（下
方）だけでなく水平方向（外方）にもエッチングが行わ
れ、その結果、酸化シリコン層３６に形成される開口１
３１の面積は、ｐ+型多結晶シリコン層３７と窒化シリ
コン層５８に形成された開口１５３の面積より大きくな
り、ｐ+型多結晶シリコン層３７と窒化シリコン層５８
が開口１３１の上に庇状にせり出す形状（いわゆる、オ
ーバーハング形状）が実現される。この時の状態を図１
１（ｂ）に示す。
【０１９２】次に、以下のようにして、ｐ+型単結晶Ｓ
ｉＧｅからなる真性ベース領域３９とｐ+型多結晶Ｓｉ
Ｇｅ層５０を、図１２（ａ）に示すように形成する。
ｉＧｅからなる真性ベース領域３９とｐ+型多結晶Ｓｉ
Ｇｅ層５０を、図１２（ａ）に示すように形成する。
【０１９３】まず、選択的エピタキシャル成長法を用い
て、アンドープのＳｉＧｅ合金層を結晶成長させる。具
体的には、ＬＰＣＶＤ法、ガスソースＭＢＥ法、ＵＨＶ
／ＣＶＤ法などを使用できる。ここではＵＨＶ／ＣＶＤ
法を使用する。成長条件は、基板温度６０５℃、Ｓｉ2
Ｈ6ガス流量３ｓｃｃｍ、ＧｅＨ4ガス流量２ｓｃｃｍで
ある。
て、アンドープのＳｉＧｅ合金層を結晶成長させる。具
体的には、ＬＰＣＶＤ法、ガスソースＭＢＥ法、ＵＨＶ
／ＣＶＤ法などを使用できる。ここではＵＨＶ／ＣＶＤ
法を使用する。成長条件は、基板温度６０５℃、Ｓｉ2
Ｈ6ガス流量３ｓｃｃｍ、ＧｅＨ4ガス流量２ｓｃｃｍで
ある。
【０１９４】この結晶成長工程により、開口１３１から
露出するｎ-型シリコン・エピタキシャル層３の表面か
ら上方にアンドープの単結晶ＳｉＧｅが成長し、そこに
アンドープの単結晶ＳｉＧｅ層３９ａが形成される。そ
れと同時に、ｐ+型多結晶シリコン層３７の開口１３１
内部にせり出した部分から下方および水平方向内方にア
ンドープの多結晶ＳｉＧｅが成長し、そこにアンドープ
多結晶ＳｉＧｅ層５０ａが形成される。アンドープ単結
晶ＳｉＧｅ層３９ａの上面の外周部とアンドープ多結晶
ＳｉＧｅ層５０ａの下面とは、開口１０１の内壁の近傍
では互いに接続されない。
露出するｎ-型シリコン・エピタキシャル層３の表面か
ら上方にアンドープの単結晶ＳｉＧｅが成長し、そこに
アンドープの単結晶ＳｉＧｅ層３９ａが形成される。そ
れと同時に、ｐ+型多結晶シリコン層３７の開口１３１
内部にせり出した部分から下方および水平方向内方にア
ンドープの多結晶ＳｉＧｅが成長し、そこにアンドープ
多結晶ＳｉＧｅ層５０ａが形成される。アンドープ単結
晶ＳｉＧｅ層３９ａの上面の外周部とアンドープ多結晶
ＳｉＧｅ層５０ａの下面とは、開口１０１の内壁の近傍
では互いに接続されない。
【０１９５】アンドープの単結晶ＳｉＧｅ層３９ａとア
ンドープ多結晶ＳｉＧｅ層５０ａのＧｅ濃度は、例えば
約１０％である。これらＳｉＧｅ層３９ａと５０ａの層
厚は、例えば約２５ｎｍであるが、後の工程で行われる
熱処理により欠陥が発生しない範囲で、これらの層の厚
さは大きくすることができる。
ンドープ多結晶ＳｉＧｅ層５０ａのＧｅ濃度は、例えば
約１０％である。これらＳｉＧｅ層３９ａと５０ａの層
厚は、例えば約２５ｎｍであるが、後の工程で行われる
熱処理により欠陥が発生しない範囲で、これらの層の厚
さは大きくすることができる。
【０１９６】続いて、ＵＨＶ／ＣＶＤ法を用いて、ｐ+
型ＳｉＧｅを選択的に結晶成長させる。ここでは、ソー
スガスとしてのＳｉ2Ｈ6ガス流量とＧｅＨ4ガス流量と
を調整しながら結晶を成長させる。ドーピング・ガスと
してはＢ2Ｈ6ガスを使用する。成長条件は、例えば、基
板温度が６０５℃、ソースガスとしてのＳｉ2Ｈ6ガスと
ＧｅＨ4ガスとＣｌ2ガスの流量がそれぞれ３ｓｃｃｍ、
２ｓｃｃｍ、０．０３ｓｃｃｍ、ドーピングガスとして
のＢ2Ｈ6ガス（１０％に希釈）の流量が５ｓｃｃｍであ
る。
型ＳｉＧｅを選択的に結晶成長させる。ここでは、ソー
スガスとしてのＳｉ2Ｈ6ガス流量とＧｅＨ4ガス流量と
を調整しながら結晶を成長させる。ドーピング・ガスと
してはＢ2Ｈ6ガスを使用する。成長条件は、例えば、基
板温度が６０５℃、ソースガスとしてのＳｉ2Ｈ6ガスと
ＧｅＨ4ガスとＣｌ2ガスの流量がそれぞれ３ｓｃｃｍ、
２ｓｃｃｍ、０．０３ｓｃｃｍ、ドーピングガスとして
のＢ2Ｈ6ガス（１０％に希釈）の流量が５ｓｃｃｍであ
る。
【０１９７】この結晶成長では、アンドープＳｉＧｅの
場合と同様にｐ+型ＳｉＧｅが成長するので、アンドー
プ単結晶ＳｉＧｅ層３９ａの上にｐ+型単結晶ＳｉＧｅ
層３９ｂが形成され、それと同時にアンドープ多結晶Ｓ
ｉＧｅ層５０ａの外面にｐ+型多結晶ＳｉＧｅ層５０ｂ
が形成される。ｐ+型多結晶ＳｉＧｅ層５０ｂの下縁
は、開口１０１の底部周縁の近傍でアンドープ単結晶Ｓ
ｉＧｅ層３９ａとｐ+型単結晶ＳｉＧｅ層３９ｂの外周
縁に接続される。
場合と同様にｐ+型ＳｉＧｅが成長するので、アンドー
プ単結晶ＳｉＧｅ層３９ａの上にｐ+型単結晶ＳｉＧｅ
層３９ｂが形成され、それと同時にアンドープ多結晶Ｓ
ｉＧｅ層５０ａの外面にｐ+型多結晶ＳｉＧｅ層５０ｂ
が形成される。ｐ+型多結晶ＳｉＧｅ層５０ｂの下縁
は、開口１０１の底部周縁の近傍でアンドープ単結晶Ｓ
ｉＧｅ層３９ａとｐ+型単結晶ＳｉＧｅ層３９ｂの外周
縁に接続される。
【０１９８】上記の条件下で結晶を成長させることによ
り、ｐ+型単結晶ＳｉＧｅ層３９ｂのＧｅ濃度に傾斜プ
ロファイルを持たせることができる。この例では、結晶
の成長方向（すなわち基板１から上方）に向かってＧｅ
の濃度が１０％から０％まで直線的に変化するようなプ
ロファイルとする。また、ｐ+型単結晶ＳｉＧｅ層３９
ｂとｐ+型多結晶ＳｉＧｅ層４０ｂの厚さとボロンの含
有量は、それぞれ例えば４０ｎｍ、５×１０19ｃｍ-3で
ある。この時の状態を図１２（ａ）に示す。
り、ｐ+型単結晶ＳｉＧｅ層３９ｂのＧｅ濃度に傾斜プ
ロファイルを持たせることができる。この例では、結晶
の成長方向（すなわち基板１から上方）に向かってＧｅ
の濃度が１０％から０％まで直線的に変化するようなプ
ロファイルとする。また、ｐ+型単結晶ＳｉＧｅ層３９
ｂとｐ+型多結晶ＳｉＧｅ層４０ｂの厚さとボロンの含
有量は、それぞれ例えば４０ｎｍ、５×１０19ｃｍ-3で
ある。この時の状態を図１２（ａ）に示す。
【０１９９】その後、８５０℃で２０分間の熱処理を行
うと、ｐ+型多結晶シリコン層３７からアンドープ多結
晶ＳｉＧｅ層５０ａにボロンが拡散し、ｐ+型となる。
その結果、ｐ+型多結晶ＳｉＧｅ層５０ａはｐ+型多結晶
ＳｉＧｅ層５０ｂと一体となって、図１２（ｂ）に示す
ように、ｐ+型多結晶ＳｉＧｅ層５０が形成される。ま
た、それと同時に、ｐ+型単結晶ＳｉＧｅ層３９ｂから
アンドープ単結晶ＳｉＧｅ層３９ａへのボロンの拡散が
行われ、アンドープ単結晶ＳｉＧｅ層３９ａもｐ+型と
なる。こうして、図１２（ｂ）に示すように、全体がｐ
+型単結晶ＳｉＧｅからなる真性ベース領域３９が形成
される。
うと、ｐ+型多結晶シリコン層３７からアンドープ多結
晶ＳｉＧｅ層５０ａにボロンが拡散し、ｐ+型となる。
その結果、ｐ+型多結晶ＳｉＧｅ層５０ａはｐ+型多結晶
ＳｉＧｅ層５０ｂと一体となって、図１２（ｂ）に示す
ように、ｐ+型多結晶ＳｉＧｅ層５０が形成される。ま
た、それと同時に、ｐ+型単結晶ＳｉＧｅ層３９ｂから
アンドープ単結晶ＳｉＧｅ層３９ａへのボロンの拡散が
行われ、アンドープ単結晶ＳｉＧｅ層３９ａもｐ+型と
なる。こうして、図１２（ｂ）に示すように、全体がｐ
+型単結晶ＳｉＧｅからなる真性ベース領域３９が形成
される。
【０２００】さらに、ＵＨＶ／ＣＶＤ法により、基板温
度６０５℃、ソースガスＳｉ2Ｈ6（ガス流量３ｓｃｃ
ｍ）、ドーピング・ガスＰＨ3として、ｎ型シリコンを
エピタキシャル成長させる。この結晶成長により、図１
２（ｂ）に示すように、真性ベース領域３９の表面には
ｎ型単結晶シリコン層４１ａが形成され、ｐ+型多結晶
ＳｉＧｅ層５０の内面にはｎ型多結晶シリコン層５２が
形成される。ｎ型単結晶シリコン層４１ａの外周縁とｎ
型多結晶シリコン層５２の下縁とは、真性ベース領域３
９とｐ+型多結晶ＳｉＧｅ層５０の接続部の近傍で互い
に接続される。ｎ型単結晶シリコン層４１ａおよびｎ型
多結晶シリコン層５２のリン濃度は、例えば約５×１０
18ｃｍ-3である。それらの層厚は、例えば３０ｎｍであ
る。この時の状態を図１２（ｂ）に示す。
度６０５℃、ソースガスＳｉ2Ｈ6（ガス流量３ｓｃｃ
ｍ）、ドーピング・ガスＰＨ3として、ｎ型シリコンを
エピタキシャル成長させる。この結晶成長により、図１
２（ｂ）に示すように、真性ベース領域３９の表面には
ｎ型単結晶シリコン層４１ａが形成され、ｐ+型多結晶
ＳｉＧｅ層５０の内面にはｎ型多結晶シリコン層５２が
形成される。ｎ型単結晶シリコン層４１ａの外周縁とｎ
型多結晶シリコン層５２の下縁とは、真性ベース領域３
９とｐ+型多結晶ＳｉＧｅ層５０の接続部の近傍で互い
に接続される。ｎ型単結晶シリコン層４１ａおよびｎ型
多結晶シリコン層５２のリン濃度は、例えば約５×１０
18ｃｍ-3である。それらの層厚は、例えば３０ｎｍであ
る。この時の状態を図１２（ｂ）に示す。
【０２０１】次に、ＬＰＣＶＤ法を用いて厚さ１００ｎ
ｍのＢＳＧ層４３を堆積させる。このＢＳＧ層４３は、
窒化シリコン層５８だけでなくｎ型単結晶シリコン層４
１ａをも覆うように形成される。
ｍのＢＳＧ層４３を堆積させる。このＢＳＧ層４３は、
窒化シリコン層５８だけでなくｎ型単結晶シリコン層４
１ａをも覆うように形成される。
【０２０２】このＢＳＧ層４３のボロン含有量は、５〜
１２ｍｏｌ％とするのが好ましく、この実施形態では１
０ｍｏｌ％とする。ボロン含有量が５ｍｏｌ％未満の場
合、後の熱処理工程におけるボロン拡散の効率が低下す
るため、熱処理の温度が高くなるだけでなく処理時間も
長くなるからである。他方、ＢＳＧ層４３中に１２ｍｏ
ｌ％を超えるボロンを含有させることは困難であるから
である。
１２ｍｏｌ％とするのが好ましく、この実施形態では１
０ｍｏｌ％とする。ボロン含有量が５ｍｏｌ％未満の場
合、後の熱処理工程におけるボロン拡散の効率が低下す
るため、熱処理の温度が高くなるだけでなく処理時間も
長くなるからである。他方、ＢＳＧ層４３中に１２ｍｏ
ｌ％を超えるボロンを含有させることは困難であるから
である。
【０２０３】さらに、パターン化されたフォトレジスト
をマスクとして異方性ドライエッチングを行うと、図１
３（ａ）に示すように、開口１３３の内側にのみＢＳＧ
層４３が残る。この時の状態を図１３（ａ）に示す。
をマスクとして異方性ドライエッチングを行うと、図１
３（ａ）に示すように、開口１３３の内側にのみＢＳＧ
層４３が残る。この時の状態を図１３（ａ）に示す。
【０２０４】引き続いて、８００℃で１５分間の熱処理
を行い、ｎ型単結晶シリコン層４１ａとＢＳＧ層４３と
の接触面を介して、ＢＳＧ層４３内のボロンをｎ型単結
晶シリコン層４１ａに拡散させる。このボロン拡散によ
りｎ型単結晶シリコン層４１ａは部分的にｐ+型に変わ
り、その箇所にｐ+型単結晶シリコン層４４が形成され
る。ｐ+型単結晶シリコン層４４は外部ベース領域とし
て動作する。ｎ型単結晶シリコン層４１ａのボロンの注
入されない部分は、ｎ型単結晶シリコン層からなるエミ
ッタ領域４１となる。また、それと同時に、ｎ型多結晶
シリコン層５２にもＢＳＧ層４３からボロンが拡散・注
入され、ｎ型多結晶シリコン層５２の全体がｐ+型に変
わる。その結果、ｐ+型多結晶シリコン層５５が形成さ
れる。この時の状態は図１３（ｂ）に示すようになる。
を行い、ｎ型単結晶シリコン層４１ａとＢＳＧ層４３と
の接触面を介して、ＢＳＧ層４３内のボロンをｎ型単結
晶シリコン層４１ａに拡散させる。このボロン拡散によ
りｎ型単結晶シリコン層４１ａは部分的にｐ+型に変わ
り、その箇所にｐ+型単結晶シリコン層４４が形成され
る。ｐ+型単結晶シリコン層４４は外部ベース領域とし
て動作する。ｎ型単結晶シリコン層４１ａのボロンの注
入されない部分は、ｎ型単結晶シリコン層からなるエミ
ッタ領域４１となる。また、それと同時に、ｎ型多結晶
シリコン層５２にもＢＳＧ層４３からボロンが拡散・注
入され、ｎ型多結晶シリコン層５２の全体がｐ+型に変
わる。その結果、ｐ+型多結晶シリコン層５５が形成さ
れる。この時の状態は図１３（ｂ）に示すようになる。
【０２０５】次に、ＢＳＧ層４３をマスクとして、ｎ-
型シリコン・エピタキシャル層３に燐を選択的にイオン
注入し、ｎ-型シリコン・エピタキシャル層３内の真性
ベース９の直下に位置する箇所に、自己整合的にｎ型コ
レクタ領域１６を形成する。この場合のイオン注入の条
件は、例えば、加速エネルギー２００ｋｅＶ、ドーズ量
４×１０12ｃｍ-2である。
型シリコン・エピタキシャル層３に燐を選択的にイオン
注入し、ｎ-型シリコン・エピタキシャル層３内の真性
ベース９の直下に位置する箇所に、自己整合的にｎ型コ
レクタ領域１６を形成する。この場合のイオン注入の条
件は、例えば、加速エネルギー２００ｋｅＶ、ドーズ量
４×１０12ｃｍ-2である。
【０２０６】その後、ＬＰＣＶＤにより、窒化シリコン
層５８とそれより露出するエミッタ領域４１、外部ベー
ス領域４４、ＢＳＧ層４３の上に酸化シリコン層（図示
せず）を堆積させてから、その酸化シリコン層を異方性
ドライエッチングによりエッチバックし、開口１５３の
内部のＢＳＧ層４３の表面にのみ選択的に残す。こうし
て、図１４（ａ）に示すように、酸化シリコンよりなる
酸化物側壁４７を形成する。
層５８とそれより露出するエミッタ領域４１、外部ベー
ス領域４４、ＢＳＧ層４３の上に酸化シリコン層（図示
せず）を堆積させてから、その酸化シリコン層を異方性
ドライエッチングによりエッチバックし、開口１５３の
内部のＢＳＧ層４３の表面にのみ選択的に残す。こうし
て、図１４（ａ）に示すように、酸化シリコンよりなる
酸化物側壁４７を形成する。
【０２０７】続いて、ＬＰＣＶＤ法により、窒化シリコ
ン層５８上に基板１の全面にわたって、燐がドープされ
た多結晶シリコン層（図示せず）を約２５０ｎｍの厚さ
に堆積する。その後、その多結晶シリコン層をフォトリ
ソグラフィと異方性エッチングによりパターン化し、図
１４（ａ）に示すように、ｎ+型多結晶シリコンからな
るエミッタ・コンタクト４８を形成する。このエミッタ
・コンタクト４８の底部は、その下方のエミッタ領域１
１と接触しているが、外部ベース領域４４とＢＳＧ層４
３とは接触していない。この時の状態は、図１４（ａ）
に示す通りである。
ン層５８上に基板１の全面にわたって、燐がドープされ
た多結晶シリコン層（図示せず）を約２５０ｎｍの厚さ
に堆積する。その後、その多結晶シリコン層をフォトリ
ソグラフィと異方性エッチングによりパターン化し、図
１４（ａ）に示すように、ｎ+型多結晶シリコンからな
るエミッタ・コンタクト４８を形成する。このエミッタ
・コンタクト４８の底部は、その下方のエミッタ領域１
１と接触しているが、外部ベース領域４４とＢＳＧ層４
３とは接触していない。この時の状態は、図１４（ａ）
に示す通りである。
【０２０８】次に、図１０に示すように、ＣＶＤ法によ
り、酸化シリコン層１９をＢＳＧ層４３上に形成する。
この酸化シリコン層１９は、エミッタ・コンタクト４８
を覆っている。そして、フォトリソグラフィと異方性ド
ライエッチングにより、酸化シリコン層１９の所定箇所
にエミッタ電極２０ａ、ベース電極２０ｂ、コレクタ電
極２０ｃの接続用の開口１５４、１５５、１５６を形成
する。
り、酸化シリコン層１９をＢＳＧ層４３上に形成する。
この酸化シリコン層１９は、エミッタ・コンタクト４８
を覆っている。そして、フォトリソグラフィと異方性ド
ライエッチングにより、酸化シリコン層１９の所定箇所
にエミッタ電極２０ａ、ベース電極２０ｂ、コレクタ電
極２０ｃの接続用の開口１５４、１５５、１５６を形成
する。
【０２０９】最後に、スパッタ法により、開口１５４、
１５５、１５６を形成した酸化シリコン層１９の表面に
アルミニウム合金層（図示せず）を形成した後、フォト
リソグラフィとドライエッチングによりそのアルミニウ
ム合金層をパターン化し、エミッタ電極２０ａ、ベース
電極２０ｂ、コレクタ電極２０ｃを形成する。エミッタ
電極２０ａは、開口１５４を介してエミッタ・コンタク
ト４８に接触し、ベース電極２０ｂは、開口１５５を介
してベース・コンタクト１０２に接触し、コレクタ電極
２０ｃは、開口１５６を介してコレクタ・コンタクト領
域５に接触している。
１５５、１５６を形成した酸化シリコン層１９の表面に
アルミニウム合金層（図示せず）を形成した後、フォト
リソグラフィとドライエッチングによりそのアルミニウ
ム合金層をパターン化し、エミッタ電極２０ａ、ベース
電極２０ｂ、コレクタ電極２０ｃを形成する。エミッタ
電極２０ａは、開口１５４を介してエミッタ・コンタク
ト４８に接触し、ベース電極２０ｂは、開口１５５を介
してベース・コンタクト１０２に接触し、コレクタ電極
２０ｃは、開口１５６を介してコレクタ・コンタクト領
域５に接触している。
【０２１０】以上の工程により、図１０に示す第３実施
形態の半導体装置が完成する。
形態の半導体装置が完成する。
【０２１１】この製造方法によれば、自己整合的に形成
されたヘテロ接合バイポーラトランジスタを備えた本発
明の第３実施形態の半導体装置が得られる。
されたヘテロ接合バイポーラトランジスタを備えた本発
明の第３実施形態の半導体装置が得られる。
【０２１２】上述した第１〜第３の実施形態では、バイ
ポーラトランジスタはいずれもｎｐｎ型であったが、ｐ
ｎｐ型であってもよいことはもちろんである。この場
合、導電型を逆にすることを除いて、第１〜第３の実施
形態の場合と同じ不純物濃度に設定すればよい。また、
硼素を含んだＢＳＧ層に代えて、燐を含んだフォスフォ
・シリケート・ガラス（PHOSPHO-SILICATE GLASS,ＰＳ
Ｇ）を使用すればよい。
ポーラトランジスタはいずれもｎｐｎ型であったが、ｐ
ｎｐ型であってもよいことはもちろんである。この場
合、導電型を逆にすることを除いて、第１〜第３の実施
形態の場合と同じ不純物濃度に設定すればよい。また、
硼素を含んだＢＳＧ層に代えて、燐を含んだフォスフォ
・シリケート・ガラス（PHOSPHO-SILICATE GLASS,ＰＳ
Ｇ）を使用すればよい。
【０２１３】エミッタ領域と外部ベース領域を形成する
単結晶半導体層の外部ベース領域に対応する箇所に不純
物を導入する工程には、上述した第１〜第３の実施形態
で説明したものに限定されず、それら以外の任意の方法
が適用できることは言うまでもない。
単結晶半導体層の外部ベース領域に対応する箇所に不純
物を導入する工程には、上述した第１〜第３の実施形態
で説明したものに限定されず、それら以外の任意の方法
が適用できることは言うまでもない。
【０２１４】
【発明の効果】以上説明した通り、本発明の半導体装置
およびその製造方法によれば、ベース抵抗の低減と接合
容量の低減を同時に達成できるヘテロ接合バイポーラト
ランジスタを備えた半導体装置が得られる。
およびその製造方法によれば、ベース抵抗の低減と接合
容量の低減を同時に達成できるヘテロ接合バイポーラト
ランジスタを備えた半導体装置が得られる。
【０２１５】また、電気的特性を向上させたヘテロ接合
バイポーラトランジスタを備えた半導体装置が得られ
る。
バイポーラトランジスタを備えた半導体装置が得られ
る。
【図１】本発明の第１実施形態の半導体装置を示す部分
平面図とそのＡ−Ａ線に沿った部分断面図である。
平面図とそのＡ−Ａ線に沿った部分断面図である。
【図２】本発明の第１実施形態の半導体装置の製造方法
の工程を示す部分断面図である。
の工程を示す部分断面図である。
【図３】本発明の第１実施形態の半導体装置の製造方法
の工程を示す部分断面図で、図２の工程の続きである。
の工程を示す部分断面図で、図２の工程の続きである。
【図４】本発明の第１実施形態の半導体装置の製造方法
の工程を示す部分断面図で、図３の工程の続きである。
の工程を示す部分断面図で、図３の工程の続きである。
【図５】本発明の第２実施形態の半導体装置を示す部分
断面図である。
断面図である。
【図６】本発明の第２実施形態の半導体装置の製造方法
の工程を示す部分断面図である。
の工程を示す部分断面図である。
【図７】本発明の第２実施形態の半導体装置の製造方法
の工程を示す部分断面図で、図６の続きである。
の工程を示す部分断面図で、図６の続きである。
【図８】本発明の第２実施形態の半導体装置の製造方法
の工程を示す部分断面図で、図７の続きである。
の工程を示す部分断面図で、図７の続きである。
【図９】本発明の第２実施形態の半導体装置の製造方法
の工程を示す部分断面図で、図８の続きである。
の工程を示す部分断面図で、図８の続きである。
【図１０】本発明の第３実施形態の半導体装置を示す部
分断面図である。
分断面図である。
【図１１】本発明の第３実施形態の半導体装置の製造方
法の工程を示す部分断面図である。
法の工程を示す部分断面図である。
【図１２】本発明の第３実施形態の半導体装置の製造方
法の工程を示す部分断面図で、図１１の続きである。
法の工程を示す部分断面図で、図１１の続きである。
【図１３】本発明の第３実施形態の半導体装置の製造方
法の工程を示す部分断面図で、図１２の続きである。
法の工程を示す部分断面図で、図１２の続きである。
【図１４】本発明の第３実施形態の半導体装置の製造方
法の工程を示す部分断面図で、図１３の続きである。
法の工程を示す部分断面図で、図１３の続きである。
【図１５】従来の半導体装置を示す部分断面図である。
【図１６】従来の他の半導体装置を示す部分断面図であ
る。
る。
【図１７】従来のさらに他の半導体装置を示す部分断面
図である。
図である。
１ シリコン基板 ２ａ コレクタ埋込層 ２ｂ チャネル・ストッパ ３ エピタキシャル層 ４ 分離絶縁層 ５ コレクタ・コンタクト領域 ６ 酸化シリコン層 ７ ｐ+型多結晶シリコン層 ９ 真性ベース領域 １０ ｐ+型多結晶ＳｉＧｅ層 １１ エミッタ領域 １３ ＢＳＧ層 １４ ｐ+型単結晶シリコン層 １５ ｐ+型多結晶シリコン層 １６ コレクタ領域 １７ 酸化シリコン層 １８ エミッタ・コンタクト層 １９ ＢＳＧ層 ２０ａ エミッタ電極 ２０ｂ ベース電極 ２０ｃ コレクタ電極 ３６ 酸化シリコン層 ３７ ｐ+型多結晶シリコン層 ３８ 窒化シリコン層 ３９ 真性ベース領域 ３９ａ 第１真性ベース層 ３９ｂ 第２真性ベース層 ４０ ｐ+型多結晶ＧｅＳｉ層 ４１ エミッタ領域 ４３ ＢＳＧ層 ４４ ｐ+型単結晶シリコン層 ４５ ｐ+型多結晶シリコン層 ４７ 酸化シリコン層 ４８ エミッタ・コンタクト層 ５０ ｐ+型多結晶ＧｅＳｉ層 ５５ ｐ+型多結晶シリコン層 ５８ 窒化シリコン層 １００ シリコン基体 １０１ 開口 １０２ ベース・コンタクト １０３、１０４、１０５、１０６ 開口 １３１、１３３、１３４、１３５、１３６ 開口
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/732 H01L 29/737
Claims (7)
- 【請求項１】 半導体基体上にヘテロ接合バイポーラト
ランジスタを備えた半導体装置であって、 前記半導体基体の表面に形成された、前記半導体基体の
表面を露出させる第１開口を有する第１絶縁層と、 前記第１絶縁層の前記第１開口の内部において前記半導
体基体の表面に形成された、真性ベース領域として機能
する第１導電型の第１単結晶半導体層と、 前記第１単結晶半導体層の上に重ねて形成された、前記
第１導電型の第１部分および第２導電型の第２部分を有
する第２単結晶半導体層と、 前記第２単結晶半導体層の前記第１部分により形成され
た前記第１導電型の外部ベース領域と、 前記第２単結晶半導体層の前記第２部分により形成さ
れ、且つ前記真性ベース領域との間にヘテロ接合を形成
する前記第２導電型のエミッタ領域と、 前記第２単結晶半導体層の上に重ねて形成された、前記
第１導電型の不純物原子を含む不純物含有層と、 前記半導体基体の内部において前記真性ベース領域の下
に形成された前記第２導電型のコレクタ領域と、 前記第１絶縁層の上に形成された、前記真性ベース領域
および前記外部ベース領域をベース電極に電気的接続す
るための導電性ベース・コンタクトと、 前記エミッタ領域に接触して形成された、前記エミッタ
領域をエミッタ電極に電気的接続するための導電性エミ
ッタ・コンタクトと、 前記コレクタ領域に接触して前記半導体基体の内部に形
成された、前記コレクタ領域をコレクタ電極に電気的接
続するための導電性コレクタ・コンタクトとを備えて構
成され、 前記不純物含有層は、前記第２単結晶半導体層の前記第
２部分の全体を露出させる第２開口を有していると共
に、前記第２単結晶半導体層の前記第１部分に接触して
おり、しかも、その不純物含有層に含まれている前記第
１導電型の前記不純物原子の一部が拡散して、前記第２
単結晶半導体層の前記第１部分の中に存在しており、 前記ベース・コンタクトは、互いに重ねて形成された第
１および第２の導電層を含んでおり、それら第１および
第２の導電層は前記真性ベース領域と前記外部ベース領
域にそれぞれ電気的接続されており、 前記エミッタ領域中の前記第２導電型の不純物濃度は、
前記真性ベース領域中の前記第１導電型の不純物濃度よ
りも低く設定されていることを特徴とする半導体装置。 - 【請求項２】 前記ベース・コンタクトを形成する前記
第１および第２の導電層の端部が、前記真性ベース領域
と前記外部ベース領域にそれぞれ接触せしめられている
請求項１に記載の半導体装置。 - 【請求項３】 前記ベース・コンタクトを形成する前記
第１および第２の導電層の端部が前記第１絶縁層の前記
第１開口の内側に庇状にせり出しており、それら第１お
よび第２の導電層の庇状にせり出した端部が、第３およ
び第４の導電層を介して前記真性ベース領域と前記外部
ベース領域にそれぞれ接続されている請求項１に記載の
半導体装置。 - 【請求項４】 前記真性ベース領域が、前記半導体基体
から離れるにつれてＧｅ濃度が徐々に減少する傾斜した
濃度プロファイルを持っている請求項１〜３のいずれか
１項に記載の半導体装置。 - 【請求項５】 前記真性ベース領域として機能する前記
第１導電型の前記第１単結晶半導体層が、前記半導体基
体の側に位置し且つ相対的に高い前記第１導電型の不純
物濃度を持つ層状の第１部分と、前記半導体基体とは反
対側に位置し且つ相対的に低い前記第１導電型の不純物
濃度を持つ層状の第２部分とを含んで構成されている請
求項１〜４のいずれか１項に記載の半導体装置。 - 【請求項６】 半導体基体上にヘテロ接合バイポーラト
ランジスタを備えた半導体装置の製造方法であって、 前記半導体基体の表面を露出させる第１開口を有する第
１絶縁層を前記半導体基体の表面に形成する工程と、 前記第１絶縁層の前記第１開口の内部において、前記半
導体基体の表面に真性ベース領域として機能する第１導
電型の第１単結晶半導体層を形成する工程と、 第２導電型の第２単結晶半導体層を前記第１単結晶半導
体層の上に重ねて形成する工程と、 前記第１導電型の不純物原子を含む不純物含有層を、前
記第２単結晶半導体層の前記第２部分の全体を露出させ
ると共に前記第２単結晶半導体層の前記第１部分に接触
させるように、前記第２単結晶半導体層の上に重ねて形
成する工程と、 前記不純物含有層に含まれている前記第１導電型の不純
物原子を熱処理によって前記第２単結晶半導体層に選択
的に拡散させることにより、前記第２導電型の前記第２
単結晶半導体層を部分的に前記第１導電型に変え、もっ
て外部ベース領域として機能する前記第１導電型の第１
部分およびエミッタ領域として機能する前記第２導電型
の第２部分を形成すると共に、前記エミッタ領域と前記
真性ベース領域の間にヘテロ接合を形成する工程と、 前記第１単結晶半導体層と前記第２単結晶半導体層を介
して、前記第２導電型の不純物を前記半導体基体の内部
に選択的に導入し、もって前記第２導電型のコレクタ領
域を前記真性ベース領域の下に形成する工程と、 前記真性ベース領域および前記外部ベース領域をベース
電極に電気的接続するための導電性ベース・コンタクト
を、前記第１絶縁層の上に形成する工程と、 前記エミッタ領域をエミッタ電極に電気的接続するため
の導電性エミッタ・コンタクトを、前記エミッタ領域に
接触させて形成する工程と、 前記コレクタ領域をコレクタ電極に電気的接続するため
の導電性コレクタ・コンタクトとを、前記コレクタ領域
に接触させて前記半導体基体の内部に形成する工程とを
備え、 前記ベース・コンタクトは、互いに重ねて形成された第
１および第２の導電層を含んでおり、それら第１および
第２の導電層は前記真性ベース領域と前記外部ベース領
域にそれぞれ電気的接続されており、 前記エミッタ領域中の前記第２導電型の不純物濃度は、
前記真性ベース領域中の前記第１導電型の不純物濃度よ
りも低く設定されていることを特徴とする半導体装置の
製造方法。 - 【請求項７】 前記真性ベース領域として機能する前記
第１導電型の前記第１単結晶半導体層を形成する工程
が、 相対的に高い前記第１導電型の不純物濃度を持つ層状の
第１部分を前記半導体基体の側に形成する工程と、 相対的に低い前記第１導電型の不純物濃度を持つ層状の
第２部分を前記半導体基体とは反対側に形成する工程と
を含む請求項６に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22912798A JP3301390B2 (ja) | 1998-08-13 | 1998-08-13 | ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22912798A JP3301390B2 (ja) | 1998-08-13 | 1998-08-13 | ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058555A JP2000058555A (ja) | 2000-02-25 |
| JP3301390B2 true JP3301390B2 (ja) | 2002-07-15 |
Family
ID=16887183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22912798A Expired - Fee Related JP3301390B2 (ja) | 1998-08-13 | 1998-08-13 | ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3301390B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332563A (ja) | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタ及びその製造方法 |
| JP5085092B2 (ja) * | 2006-10-31 | 2012-11-28 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
-
1998
- 1998-08-13 JP JP22912798A patent/JP3301390B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000058555A (ja) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2855908B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07118478B2 (ja) | 横方向トランジスタの製造方法 | |
| JPH1041400A (ja) | 半導体装置およびその製造方法 | |
| JP2002252230A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0644568B2 (ja) | 横型トランジスタの製造方法 | |
| JP3132101B2 (ja) | 半導体装置の製造方法 | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JP2924417B2 (ja) | 半導体装置 | |
| US20030107051A1 (en) | Super self -aligned heterojunction biplar transistor and its manufacturing method | |
| JP3301390B2 (ja) | ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法 | |
| JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001196382A (ja) | 半導体装置及びその製造方法 | |
| JP3472486B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JP2728433B2 (ja) | 半導体装置の製造方法 | |
| JP3908023B2 (ja) | 半導体装置の製造方法 | |
| JP2850669B2 (ja) | 半導体装置 | |
| JP2003243407A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2530169B2 (ja) | 半導体装置の製造方法 | |
| JP3232759B2 (ja) | 半導体装置 | |
| JP2001338931A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2002368004A (ja) | 半導体装置およびその製造方法 | |
| JP2003115493A (ja) | バイポーラトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |