JP3219796B2 - バイポーラ型半導体装置の製造方法 - Google Patents
バイポーラ型半導体装置の製造方法Info
- Publication number
- JP3219796B2 JP3219796B2 JP24323791A JP24323791A JP3219796B2 JP 3219796 B2 JP3219796 B2 JP 3219796B2 JP 24323791 A JP24323791 A JP 24323791A JP 24323791 A JP24323791 A JP 24323791A JP 3219796 B2 JP3219796 B2 JP 3219796B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- collector
- emitter
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、薄膜ベース層を用いた
バイポーラ型半導体装置の製造方法に関する。
バイポーラ型半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体薄膜形成技術の進歩により、高濃
度に不純物をドープした超薄膜のベース層を用いて高速
のバイポーラトランジスタが得られることが報告されて
いる。とくにＳｉ系バイポーラトランジスタの場合、ベ
ース層に０．０５μm 程度の薄いシリコン・ゲルマニウ
ム（ＳｉＧｅ）合金膜を用いて、極めて動作速度の速い
ヘテロ接合バイポーラトランジスタが得られることが報
告されている。これらの超薄膜ベース層を用いた場合、
ベース電極の取出しが問題になる。ベース層，エミッタ
層を連続的にエピタキシャル成長させた後、ベース層を
露出させる場合に、薄いベース層を残してエミッタ層を
エッチング加工することが制御性の点で困難だからであ
る。
度に不純物をドープした超薄膜のベース層を用いて高速
のバイポーラトランジスタが得られることが報告されて
いる。とくにＳｉ系バイポーラトランジスタの場合、ベ
ース層に０．０５μm 程度の薄いシリコン・ゲルマニウ
ム（ＳｉＧｅ）合金膜を用いて、極めて動作速度の速い
ヘテロ接合バイポーラトランジスタが得られることが報
告されている。これらの超薄膜ベース層を用いた場合、
ベース電極の取出しが問題になる。ベース層，エミッタ
層を連続的にエピタキシャル成長させた後、ベース層を
露出させる場合に、薄いベース層を残してエミッタ層を
エッチング加工することが制御性の点で困難だからであ
る。
【０００３】この問題を解決する一つの方法として、次
のような方法が提案されている。ベース層を成長させた
後、エミッタ形成領域に窒化膜マスクを形成した状態で
その周囲に外部ベース層を形成する。その後窒化膜マス
クを除去して高濃度に不純物をドープした多結晶シリコ
ンを堆積し、この多結晶シリコンからの不純物拡散によ
ってエミッタ層を形成する（特開平２−４０９２３号公
報または特開平２−１５１０３１号公報参照）。
のような方法が提案されている。ベース層を成長させた
後、エミッタ形成領域に窒化膜マスクを形成した状態で
その周囲に外部ベース層を形成する。その後窒化膜マス
クを除去して高濃度に不純物をドープした多結晶シリコ
ンを堆積し、この多結晶シリコンからの不純物拡散によ
ってエミッタ層を形成する（特開平２−４０９２３号公
報または特開平２−１５１０３１号公報参照）。
【０００４】しかしながらこの方法では、エミッタ層は
基本的に拡散により形成されるため、超薄膜により構成
されるベース層厚み（ベース幅）の制御が困難になる。
またベース層表面が一旦外気に晒され、ベース層表面に
対してマスク形成やその除去といった処理が行われるた
めに、良好なｐｎ接合を得ることが難しい。
基本的に拡散により形成されるため、超薄膜により構成
されるベース層厚み（ベース幅）の制御が困難になる。
またベース層表面が一旦外気に晒され、ベース層表面に
対してマスク形成やその除去といった処理が行われるた
めに、良好なｐｎ接合を得ることが難しい。
【０００５】これに対して、薄膜ベース層形成前に予め
外部ベース層を形成する方法も提案されている（特開平
２−１０６９３７号公報参照）。この方法では、ベース
層とエミッタ層を連続的に成長させることができるた
め、ベース層の膜厚制御も容易であり、またベース・エ
ミッタのｐｎ接合特性も良好なものが得られる。
外部ベース層を形成する方法も提案されている（特開平
２−１０６９３７号公報参照）。この方法では、ベース
層とエミッタ層を連続的に成長させることができるた
め、ベース層の膜厚制御も容易であり、またベース・エ
ミッタのｐｎ接合特性も良好なものが得られる。
【０００６】しかしながらこの方法では、寄生容量の小
さい外部ベース層を如何に簡便に形成するかが問題にな
る。例えば、外部ベース領域の寄生容量を小さくしよう
とすると、外部ベース形成前に絶縁膜埋込みといった工
程が必要になり、露光プロセスが複雑になる。
さい外部ベース層を如何に簡便に形成するかが問題にな
る。例えば、外部ベース領域の寄生容量を小さくしよう
とすると、外部ベース形成前に絶縁膜埋込みといった工
程が必要になり、露光プロセスが複雑になる。
【０００７】
【発明が解決しようとする課題】以上のように超薄膜ベ
ース層を用いる従来のバイポーラトランジスタの製造方
法では、良好なエミッタ・ベース接合特性を確保しなが
ら、同時に、寄生容量の小さい外部ベース領域を簡単な
工程で作り込むことができないという問題があった。
ース層を用いる従来のバイポーラトランジスタの製造方
法では、良好なエミッタ・ベース接合特性を確保しなが
ら、同時に、寄生容量の小さい外部ベース領域を簡単な
工程で作り込むことができないという問題があった。
【０００８】本発明はこの様な事情を考慮してなされた
もので、簡便に寄生容量の小さい外部ベース領域を形成
し、しかも優れたエミッタ・ベース接合特性を得ること
を可能としたバイポーラ型半導体装置の製造方法を提供
することを目的とする。
もので、簡便に寄生容量の小さい外部ベース領域を形成
し、しかも優れたエミッタ・ベース接合特性を得ること
を可能としたバイポーラ型半導体装置の製造方法を提供
することを目的とする。
【０００９】
【課題を解決するための手段】本発明に係るバイポーラ
型半導体装置の製造方法は、半導体基板上の真性トラン
ジスタ領域に、周囲が絶縁膜で覆われた状態で凸状をな
す第１導電型のコレクタ層を成長させ、次いで全面に低
抵抗のベース引出し層を堆積し、これをコレクタ層の周
囲に埋込んで、かつ前記コレクタ層表面が露出した状態
で表面を平坦化した後、コレクタおよびベース引出し層
上に第２導電型のベース層、続いて第１導電型のエミッ
タ層を連続的に成長させることを特徴とする。
型半導体装置の製造方法は、半導体基板上の真性トラン
ジスタ領域に、周囲が絶縁膜で覆われた状態で凸状をな
す第１導電型のコレクタ層を成長させ、次いで全面に低
抵抗のベース引出し層を堆積し、これをコレクタ層の周
囲に埋込んで、かつ前記コレクタ層表面が露出した状態
で表面を平坦化した後、コレクタおよびベース引出し層
上に第２導電型のベース層、続いて第１導電型のエミッ
タ層を連続的に成長させることを特徴とする。
【００１０】
【作用】本発明の方法によれば、ベース層，エミッタ層
は連続的に膜形成されるため、超薄膜ベース層の厚み制
御も容易であり、またエミッタ・ベース接合特性も良好
なものが得られる。またコレクタ層が凸状をなして形成
されて、その周囲の基板面が絶縁膜で覆われた状態で、
コレクタ層の周囲の外部ベース領域にベース引出し層が
自己整合されて形成される。したがってベース引出し層
の埋込み工程は簡単であり、しかもこのベース引出し層
の下は絶縁膜であるから寄生容量も小さいものとなる。
は連続的に膜形成されるため、超薄膜ベース層の厚み制
御も容易であり、またエミッタ・ベース接合特性も良好
なものが得られる。またコレクタ層が凸状をなして形成
されて、その周囲の基板面が絶縁膜で覆われた状態で、
コレクタ層の周囲の外部ベース領域にベース引出し層が
自己整合されて形成される。したがってベース引出し層
の埋込み工程は簡単であり、しかもこのベース引出し層
の下は絶縁膜であるから寄生容量も小さいものとなる。
【００１１】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。図１および図２は、本発明の一実施例に係る
Ｓｉ／ＳｉＧｅヘテロ接合バイポーラトランジスタの製
造工程である。
説明する。図１および図２は、本発明の一実施例に係る
Ｓｉ／ＳｉＧｅヘテロ接合バイポーラトランジスタの製
造工程である。
【００１２】図１(a) に示すように、ｐ型シリコン基板
１にｎ+ 型サブコレクタ層２を形成した後、全面の熱酸
化膜３を形成する。この熱酸化膜の一部、すなわち真性
トランジスタ領域となる部分をエッチング除去して、露
出した基板上に凸状をなすｎ型シリコンコレクタ層４を
エピタキシャル成長させ、連続的にノンドープのシリコ
ン層５を薄く成長させる。ｎ型コレクタ層４の成長は、
ジシランガスとアルシンガスを用いたＣＶＤ法による。
成長条件は例えば、基板温度６３０℃、成長容器内のジ
シランガス圧力３×１０-2Ｐａとする。ｎ型コレクタ層
４のＡｓ濃度は３×１０17／cm3 とする。ノンドープ
（ｉ型）シリコン層５は例えば、１５nm程度の厚みであ
って、これは後に形成される外部ベース層とコレクタ間
のｐｎ接合容量を小さくするためのものである。
１にｎ+ 型サブコレクタ層２を形成した後、全面の熱酸
化膜３を形成する。この熱酸化膜の一部、すなわち真性
トランジスタ領域となる部分をエッチング除去して、露
出した基板上に凸状をなすｎ型シリコンコレクタ層４を
エピタキシャル成長させ、連続的にノンドープのシリコ
ン層５を薄く成長させる。ｎ型コレクタ層４の成長は、
ジシランガスとアルシンガスを用いたＣＶＤ法による。
成長条件は例えば、基板温度６３０℃、成長容器内のジ
シランガス圧力３×１０-2Ｐａとする。ｎ型コレクタ層
４のＡｓ濃度は３×１０17／cm3 とする。ノンドープ
（ｉ型）シリコン層５は例えば、１５nm程度の厚みであ
って、これは後に形成される外部ベース層とコレクタ間
のｐｎ接合容量を小さくするためのものである。
【００１３】その後、ドーパントガスをジボランに切り
替えて、図１(b) に示すように、ベース引出し層として
用いられる高濃度のｐ+ 型シリコン層６0 を、凸状コレ
クタ層４と同程度の厚みに成長させる。成長条件は、ジ
ボラン分圧を３×１０-2Ｐａとし、基板温度を８３０℃
とする。この条件で得られるシリコン層６0 は、コレク
タ層５上では単結晶であり、その周囲の酸化膜３上では
多結晶シリコンになる。得られるシリコン層６0 の濃度
は、１×１０20／cm3 程度とする。
替えて、図１(b) に示すように、ベース引出し層として
用いられる高濃度のｐ+ 型シリコン層６0 を、凸状コレ
クタ層４と同程度の厚みに成長させる。成長条件は、ジ
ボラン分圧を３×１０-2Ｐａとし、基板温度を８３０℃
とする。この条件で得られるシリコン層６0 は、コレク
タ層５上では単結晶であり、その周囲の酸化膜３上では
多結晶シリコンになる。得られるシリコン層６0 の濃度
は、１×１０20／cm3 程度とする。
【００１４】その後基板を成長装置から取り出し、図１
(c) に示すように、シリコン層６0をコレクタ層４の周
囲に埋め込み、コレクタ層４が露出した状態で表面が平
坦化された状態を得る。この構造は、例えばフォトレジ
ストを表面が平坦になるように塗布した後、フォトレジ
ストとシリコンに対するエッチング速度が等しい条件で
ドライエッチングする事により得られる。すなわち、凸
状をなすコレクタ層４に対して、その周囲に低抵抗のｐ
+ 型多結晶シリコンによるベース引出し層６が自己整合
されて埋込み形成される。
(c) に示すように、シリコン層６0をコレクタ層４の周
囲に埋め込み、コレクタ層４が露出した状態で表面が平
坦化された状態を得る。この構造は、例えばフォトレジ
ストを表面が平坦になるように塗布した後、フォトレジ
ストとシリコンに対するエッチング速度が等しい条件で
ドライエッチングする事により得られる。すなわち、凸
状をなすコレクタ層４に対して、その周囲に低抵抗のｐ
+ 型多結晶シリコンによるベース引出し層６が自己整合
されて埋込み形成される。
【００１５】続いて、基板を再び成長装置に導入して、
水素雰囲気下での加熱処理により表面清浄化処理を行っ
た後、図２(a) に示すように、ｐ+ 型シリコン・ゲルマ
ニウム合金によるベース層７を８０nmの厚さに成長さ
せ、続いて連続的にｎ型シリコンエミッタ層８を５００
nmの厚さに成長させる。ベース層７，エミッタ層８の不
純物濃度はそれぞれ、５×１０19／cm3 ，１×１０18／
cm3 とする。
水素雰囲気下での加熱処理により表面清浄化処理を行っ
た後、図２(a) に示すように、ｐ+ 型シリコン・ゲルマ
ニウム合金によるベース層７を８０nmの厚さに成長さ
せ、続いて連続的にｎ型シリコンエミッタ層８を５００
nmの厚さに成長させる。ベース層７，エミッタ層８の不
純物濃度はそれぞれ、５×１０19／cm3 ，１×１０18／
cm3 とする。
【００１６】その後、成長装置から基板を取り出して、
図２(b) に示すように、エミッタ層８をメサ状にエッチ
ング加工し、更にコレクタ取り出し領域をエッチングし
てｎ+ 型サブコレクタ層２を露出させ、素子表面を酸化
膜９で覆った後、電極コンタクト孔を開けて、エミッタ
電極１０，ベース電極１１，コレクタ電極１２を形成す
る。
図２(b) に示すように、エミッタ層８をメサ状にエッチ
ング加工し、更にコレクタ取り出し領域をエッチングし
てｎ+ 型サブコレクタ層２を露出させ、素子表面を酸化
膜９で覆った後、電極コンタクト孔を開けて、エミッタ
電極１０，ベース電極１１，コレクタ電極１２を形成す
る。
【００１７】この実施例によれば、ｐ型ベース層７とｎ
型エミッタ層８が連続的に形成されるから、超薄膜によ
るベース層７の膜厚制御性，すなわちベース幅制御性が
優れており、またｐ型ベース層７の表面が大気に晒され
ることがなく、良好なエミッタ・ベース接合が得られ
る。またベース引出し層６が、複雑な露光工程を要せ
ず、凸状コレクタ層４の周囲に自己整合的に埋込み形成
される。そしてベース電極１１は、薄いｐ型ベース層７
の下に低抵抗の厚い外部ベース層６があるために、確実
なコンタクトがとれる。ベース引出し層６の下には酸化
膜３が形成されているため、ベース・コレクタ間の寄生
容量も小さいものとなる。この実施例では更にｎ型コレ
クタ層４の周囲にｉ型シリコン層５が形成されていて、
これがベース引出し層６とｎ型コレクタ層４の間に入る
から、これもベース・コレクタ間の寄生容量低減に寄与
している。
型エミッタ層８が連続的に形成されるから、超薄膜によ
るベース層７の膜厚制御性，すなわちベース幅制御性が
優れており、またｐ型ベース層７の表面が大気に晒され
ることがなく、良好なエミッタ・ベース接合が得られ
る。またベース引出し層６が、複雑な露光工程を要せ
ず、凸状コレクタ層４の周囲に自己整合的に埋込み形成
される。そしてベース電極１１は、薄いｐ型ベース層７
の下に低抵抗の厚い外部ベース層６があるために、確実
なコンタクトがとれる。ベース引出し層６の下には酸化
膜３が形成されているため、ベース・コレクタ間の寄生
容量も小さいものとなる。この実施例では更にｎ型コレ
クタ層４の周囲にｉ型シリコン層５が形成されていて、
これがベース引出し層６とｎ型コレクタ層４の間に入る
から、これもベース・コレクタ間の寄生容量低減に寄与
している。
【００１８】本発明は、上記実施例に限られるものでは
ない。例えば実施例では、ｎ型コレクタ層４の周囲にｉ
型シリコン層５を形成したが、このｉ型シリコン層５に
代って絶縁膜を形成してもよい。その場合の図１(c) に
対応する構造を図３に示す。コレクタ層４とその周囲に
埋め込まれるベース引出し層６の間に酸化膜１３が形成
されている。この状態は、図１(a) の工程でｉ型シリコ
ン層５の形成に代って熱酸化を行うことにより得られ
る。コレクタ層４の上面にも酸化膜が形成されるがこれ
は図１(b) (c) で説明した工程で除去されて、コレクタ
層４の側面にのみ残された状態を得ることができる。こ
の様にすれば、ベース・コレクタ間の寄生容量を一層小
さいものとすることができる。
ない。例えば実施例では、ｎ型コレクタ層４の周囲にｉ
型シリコン層５を形成したが、このｉ型シリコン層５に
代って絶縁膜を形成してもよい。その場合の図１(c) に
対応する構造を図３に示す。コレクタ層４とその周囲に
埋め込まれるベース引出し層６の間に酸化膜１３が形成
されている。この状態は、図１(a) の工程でｉ型シリコ
ン層５の形成に代って熱酸化を行うことにより得られ
る。コレクタ層４の上面にも酸化膜が形成されるがこれ
は図１(b) (c) で説明した工程で除去されて、コレクタ
層４の側面にのみ残された状態を得ることができる。こ
の様にすれば、ベース・コレクタ間の寄生容量を一層小
さいものとすることができる。
【００１９】また、ｉ型シリコン層５やこれに代る酸化
膜１３の形成を省略してもよい。これでも、ベース引出
し層６と基板１の間に酸化膜３が設けられていることに
よって、寄生容量の低減効果は十分に大きい。
膜１３の形成を省略してもよい。これでも、ベース引出
し層６と基板１の間に酸化膜３が設けられていることに
よって、寄生容量の低減効果は十分に大きい。
【００２０】更に実施例では、ベース層にシリコン・ゲ
ルマニウム合金を用いたヘテロ接合バイポーラトランジ
スタを説明したが、例えばシリコンのみを用いたホモ整
合バイポーラトランジスタにも同様に本発明を適用する
ことができる。
ルマニウム合金を用いたヘテロ接合バイポーラトランジ
スタを説明したが、例えばシリコンのみを用いたホモ整
合バイポーラトランジスタにも同様に本発明を適用する
ことができる。
【００２１】また実施例では、エミッタ・トップのバイ
ポーラトランジスタを説明したが、コレクタ・トップの
バイポーラトランジスタにも同様にして本発明を適用す
ることができる。更に、ベース引出し層として、半導体
でなく導電体を用いる等、本発明はその趣旨を逸脱しな
い範囲で種々変形して実施することができる。
ポーラトランジスタを説明したが、コレクタ・トップの
バイポーラトランジスタにも同様にして本発明を適用す
ることができる。更に、ベース引出し層として、半導体
でなく導電体を用いる等、本発明はその趣旨を逸脱しな
い範囲で種々変形して実施することができる。
【００２２】
【発明の効果】以上説明したように本発明によれば、薄
膜ベース構造のバイポーラトランジスタについて、外部
ベース領域に簡便な工程でかつ寄生容量の小さい状態で
ベース引出し層を自己整合的に形成することができ、し
かも優れたエミッタ・ベース接合特性を得ることができ
る。
膜ベース構造のバイポーラトランジスタについて、外部
ベース領域に簡便な工程でかつ寄生容量の小さい状態で
ベース引出し層を自己整合的に形成することができ、し
かも優れたエミッタ・ベース接合特性を得ることができ
る。
【図１】本発明の一実施例によるバイポーラトランジス
タの製造工程を示す断面図。
タの製造工程を示す断面図。
【図２】同実施例の製造工程を示す断面図。
【図３】他の実施例の図１(c) に対応する断面図。
１…ｐ型シリコン基板、 ２…ｎ+ 型サブコレクタ層、 ３…酸化膜、 ４…ｎ型コレクタ層、 ５…ｉ型シリコン層、 ６…ｐ+ 型ベース引出し層、 ７…ｐ+ 型ベース層、 ８…ｎ型エミッタ層、 ９…酸化膜、 １０…エミッタ電極、 １１…ベース電極、 １２…コレクタ電極、 １３…酸化膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−55848（ＪＰ，Ａ) 特開 昭63−155664（ＪＰ，Ａ) 特開 平１−123470（ＪＰ，Ａ) 特開 平１−196171（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/33 - 21/331 H01L 21/8222 - 21/8228 H01L 21/8232 H01L 27/06 - 27/06 101 H01L 27/08 - 27/08 101 H01L 27/082 H01L 29/68 - 29/737
Claims (1)
- 【請求項１】半導体基板上の真性トランジスタ領域に、
周囲が絶縁膜で覆われた状態で凸状をなす第１導電型の
コレクタ層を成長させる工程と、 全面に低抵抗のベース引出し層を堆積し、これを前記コ
レクタ層の周囲に埋込んで、かつ前記コレクタ表面が露
出した状態で表面を平坦化する工程と、 前記コレクタおよびベース引出し層上に第２導電型のベ
ース層、続いて第１導電型のエミッタ層を連続的に成長
させる工程と、 を備えたことを特徴とするバイポーラ型半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24323791A JP3219796B2 (ja) | 1991-09-24 | 1991-09-24 | バイポーラ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24323791A JP3219796B2 (ja) | 1991-09-24 | 1991-09-24 | バイポーラ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0582536A JPH0582536A (ja) | 1993-04-02 |
| JP3219796B2 true JP3219796B2 (ja) | 2001-10-15 |
Family
ID=17100882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24323791A Expired - Fee Related JP3219796B2 (ja) | 1991-09-24 | 1991-09-24 | バイポーラ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3219796B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4930269B2 (ja) * | 2007-08-13 | 2012-05-16 | 住友電気工業株式会社 | 化合物半導体バイポーラトランジスタ |
-
1991
- 1991-09-24 JP JP24323791A patent/JP3219796B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582536A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2971246B2 (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| JP3603747B2 (ja) | ＳｉＧｅ膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタ | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| JP2002252230A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3132101B2 (ja) | 半導体装置の製造方法 | |
| JP2000031156A (ja) | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 | |
| GB2296129A (en) | Bipolar transistor fabrication | |
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3172031B2 (ja) | 半導体装置の製造方法 | |
| JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
| JP2924417B2 (ja) | 半導体装置 | |
| JPH0831478B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08274108A (ja) | 半導体装置及びその製造方法 | |
| JP3219796B2 (ja) | バイポーラ型半導体装置の製造方法 | |
| JP2850666B2 (ja) | 自己整合型バイポーラトランジスタおよびその製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JP3472486B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
| JP2528559B2 (ja) | ラテラルバイポ―ラトランジスタの製造方法 | |
| KR940010915B1 (ko) | 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
| JP3168622B2 (ja) | 半導体装置及びその製造方法 | |
| KR940007658B1 (ko) | 결정박막 성장법을 이용한 자기정렬 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
| KR940007657B1 (ko) | 고속 쌍극자 트랜지스터 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |