JPS641063B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置、特に高周波用半導体装置
の製造方法に関するものである。

近年、半導体装置における特性は、益々高い周
波数帯のものが必要となつている。したがつて、
高周波用半導体装置の各不純物領域及び各電極層
の形状や間隔は精密かつ微細に形成されなければ
ならない。このため、各不純物領域および各電極
層の形成になるべく自己整合法を用いれば、各ホ
トエツチング工程におけるマスク目合せおよび加
工による所望する寸法からのずれの問題がなくな
り非常に有利となる。又、各電極層間の間隔を半
導体基板表面に対して縦の方向に配置すれば、各
不純物領域の間隔をより小さく設計できるので高
周波特性の良いものとなる。

たとえば、高周波トランジスタにおいてはその
高周波特性を良好とするために、ベース抵抗とコ
レクタ・ベース接合間容量を減じる事が重要であ
り、このためにエミツタ領域とベースコンタクト
領域の間隔をなるべく小とする構造が必要とな
る。

このような構造を有する従来技術としては、例
えば特開昭50−34485号に示されている。これは、
エミツタ領域上に逆台形状の多結晶シリコン層を
有する構造であり、この多結晶シリコン層をエミ
ツタ領域の拡散源とすると共に、エミツタ電極の
引き出し部とするため、この逆台形状の多結晶シ
リコン層の半導体基体への接合面の位置及び大き
さからエミツタ領域を定め、又その接合面と逆台
形状の上表面部の垂直方向に投影した位置との相
対関係からエミツタ領域とベースコンタクト領域
との間隔を定めるものである。

かかる構造のトランジスタを得るための一般的
な製造方法を第１図乃至第４図に示す。

まず、半導体基板１の内部に半導体基板１と反
対の導電型を呈するベース領域２を形成し、この
上の酸化シリコン層３を除去した後、半導体基板
１と同じ導電型の不純物を多量に含んだ多結晶シ
リコン層４Ａと、不純物を含まない多結晶シリコ
ン層４Ｂと、酸化膜層５とを順次に形成し、しか
る後、酸化膜１４をエミツタ電極パターンの形状
に加工する（第１図）。

次に、残つた酸化膜５をマスクとして弗硝酸系
のシリコンエツチング液に浸すと、不純物を添加
した多結晶シリコン層４Ａとそうでない多結晶シ
リコン層４Ｂとのエツチング速度の差によつて、
多結晶シリコン層４Ａは逆台形状に形成される。
次に、高温で熱処理すると、逆台形状に加工され
た多結晶シリコン層４Ａからの不純物の拡散によ
りエミツタ領域６が形成され、同時に不純物を含
まない多結晶シリコン層５Ｂにも拡散されてエミ
ツタ電極取り出し部４が形成される。このときの
熱処理のため、酸化膜７が全面に形成され、さら
に全面を窒化膜８により被覆する（第２図）。

その後、基板１に対して垂直上方から高ドーズ
量の不純物をイオン注入し、そして熱リン酸のエ
ツチング液に浸す。このとき、イオン注入によつ
て不純物が注入された窒化膜８は熱リン酸に侵か
され、そうでないところは安定であるので、台形
状のエミツタ電極取り出し部４によつて影となつ
た部分の窒化膜７だけが残る。残つた窒化膜８を
マスクとして酸化膜７を除去し、ボロンのような
アクセプタ不純物を拡散してベースコンタクト領
域９を形成する（第３図）。

しかる後、エミツタ電極取り出し部４上の酸化
膜５を除して表面を露出させ、電極となる金属を
垂直上面より蒸着してエミツタ電極１０およびベ
ース電極１１を形成する（第４図）。

かかる製造方法では、エミツタ電極取り出し部
４の表面を露出させるために酸化膜５を除去する
とき、ベースコンタクト領域９は露出しているの
でエツチング液のまわり込みのために窒化膜８の
下の酸化膜７も除去されてしまい、この結果、ベ
ース電極１１を形成すると空洞１２が形成される
ことになる。ベース電極１０形成前において、空
洞１２のためにベース・エミツタ接合が露出して
しまい、この結果外界雰囲気中のアルカリイオン
等の付着や表面接合近傍部の結晶欠陥等が生じて
いた。このため、電流増幅率のコレクタ電流に対
する線形性の劣化が生じたり、特に小電流部分で
の電流増幅率の低下および信頼度の低下等の問題
が生じていた。この欠点は、エミツタ領域６の幅
を２〜0.5μ程度と狭くしていく程、又多結晶シリ
コン層４Ａの膜厚を厚くしていく程顕著なものと
なる。

本発明の目的は、上記従来の欠点を解消して電
流増幅率の線形性の向上および増加を達成し、信
頼度も向上した半導体素子を得るための製造方法
を提供することにある。

本発明によれば、ベース領域が形成された半導
体基体表面に不純物が添加された多結晶シリコン
層を形成する工程と、その多結晶シリコン層上に
所定のパターンに加工された絶縁物層を形成する
工程と、その絶縁物層をマスクとして多結晶シリ
コン層を逆台形状の断面形状となるように加工す
る工程と、所定のベース領域上を露出してベース
電極接触領域を形成した後多結晶シリコン層上の
絶縁物層を除去する工程と、半導体基体および多
結晶シリコン層表面上に第２の絶縁物層を形成す
る工程と、多結晶シリコン層およびベース電極接
触領域領域上の第２の絶縁物層を除去してエミツ
タおよびベース電極を形成する工程とを含むこと
を特徴とする半導体装置の製造方法をえる。

以下、本発明の実施例につき図面を参照して詳
細に説明する。

第５および６図は本発明の一実施例を示す製造
工程断面図であり、従来と同一の部分は同一番号
を付している。本実施例では、従来の第３図と同
じように半導体基体１の内にベース領域２および
ベースコンタクト領域９が形成され、さらに不純
物が添加され逆台形状に加工された多結晶シリコ
ン層４Ａを不純物源としてエミツタ領域６を形成
し、そしてベースコンタクト領域９およびエミツ
タ電極取り出し部４の絶縁物層７，８を除去した
後、酸化膜５を除去し、その後第５図のように窒
化膜１３を全表面上に被覆する。このとき、第３
図の工程における酸化膜７の除去によつて窒化膜
８下のベース領域２上にはやはり空洞が生じてい
る。しかし、この後、基体１の裏面と表面に逆バ
イアス電圧を印加して窒化膜１３を化成すると、
エミツタ電極取り出し部およびベースコンタクト
領域９上の窒化膜１３が酸化膜１４に変換し、さ
らに、このときの化成によ空洞部にも酸化膜１
４′が形成される。

次に、第６図のように化成されていない窒化膜
１３をマスクとして酸化膜１４を除去し、再びベ
ースコンタクト領域９とエミツタ電極取り出し部
４とを露出する。このとき、新たに形成され窒化
膜８とベース領域２とにはさまれた酸化膜１４は
外部に露出していないので、エツチング液のまわ
り込は極めて少なく、この結果ベース・エミツタ
接合表上は酸化膜１４によつて確実に被覆され
る。

この後、従来の如く垂直上面から金属を蒸極し
てベースおよびエミツタ電極を形成する。

かかる製法によれば、前述のようにベース・エ
ミツタ接合表面上には酸化膜１４が形成されてい
るので、外界汚染によるアルカリイオン等の付着
および表面結晶欠陥等は全くなる。従つて、電流
増幅率の線形性および増大等の特性向上が計ら
れ、しかも信頼性が飛躍的に向上する。

さらにまた、本実施例の製造では、窒化膜１３
の化成に前述の逆バイアス電圧による化成法を用
いているので、ベースコンタクト領域９およびエ
ミツタ電極取り出し部４上の窒化膜１３が化成さ
れ、他は化成されずそのまま残る。従つて、外界
雰囲気からの絶縁がより確実なものとなると共に
外部リードとの接続のためのボンデイング線接着
における強度、特にエミツタ電極取り出し部４の
強度が高まる。しかも、残つた窒化膜１３がその
ままエツチングマスクとなるので、ホトレジスト
工程における目合せや位置ズレ等の必配は全くな
い。

以上のように、本発明の製法によれば、ベー
ス・エミツタ接合露出が全くなくなり、素子特性
の向上および高信頼性の半導体装置が提供でき
る。

尚、本発明は上記実施例に限定されずいくつか
の変更が可能である。即ち、空洞部分をなくす方
法として陽極化成法や低温熱酸化（800〜900℃）
を用いてもよい。特に熱酸化による場合はベー
ス・エミツタ接合深さをあまり変化させないよう
に前述の低温（800〜900℃）で行なう必要があ
る。さらに、半導体集積回路でも同様に適用でき
る。さらにまた、基体１は半導体基板上に形成さ
れたエピタキシヤル層でもよい。

【図面の簡単な説明】

第１図乃至第４図は従来の高周波トランジスタ
を製造するための一般的な工程断面図、第５，６
図は本発明の一実施例を示す製造工程断面図であ
る。 １……半導体基体、２……ベース領域、３……
フイールド酸化膜、４Ａ……不純物を添加した多
結晶シリコン層、４Ｂ……不純物が添加されてい
ない多結晶シリコン層、４……エミツタ電極取り
出し部、５……酸化膜、６……エミツタ領域、７
……酸化膜、８……窒化膜、９……ベースコンタ
クト領域、１０……エミツタ電極、１１……ベー
ス電極、１２……空洞、１３……窒化膜、１４…
…酸化膜。

Claims (1)

1. 【特許請求の範囲】 １ 一導電型の半導体領域表面に他の導電型の不
   純物が添加された多結晶シリコン層を形成する工
   程と、 該多結晶シリコン層上に所定の形状を有する第
   １の絶縁物層を形成する工程と、 該第１の絶縁物層をマスクとして該多結晶シリ
   コン層を逆台形状の断面形状となるように加工す
   る工程と、 その加工された前記多結晶シリコン層を不純物
   源として前記一導電型の半導体領域内に他の導電
   型の半導体領域を形成する工程と、 前記半導体領域表面に第２の絶縁物層を形成す
   る工程と、 前記第２の絶縁物層上に該第２の絶縁物層より
   エツチング率の小さい第３の絶縁物層を形成する
   工程と、 前記第３の絶縁物層及び前記第２の絶縁物層を
   選択的に除去することにより所定部の前記一導電
   型の半導体領域を露出する工程と、 前記第１の絶縁物層を除去し、前記多結晶シリ
   コン層上の表面を露出するとともに、前記所定部
   の一導電型の半導体領域より前記多結晶シリコン
   層側に向かつて前記第２の絶縁物層を選択的に除
   去することにより前記多結晶シリコン層近傍の前
   記一導電型の半導体領域上に前記第３の絶縁物層
   に覆われた空洞を生じさせる工程と、 少なくともその露出された前記所定部の一導電
   型の半導体領域上及び前記露出した多結晶シリコ
   ン層上に第４の絶縁物層を形成する工程と、 前記所定部の一導電型の半導体領域及び前記露
   出した多結晶シリコン層上の前記第４の絶縁物層
   を酸化物に変換するとともに前記一導電型の半導
   体領域上の前記空洞に酸化膜を形成する工程と、 再び前記一導電型の半導体領域の所定部を露出
   させる工程と、 それら露出した部分に電極を形成する工程とを
   含むことを特徴とする半導体装置の製造方法。