JPS641941B2 - - Google Patents

Info

Publication number
JPS641941B2
JPS641941B2 JP9907676A JP9907676A JPS641941B2 JP S641941 B2 JPS641941 B2 JP S641941B2 JP 9907676 A JP9907676 A JP 9907676A JP 9907676 A JP9907676 A JP 9907676A JP S641941 B2 JPS641941 B2 JP S641941B2
Authority
JP
Japan
Prior art keywords
silicon layer
layer
polycrystalline silicon
region
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9907676A
Other languages
English (en)
Other versions
JPS5324277A (en
Inventor
Reiji Takashina
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9907676A priority Critical patent/JPS5324277A/ja
Publication of JPS5324277A publication Critical patent/JPS5324277A/ja
Publication of JPS641941B2 publication Critical patent/JPS641941B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置、特に微細寸法を有する半
導体装置の製造方法に関するものである。
近年、半導体装置における特性は益々高い周波
数帯のものが必要となつている。従つて、該装置
の各不純物領域および各電極層の形状や間隔は、
精密かつ微細に形成されなければならない。この
ため、各不純物領域および各電極層の形成になる
べく自己整合法を用いれば、各PR工程における
マスク目合せおよび加工による所望する寸法から
のずれの問題が無くなり、有利となる。又、各電
極層間の間隔を半導体基板表面に対して縦の方向
に求めれば、各不純物領域の間隔を小に設計出来
るので高周波数特性の良いものとなる。
たとえば、高周波用トランジスターにおいては
その高周波特性を良好とするために、ベース抵抗
とコレクター・ベース間容量を減じる事が重要で
あり、このためにエミツタ領域とベースコンタク
ト部もしくは該部の低比抵抗層領域との間隔をな
るべく小とする構造が必要となる。
このような構造を有する従来技術としては、段
付電極トランジスターとして、例えば特開昭50−
34485に開示されている。これは、エミツタ領域
上に逆台形状の多結晶シリコン層を有する構造で
あり、該逆台形状の底部の位置および大きさから
エミツタ領域を定め、又該底部と該逆台形状の上
表面部の垂直方向に投影した位置との相対関係か
らエミツタ領域とベースコンタクトとの間隔を定
めるものである。しかしながら、このように逆台
形多結晶シリコンの形状に素子の各領域の形成を
依存する構造は、製造工程が複雑となると共に素
子特性は偏差の大きなものとなる。
すなわち、該逆台形は、上表面部を基準として
例えば中心方向に角度をつけてイオンエツチング
を行うことによつて作られるが、どのような方法
を用いるにせよ、このような複雑な形状に造られ
た多結晶シリコン層は、この工程において必然的
に生ずる諸作業条件のわずかな違いから、該多結
晶シリコン層の底部の大きさおよび底部と上表面
部の偏心等の相対関係の違いを生じたものとなり
これがそのまま素子特性へ影響を及ぼしてしま
う。
特に高周波素子のように全体が微細構造となつ
ているものは、相対的な誤差が大きくなるので特
性に与える影響はさらに著しいものとなる。
本願の目的は、各電極層間の間隔を半導体基板
表面に対して縦の方向に求め、自己整合法を可能
とする微細構造であつて、多結晶シリコン層の形
状形成を容易とし、該形状形成の際に必然的に生
ずる諸条件の違いが直接に素子の特性に影響を及
ぼさない有効な半導体装置の製造方法を提供する
ことにある。
本願の他の目的は、不純物領域と他の不純物領
域におけるコンタクト部との間隔をさらに狭く
し、したがつて、より高い周波数帯に適する有効
な半導体装置の製造方法を提供することである。
本発明によれば、シリコン層の一主表面上に不
純物を有し表面が耐酸化膜で覆われた多結晶シリ
コン層を形成する工程と、垂直にイオンエツチン
グを施すことにより、両側面が前記一主表面に対
して実質的に垂直であり上表面に前記耐酸化膜が
形成された多結晶シリコン層を選択的に残す工程
と、この残つた多結晶シリコン層の前記両側面お
よび露出された前記シリコン層の部分を熱酸化に
よつてシリコン酸化膜で被覆する工程と、前記残
つた多結晶シリコン層からの前記不純物の拡散に
よつて前記シリコン層にこれとは反対導電型の領
域を形成する工程と、垂直にイオンエツチングを
施すことによつて前記シリコン酸化膜の一部を除
去して、前記残つた多結晶シリコン層の上表面に
連続する前記両側面の一部分および前記残つた多
結晶シリコン層間の前記シリコン層の一部分を露
出する工程と、前記耐酸化膜を除去し、前記残つ
た多結晶シリコン層の前記上表面および前記両側
面の前記一部分を第1の金属層で被覆するととも
に前記シリコン層の前記露出する部分を前記第1
の金属層とは離間した第2の金属層で被覆する工
程とを有することを特徴とする半導体装置の製造
方法を得る。
本願の特徴は、不純物領域の拡散源となり、又
該領域の電極層を設ける多結晶シリコン層を半導
体基板に対して垂直状に形成したことにある。
これにより、多結晶シリコン層の形状形成は、
例えば垂直方向にのみイオンエツチングすればよ
いから、常に該層の底部は同層の上表面部を基板
に垂直に投影した位置となり、従つて該底部より
定まる不純物領域ならびに該上表面部および同層
の側壁部に設けられている絶縁膜から定まる他の
不純物領域のコンタクト部は常に一定の位置に形
成されるので、素子は、所望する特性が偏差をご
く小として得られる。
又、前記不純物領域と他の不純物領域のコンタ
クト部との間隔は前記絶縁膜の膜厚から特定され
たものとなるから、該間隔をさらに狭くすること
が出来、したがつてより高い周波数において良特
性の素子となる。
たとえば、高周波トランジスターにおいては、
エミツタ領域の位置および大きさならびに該領域
とベース領域のコンタクト部との間隔は常に一定
なものとなり、さらに該間隔は狭く設計すること
が可能であるから高い周波数帯において、偏差を
小とする良特性のものとなる。
以下第1図乃至第3図に基ずいて本発明を説明
する。
第1図は従来技術による半導体装置であつて、
N型低比抵抗層1とN型高比抵抗層2からなる半
導体基板に酸化膜3をマスクとしてP型活性ベー
ス領域7を形成し、さらに所望の形状にパターニ
ングされた図示されていない窒化膜をマスクとし
て逆台形状のN型多結晶シリコン層12、該層を
拡散源としてその底部に隣接するエミツタ領域1
0、前記窒化膜をマスクとしてコンタクト部、該
部にP型コンタクトベース領域8をそれぞれ形成
し、さらに金属を垂直方向から平行に蒸着するこ
とによつて、ベース電極層14およびエミツタ電
極層16が設けられている。しかしながら、逆台
形状のN型多結晶シリコン層12の上表面部の形
状、即ちそれに隣接する窒化膜の形状と、該層底
部の形状との相対関係は、該層が内側にテーパを
有する複雑なものとなつているから、該層の形状
工程の諸作業条件のわずかな違いにより、常に特
定のものとならない。従つて、エミツタ領域10
の形状並びに該領域10とベースコンタクト部も
しくはコンタクトベース領域との間隔は所望する
値からの偏差の大のものとなる。又、多結晶シリ
コン層12が逆台形状であり、さらに高周波素子
の不純物領域は浅い層となつているので横方向の
拡散はほとんど生じないから、前記間隔は最小
0.5μm程度に限定され、さらに高い周波数の素子
には不適当となる。
第2図は本発明の一実施例により得られる半導
体装置の断面図である。これによれば、N型多結
晶シリコン層は、基板表面に対して垂直形状とな
つているから、該層の形成は垂直方向にのみイオ
ンエツチングすれば良く、従つて形成工程におけ
る諸作業条件が多少異なつても、該層の底部の形
状並びに該層の上表面との相対関係はパターニン
グされた窒化膜の形状から一義的に定まるものと
なり、エミツタ領域11は一定の形状となり、該
領域11とベースコンタクト部もしくはP型ベー
スコンタクト領域9は酸化膜5の横方向の厚さか
ら特定された値となる。又、さらに高い周波数の
素子を必要とされる場合にも、酸化膜5の横方向
の厚さを薄くすれば、不純物領域は浅いものであ
り、従つて、横方向の拡散はわずかなものであつ
て、制御できるものであるから、例えば前記間隔
を0.1μm以下にすることも可能となる。
第3A図乃至第3D図はこの本発明の一実施例
の製造工程を示す断面図である。
工程(1):N型低比抵抗層1とN型高比抵抗層2か
らなる半導体基板を熱酸化して所望の厚
さの酸化膜3を該半導体基板表面に形成
する。
工程(2):写真蝕刻法を用い酸化膜3にベース拡散
用の窓をあけて硼素を気相拡散した後、
所望の深さ及び表面濃度にするために低
温熱酸化とエツチングを数回繰り返して
P型活性ベース領域7を形成後、窒素と
水素との混合ガスをキヤリアーガスとし
てモノシランと砒素とからなる混合ガス
を700℃で熱分解し、砒素を高濃度に含
有する多結晶シリコン層13を前記工程
終了後の基板上に析出さ、更に通常の気
相成長法により多結晶シリコン層13の
上に窒化膜6を形成する(第3A図)。
工程(3):次に写真蝕刻法によりエミツタ電極用パ
ターン以外を開孔した後レジストをマス
クとして基板に垂直方向から平行にイオ
ンエツチングを行い、露出した部分の窒
化膜及び多結晶シリコン層を除去する。
(第3B図) 工程(4):次に酸化性雰囲気中で熱処理を行うと露
出した活性ベース領域7及び多結晶シリ
コン層13の側壁に酸化膜5が形成され
るが、このとき同時に多結晶シリコン層
13から砒素が拡散し、エミツタ領域1
1が形成される(第3C図)。
この成長させる酸化膜5の厚さは熱処
理中の雰囲気により所望の膜厚に調整で
きるので、拡散温度と時間はエミツタ拡
散層の形成に必要な条件に合わせる。例
えば、スチーム雰囲気1000℃、10分間で
行えば酸化膜5は0.2μmのの厚さとな
り、同時にN型エミツタ領域11は
0.1μmの深さに形成される。さらに熱処
理を酸化性雰囲気で出来ない場合は通常
の陽極酸化法あるいは気相プラズマ酸化
法等を用いれば良い。
工程(5):次に基板に垂直方向から平行にイオンエ
ツチングを行い、ベースコンタクト部上
の酸化膜がセルフアラインされ除去され
る。この際、多結晶シリコン上の窒化膜
6も酸化膜と同程度の厚さだけエツチン
グされるが、ベースコンタクト領域上の
酸化膜の膜厚は窒化膜6の厚さ1/2〜1/3
であるので酸化膜層が完全に除去されれ
ても未だ多結晶シリコン上の窒化膜は残
る。又、多結晶シリコン層13の側壁最
上部の酸化膜も除去されるがこの部分は
後の工程でエミツタ電極層の一部と接続
される。
工程(6):次いでイオン注入法により硼素を約
0.1μmの深さに注入しベースコンタクト
領域9を形成する。(第3D図) 工程(7):次に多結晶シリコン層13上の窒化膜6
を除去する。除去に際しては、たとえば
熱隣酸による化学エツチング法などが採
られ得る。
工程(8):最後にリフト法などにより電極金属を所
望の部分に蒸着し、電極パターンを形成
する。この時電極金属の蒸着を垂直方向
から平行に行なつた後、多結晶シリコン
層13の側壁の酸化膜5の面に金属層が
薄く付着されている場合には、イオンビ
ームを適当に角度をつけて照射すれば、
該層は容易に除去される。又、電極層と
してアルミニウムを用いる場合には、外
部への引出し部分のみ除いて、他の部分
をアルミ化成を行なつてもよい。
尚、以上はエミツタ領域に砒素を用いたNPN
型トランジスターについて説明したが、これに燐
を用いてもよく、又PNP型トランジスターにつ
いても同様な製造工程となる。
又、さらに本発明は、微細構造を必要とするダ
イオード、接合型電界効果トランジスター等の能
動素子および抵抗層、シリコン内配線層等の受動
素子並びにこれ等素子による集積回路装置にも適
用される。
以上述べた如く、本発明は一導電型不純物を含
んだ多結晶シリコン層を半導体基板に対して垂直
形状にし、該垂直形状の側壁面に一定膜厚の絶縁
膜を設けたものであるから、該多結晶シリコン層
を拡散源とする一導電型不純物領域の位置および
大きさ並びに該領域と逆導電型領域の間隔は常に
特定されたものとなる。
さらに、該間隔は前記絶縁膜の膜厚から定めら
れるから所望に応じて狭くすることが出来る。
したがつて、本願発明によつて得られる半導体
装置は、高周波素子として偏差の少ない良特性の
ものとなる。
特に高周波トランジスターにおいては、エミツ
タ領域の形状及び該領域とベースコンタクト部と
の間隔が正確、精密に形成されるので非常に有効
なものとなる。
【図面の簡単な説明】
第1図は従来型の断面図であり、第2図は本発
明の一実施例によつて得られる半導体装置の断面
図である。又、第3A図乃至第3D図は本発明の
一実施例の製造工程を示す断面図である。 1……N型低比抵抗層、2……N型高比抵抗
層、3……酸化膜、4……酸化膜、5……酸化
膜、6……窒化膜、7……P型活性ベース領域、
8……P型ベースコンタクト領域、9……P型ベ
ースコンタクト領域、10……N型エミツタ領
域、11……N型エミツタ領域、12……N型多
結晶シリコン層、13……N型多結晶シリコン
層、14……ベース電極層、15……ベース電極
層、16……エミツタ電極層、17……エミツタ
電極層。

Claims (1)

    【特許請求の範囲】
  1. 1 シリコン層の一主表面上に不純物を有し表面
    が耐酸化膜で覆われた多結晶シリコン層を形成す
    る工程と、垂直にイオンエツチングを施すことに
    より、両側面が前記一主表面に対して実質的に垂
    直であり上表面に前記耐酸化膜が形成された多結
    晶シリコン層を選択的に残す工程と、この残つた
    多結晶シリコン層の前記両側面および露出された
    前記シリコン層の部分を熱酸化によつてシリコン
    酸化膜で被覆する工程と、前記残つた多結晶シリ
    コン層からの前記不純物の拡散によつて前記シリ
    コン層にこれとは反対導電型の領域を形成する工
    程と、垂直にイオンエツチングを施すことによつ
    て前記シリコン酸化膜の一部を除去して、前記残
    つた多結晶シリコン層の上表面に連続する前記両
    側面の一部分および前記残つた多結晶シリコン層
    間の前記シリコン層の一部分を露出する工程と、
    前記耐酸化膜を除去し、前記残つた多結晶シリコ
    ン層の前記上表面および前記両側面の前記一部分
    を第1の金属層で被覆するとともに前記シリコン
    層の前記露出する部分を前記第1の金属層とは離
    間した第2の金属層で被覆する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
JP9907676A 1976-08-18 1976-08-18 Semiconductor devic e and its production Granted JPS5324277A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9907676A JPS5324277A (en) 1976-08-18 1976-08-18 Semiconductor devic e and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9907676A JPS5324277A (en) 1976-08-18 1976-08-18 Semiconductor devic e and its production

Publications (2)

Publication Number Publication Date
JPS5324277A JPS5324277A (en) 1978-03-06
JPS641941B2 true JPS641941B2 (ja) 1989-01-13

Family

ID=14237817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9907676A Granted JPS5324277A (en) 1976-08-18 1976-08-18 Semiconductor devic e and its production

Country Status (1)

Country Link
JP (1) JPS5324277A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54155771A (en) * 1978-05-29 1979-12-08 Nec Corp Pattern forming method
US4209349A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching
US4234362A (en) * 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
JPS5591130A (en) * 1978-12-27 1980-07-10 Matsushita Electric Ind Co Ltd Production of semiconductor device
US4234357A (en) * 1979-07-16 1980-11-18 Trw Inc. Process for manufacturing emitters by diffusion from polysilicon
JPS6222395Y2 (ja) * 1980-01-24 1987-06-06
JPS5731789Y2 (ja) * 1980-01-16 1982-07-13
JPS56137657A (en) * 1980-03-29 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5832434A (ja) * 1981-08-20 1983-02-25 Toshiba Corp 半導体装置の製造方法
JPS6297332A (ja) * 1986-10-24 1987-05-06 Matsushita Electric Ind Co Ltd Mosトランジスタの製造方法

Also Published As

Publication number Publication date
JPS5324277A (en) 1978-03-06

Similar Documents

Publication Publication Date Title
JPS5939906B2 (ja) 半導体装置の製造方法
US4980302A (en) Method of manufacturing bipolar transistor having a reduced parasitic capacitance
EP0076106B1 (en) Method for producing a bipolar transistor
JPS641941B2 (ja)
US4210689A (en) Method of producing semiconductor devices
GB2033660A (en) Manufacturing transistors having different characteristics
KR910000020B1 (ko) 반도체장치의 제조방법
JPS641063B2 (ja)
JPH01155660A (ja) 半導体装置の製造方法
US4012763A (en) Semiconductor device having insulator film with different prescribed thickness portions
JPS60164356A (ja) 半導体装置
JPS6022506B2 (ja) 半導体装置の製法
JPS6142169A (ja) 半導体装置の製造方法
JPH0330293B2 (ja)
JP2594697B2 (ja) 半導体装置の製造方法
JPS6112031A (ja) 半導体装置の製造方法
JPS6077460A (ja) 半導体装置の製造方法
JPH03163830A (ja) 半導体装置の製造方法
JPH03231431A (ja) 半導体装置の製造方法及びその半導体装置
JPS6068652A (ja) 半導体素子の製造方法
JPS6011459B2 (ja) 拡散形半導体装置の製造方法
JPS6188543A (ja) 半導体装置の製造方法
JPS63155716A (ja) 半導体装置の製造方法
JPS6218041A (ja) 半導体装置の製造方法
JPH10340863A (ja) 半導体装置の製造方法