JPS6142169A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6142169A JPS6142169A JP16355784A JP16355784A JPS6142169A JP S6142169 A JPS6142169 A JP S6142169A JP 16355784 A JP16355784 A JP 16355784A JP 16355784 A JP16355784 A JP 16355784A JP S6142169 A JPS6142169 A JP S6142169A
- Authority
- JP
- Japan
- Prior art keywords
- selectively
- oxide film
- emitter
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 150000004767 nitrides Chemical class 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 11
- 239000011347 resin Substances 0.000 abstract description 6
- 229920005989 resin Polymers 0.000 abstract description 6
- 238000000992 sputter etching Methods 0.000 abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 4
- 150000002222 fluorine compounds Chemical class 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 238000005546 reactive sputtering Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 3
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 235000019270 ammonium chloride Nutrition 0.000 description 1
- KVBCYCWRDBDGBG-UHFFFAOYSA-N azane;dihydrofluoride Chemical compound [NH4+].F.[F-] KVBCYCWRDBDGBG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体装置、特に高周波トランジスタの製造方
法に関するものである。
法に関するものである。
(従来の技術)
高周波トランジスタにおいて、より高い周波数特性を得
るためにはエミッタ拡散を浅くシ、かつベース幅を狭く
するとともに特にエミツタ幅をできるだけ小さくするこ
とが重要である。しかし、通常の選択拡散技術によれば
、エミツタ幅の寸法が写真食刻技術による加工精度(1
〜2μ)の限界に達しておシ、この拡散領域上に電極を
設けるために、さらに写真食刻技術によシ加工技術を用
いることは困難になる。それゆえ各拡散領域及び各電極
層の形成になるべく自己整合法を用いれば各写真食刻技
術による工程におけるマスク目金せ及び加工による所望
する寸法からのずれの問題がなくなり非常に有利となる
。又、各電極層間の間隔を半導体基板表面に対して縦方
向に求めれば各不純物領域の間隔を小さく設計できるも
ので高周波特性の良いものとなる。さらに高周波トラン
ジスタにおいては、その高周波特性を良好とするために
、ベース抵抗と、コレクターベース接合容量を減じるこ
とが重要であ夛、それ故エミッタ領域とベースコンタク
ト領域の間隔をなるべく、小さくする構造が必要となる
。
るためにはエミッタ拡散を浅くシ、かつベース幅を狭く
するとともに特にエミツタ幅をできるだけ小さくするこ
とが重要である。しかし、通常の選択拡散技術によれば
、エミツタ幅の寸法が写真食刻技術による加工精度(1
〜2μ)の限界に達しておシ、この拡散領域上に電極を
設けるために、さらに写真食刻技術によシ加工技術を用
いることは困難になる。それゆえ各拡散領域及び各電極
層の形成になるべく自己整合法を用いれば各写真食刻技
術による工程におけるマスク目金せ及び加工による所望
する寸法からのずれの問題がなくなり非常に有利となる
。又、各電極層間の間隔を半導体基板表面に対して縦方
向に求めれば各不純物領域の間隔を小さく設計できるも
ので高周波特性の良いものとなる。さらに高周波トラン
ジスタにおいては、その高周波特性を良好とするために
、ベース抵抗と、コレクターベース接合容量を減じるこ
とが重要であ夛、それ故エミッタ領域とベースコンタク
ト領域の間隔をなるべく、小さくする構造が必要となる
。
仁の様な要求を満たす構造のトランジスタとして例えば
所謂段付電極トランジスタが知られている。これはエミ
ッタ領域上に逆台形上の多結晶シリコン層を有する構造
であシ、この逆台形状底部の位置及び大きさからエミッ
タ領域を定め、しかも底部と逆台形状の上表面部の垂直
方向に投影した位置との相対関係から、エミッタ領域と
ベースコンタクト領域との間隔を定めるものである。
所謂段付電極トランジスタが知られている。これはエミ
ッタ領域上に逆台形上の多結晶シリコン層を有する構造
であシ、この逆台形状底部の位置及び大きさからエミッ
タ領域を定め、しかも底部と逆台形状の上表面部の垂直
方向に投影した位置との相対関係から、エミッタ領域と
ベースコンタクト領域との間隔を定めるものである。
かかる構造をもうトランジスタの一般的な製法を図面を
用いて説明する。まず第1図に示すように、コレクタ領
域となる半導体基板1の一生表面に酸化膜3をマスクす
る周知の拡散法で半導体基板1とは反対の導電型を呈す
るベース領域2を形成した後、半導体基板lと同じ導電
型の不純物を多量に含んだ多結晶シリコン層4Aと不純
物を含まない多結晶シリコン層4Bと酸化!I5とを順
に形成し、その酸化膜層5をエミッタ電極パターンの形
状に加工する。
用いて説明する。まず第1図に示すように、コレクタ領
域となる半導体基板1の一生表面に酸化膜3をマスクす
る周知の拡散法で半導体基板1とは反対の導電型を呈す
るベース領域2を形成した後、半導体基板lと同じ導電
型の不純物を多量に含んだ多結晶シリコン層4Aと不純
物を含まない多結晶シリコン層4Bと酸化!I5とを順
に形成し、その酸化膜層5をエミッタ電極パターンの形
状に加工する。
第2図に示すようK、弗硝酸系のシリコンエツチング液
を用い、残った酸化膜5をマスクとして2層構成の多結
晶シリコン層4Aと4Bを選択的にエツチング除去する
ことによシ両者のエツチング速度の差によシ逆台形状に
加工される。次に垂直上方から高ドーズ低エネルギーで
アクセフ0タネ純物のイオン注入を行ないベースコンタ
クト部に酸化膜及びCVD等によシ逆台形の表面および
基板上に酸化膜6を形成し、高温で熱処理を行ない、多
結晶シリコン層4Aから不純物を拡散してエミッタ領域
8を形成する。この熱処理によシイオン注入層9′はア
ニールされて、ベースコンタクト領域9になる。次に第
4図に示すように、表面CVD法等によシ、窒化膜層7
を形成し垂直上方から高ドーズでイオン注入を行なう。
を用い、残った酸化膜5をマスクとして2層構成の多結
晶シリコン層4Aと4Bを選択的にエツチング除去する
ことによシ両者のエツチング速度の差によシ逆台形状に
加工される。次に垂直上方から高ドーズ低エネルギーで
アクセフ0タネ純物のイオン注入を行ないベースコンタ
クト部に酸化膜及びCVD等によシ逆台形の表面および
基板上に酸化膜6を形成し、高温で熱処理を行ない、多
結晶シリコン層4Aから不純物を拡散してエミッタ領域
8を形成する。この熱処理によシイオン注入層9′はア
ニールされて、ベースコンタクト領域9になる。次に第
4図に示すように、表面CVD法等によシ、窒化膜層7
を形成し垂直上方から高ドーズでイオン注入を行なう。
次に第5図に示すように、熱リン酸エンチングを用いて
、イオン注入された部分の窒化膜層7を除去した後、残
った窒化膜7を耐エツチングマスクとして酸化膜6を弗
酸弗化アンモン系でエツチング除去し、エミッタ10お
よびベース11の電極形成コンタクト窓を開孔する。こ
の工程において窒化膜7を耐エツチングマスクとして用
いて酸化膜6をエツチングする際、エツチング液の廻9
込みによシ必然的にベース領域2と窒化膜7との間に空
洞部12が発生することになシ、この空洞部12は表面
のエミッタ・ベース接合を露出させるため外部からの不
純物イオンの侵入によシミ極形成後hFlのコレクタ電
流に対する直線の劣化やhFlそのものの低下やあるい
は信頼度の劣化等の問題をしばしば引き起こす原因とな
っていた。
、イオン注入された部分の窒化膜層7を除去した後、残
った窒化膜7を耐エツチングマスクとして酸化膜6を弗
酸弗化アンモン系でエツチング除去し、エミッタ10お
よびベース11の電極形成コンタクト窓を開孔する。こ
の工程において窒化膜7を耐エツチングマスクとして用
いて酸化膜6をエツチングする際、エツチング液の廻9
込みによシ必然的にベース領域2と窒化膜7との間に空
洞部12が発生することになシ、この空洞部12は表面
のエミッタ・ベース接合を露出させるため外部からの不
純物イオンの侵入によシミ極形成後hFlのコレクタ電
流に対する直線の劣化やhFlそのものの低下やあるい
は信頼度の劣化等の問題をしばしば引き起こす原因とな
っていた。
(発明が解決しようとする問題点)
本発明の目的はかかる製法による欠点を解消し、性能お
よび信頼度性が飛躍的に向上したトランジスタを得るた
めの製造方法を提供するととにある。
よび信頼度性が飛躍的に向上したトランジスタを得るた
めの製造方法を提供するととにある。
(問題点を解決するための手段)
本発明によれば、ベース領域を有する半導体基板上に逆
台形状の不純物を含むポリシリコンを形成しポリシリコ
ンから不純物を導入した後、逆台形上の酸化膜を全面除
去し、新たに基板表面にCVD等で窒化膜を被覆し、こ
の窒化膜をリアクティブスパッタエツチングで選択的に
除去して電極導出部を形成する半導体装置の製造方法を
得る。
台形状の不純物を含むポリシリコンを形成しポリシリコ
ンから不純物を導入した後、逆台形上の酸化膜を全面除
去し、新たに基板表面にCVD等で窒化膜を被覆し、こ
の窒化膜をリアクティブスパッタエツチングで選択的に
除去して電極導出部を形成する半導体装置の製造方法を
得る。
(実施例)
以下、本発明を図面によシ詳細に説明する。
まず従来製法と同様、活性ベース領域2が形成された半
導体基板1の一生面上に不純物を含む多結晶シリコン層
4A不純物を含まない多結晶シリコン層4Bおよびエミ
ッタと同じパターンに形成された酸化膜層5を形成し、
この酸化M5をマスクとして多結晶シリコン層4A、4
Bを逆台形状に加工する。そして垂直上方から高ドーズ
低エネルギーで7クセプタ不純物のイオン注入を行ない
ベースコンタクト部注入層9を形成し、次に酸化膜層5
を除去し、次KCVD等により逆台形多結晶シリコン層
を有する基板10表面に酸化展層6を形成後、高温で熱
処理することによシ、イオン注入層9′がアニールされ
、ベースコンタクト領域部9を形成する。ここまでの製
造工程は第1図〜第3図に示した従来製法と同様である
。
導体基板1の一生面上に不純物を含む多結晶シリコン層
4A不純物を含まない多結晶シリコン層4Bおよびエミ
ッタと同じパターンに形成された酸化膜層5を形成し、
この酸化M5をマスクとして多結晶シリコン層4A、4
Bを逆台形状に加工する。そして垂直上方から高ドーズ
低エネルギーで7クセプタ不純物のイオン注入を行ない
ベースコンタクト部注入層9を形成し、次に酸化膜層5
を除去し、次KCVD等により逆台形多結晶シリコン層
を有する基板10表面に酸化展層6を形成後、高温で熱
処理することによシ、イオン注入層9′がアニールされ
、ベースコンタクト領域部9を形成する。ここまでの製
造工程は第1図〜第3図に示した従来製法と同様である
。
次に第6図に示すように、CVDによ)逆台形の多結晶
シリコン層を有する基板lの表面上の酸化膜6を感光性
樹脂被膜を選択的に形成後弗酸弗化アンモン系でエツチ
ング除去する。
シリコン層を有する基板lの表面上の酸化膜6を感光性
樹脂被膜を選択的に形成後弗酸弗化アンモン系でエツチ
ング除去する。
次に第7図に示すように基板10表面全面に窒化膜17
を形成し感光性樹脂膜Ill!13のマスクを選択的に
形成する。次に平行平板のりアクティブスパッタ装置を
使い導入ガスCF、:)12の分圧比がI:4でかり真
空度α02Torr入力電力400Wの条件でリアクテ
ィブスパッタエツチングする。
を形成し感光性樹脂膜Ill!13のマスクを選択的に
形成する。次に平行平板のりアクティブスパッタ装置を
使い導入ガスCF、:)12の分圧比がI:4でかり真
空度α02Torr入力電力400Wの条件でリアクテ
ィブスパッタエツチングする。
実験データではシリコン窒化膜17のエツチング速度4
00λ/ min でシリコンが35人/min。
00λ/ min でシリコンが35人/min。
感光性樹脂膜13が110人/ min程度であシつた
。
。
それぞれこのようなエツチング速度でエツチングが進行
するため、これらのエツチング速度を考慮して、窒化膜
17がエツチングされるように時間を設定してエミッタ
コンタクト窓lO′およびベースコンタクト窓11’の
領域を開孔させる。
するため、これらのエツチング速度を考慮して、窒化膜
17がエツチングされるように時間を設定してエミッタ
コンタクト窓lO′およびベースコンタクト窓11’の
領域を開孔させる。
次に第8図に示すように、電極金属層を垂直上面よシ蒸
着して更に光食刻技術により電極パターン14.15を
形成する。
着して更に光食刻技術により電極パターン14.15を
形成する。
(発明の効果)
かかる製法例かられかるようにペースコンタク)窓11
’及びエミッタコンタクト窓10′を開孔する際リアク
ティブスパッタエツチングによシ行っているので従来の
湿式エツチング法での酸化膜6の食われでの表面のエミ
ッタ参ベース接合が露出するという問題が全くなくなる
。したがって従来しばしば発生していたhygのコレク
タ電流に対する直線性の劣化やhygそのものの低下等
を防止でき、一層の耐性改善を計る事になシ耐放射線性
に対して一段と改善する事が出来た。
’及びエミッタコンタクト窓10′を開孔する際リアク
ティブスパッタエツチングによシ行っているので従来の
湿式エツチング法での酸化膜6の食われでの表面のエミ
ッタ参ベース接合が露出するという問題が全くなくなる
。したがって従来しばしば発生していたhygのコレク
タ電流に対する直線性の劣化やhygそのものの低下等
を防止でき、一層の耐性改善を計る事になシ耐放射線性
に対して一段と改善する事が出来た。
第1図乃至第5図は従来の製法を示す各工程での断面図
でおる。第6図乃至第8図は第1図乃至第3図とともに
説明される本発明の一実織例の製法を示す各工程での断
面図である。 l・・・・・・半導体基板、2・・・・・・ベース領域
、 3. 5゜6・・・・・・酸化膜層、4,4A、
4B・・・・・・多結晶シリコン層、7.17・・・・
・・窒化膜層、8・・・・・・エミッタ拡散層、9.
9’−・・・・・ベースコンタクト拡散層、10.10
’・・・・・・エミッタコンタクト窓、11゜11’・
・・・・・ベースコンタクト窓、12・・・・・・空洞
部、13・・・・・・感光樹脂膜、14.15・・・・
・・金属層豪2 S を 3 回 茅 4− 凹 峯 、+ ”−e 箋 z 1 半7■ 半V頂 −よA
でおる。第6図乃至第8図は第1図乃至第3図とともに
説明される本発明の一実織例の製法を示す各工程での断
面図である。 l・・・・・・半導体基板、2・・・・・・ベース領域
、 3. 5゜6・・・・・・酸化膜層、4,4A、
4B・・・・・・多結晶シリコン層、7.17・・・・
・・窒化膜層、8・・・・・・エミッタ拡散層、9.
9’−・・・・・ベースコンタクト拡散層、10.10
’・・・・・・エミッタコンタクト窓、11゜11’・
・・・・・ベースコンタクト窓、12・・・・・・空洞
部、13・・・・・・感光樹脂膜、14.15・・・・
・・金属層豪2 S を 3 回 茅 4− 凹 峯 、+ ”−e 箋 z 1 半7■ 半V頂 −よA
Claims (1)
- 第1の導電型の半導体基板に選択的に形成された第2
の導電型の領域上に前記第1の導電型の不純物を含む逆
台形状に加工された表面に酸化膜層を有するポリシリコ
ン層を形成し、熱処理によってポリシリコン層中の不純
物を前記第2の導電型の領域に拡散して第1の導電型の
領域を形成し、前記ポリシリコン層をおっている酸化膜
を選択的に除去後、新たに前記ポリシリコン層をおおっ
て全面に窒化膜層を形成し、前記窒化膜を選択的に除去
して、前記第2の導電型の領域を選択的に開孔するとと
もに前記ポリシリコン層表面を露出し、前記開孔部およ
び露出部に金属を被着してそれぞれベース電極及びエミ
ッタ電極を形成することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16355784A JPS6142169A (ja) | 1984-08-03 | 1984-08-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16355784A JPS6142169A (ja) | 1984-08-03 | 1984-08-03 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6142169A true JPS6142169A (ja) | 1986-02-28 |
Family
ID=15776159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16355784A Pending JPS6142169A (ja) | 1984-08-03 | 1984-08-03 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6142169A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01109871A (ja) * | 1987-10-22 | 1989-04-26 | Matsushita Electric Ind Co Ltd | ビデオカメラ用リモコン位置検出装置 |
JPH03238826A (ja) * | 1990-02-15 | 1991-10-24 | Mitsubishi Electric Corp | バイポーラトランジスタの製造方法 |
US5196689A (en) * | 1990-10-16 | 1993-03-23 | Pioneer Electronic Corporation | Device for detecting an object including a light-sensitive detecting array |
-
1984
- 1984-08-03 JP JP16355784A patent/JPS6142169A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01109871A (ja) * | 1987-10-22 | 1989-04-26 | Matsushita Electric Ind Co Ltd | ビデオカメラ用リモコン位置検出装置 |
JPH03238826A (ja) * | 1990-02-15 | 1991-10-24 | Mitsubishi Electric Corp | バイポーラトランジスタの製造方法 |
US5196689A (en) * | 1990-10-16 | 1993-03-23 | Pioneer Electronic Corporation | Device for detecting an object including a light-sensitive detecting array |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS615580A (ja) | 半導体装置の製造方法 | |
JPH10294463A (ja) | トレンチdmos及びその製造方法 | |
JPS5857902B2 (ja) | 狭いマスク開孔の形成方法 | |
JPS5933880A (ja) | 半導体装置の製造方法 | |
JPH0476496B2 (ja) | ||
JPS58202545A (ja) | 半導体装置の製造方法 | |
JPS641941B2 (ja) | ||
JPS6142169A (ja) | 半導体装置の製造方法 | |
JPS6252950B2 (ja) | ||
JPS63207177A (ja) | 半導体装置の製造方法 | |
JPS5923476B2 (ja) | 半導体装置の製造方法 | |
JPS6077460A (ja) | 半導体装置の製造方法 | |
JPH0257701B2 (ja) | ||
JPH02130852A (ja) | 半導体装置 | |
JPH01272161A (ja) | Mos型fetの製造方法 | |
JPS6213047A (ja) | 半導体装置の製造方法 | |
JP2621607B2 (ja) | 半導体装置の製造方法 | |
JPH04230024A (ja) | 半導体装置の製造方法 | |
JPS6022506B2 (ja) | 半導体装置の製法 | |
JP2630616B2 (ja) | 半導体装置の製造方法 | |
JPS6297376A (ja) | 半導体装置の電極パタ−ン形成方法 | |
JPS62206873A (ja) | 半導体装置の製造方法 | |
JPH01270270A (ja) | 半導体装置の製造方法 | |
JPS60110163A (ja) | Mos型トランジスタの製造方法 | |
JPH08274113A (ja) | 半導体集積回路装置の製造方法 |