JP2630616B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2630616B2 JP2630616B2 JP63077234A JP7723488A JP2630616B2 JP 2630616 B2 JP2630616 B2 JP 2630616B2 JP 63077234 A JP63077234 A JP 63077234A JP 7723488 A JP7723488 A JP 7723488A JP 2630616 B2 JP2630616 B2 JP 2630616B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- insulating film
- region
- resist
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 バイポーラ・トランジスタにおいて、 安定でかつ高周波特性の優れた幅の狭いエミッタ領域
を形成するための半導体装置の製造方法を提供すること
を目的とし、コレクタ領域中にベース領域が形成された
半導体基板上に絶縁膜を形成する工程と、上記絶縁膜上
にレジストを被着し、かつ半導体基板のベース領域中の
エミッタ領域形成部分に対応するレジスト位置に開口を
形成する工程と、開口内に露出する上記絶縁膜を介して
エミッタ領域を形成するための不純物をベース領域へ選
択的にイオン注入し、エミッタ領域を形成する工程と、
前記レジスト位置の同一開口を用いて絶縁膜をエッチン
グし、エミッタコンタクト窓を形成する工程とを有する
ようにする。
を形成するための半導体装置の製造方法を提供すること
を目的とし、コレクタ領域中にベース領域が形成された
半導体基板上に絶縁膜を形成する工程と、上記絶縁膜上
にレジストを被着し、かつ半導体基板のベース領域中の
エミッタ領域形成部分に対応するレジスト位置に開口を
形成する工程と、開口内に露出する上記絶縁膜を介して
エミッタ領域を形成するための不純物をベース領域へ選
択的にイオン注入し、エミッタ領域を形成する工程と、
前記レジスト位置の同一開口を用いて絶縁膜をエッチン
グし、エミッタコンタクト窓を形成する工程とを有する
ようにする。
本発明はバイポーラ・トランジスタ、特にそのエミッ
タの形成方法に関するものである。
タの形成方法に関するものである。
従来のバイポーラ・トランジスタのエミッタを形成す
るためには、主に第３図，第４図に示すような２方法が
ある。
るためには、主に第３図，第４図に示すような２方法が
ある。
第３図，第４図中で、１はコレクタ領域が形成された
半導体基板、２はコレクタ領域中のベース領域、３はエ
ミッタ領域、４はフィールド絶縁膜、5,7は層間の絶縁
膜、６はエミッタ電極、８は多結晶シリコン膜である。
半導体基板、２はコレクタ領域中のベース領域、３はエ
ミッタ領域、４はフィールド絶縁膜、5,7は層間の絶縁
膜、６はエミッタ電極、８は多結晶シリコン膜である。
従来例としての第３図に示す構成のためには、先ずｎ
型コレクタ層の形成された半導体基板１上にフィールド
絶縁膜４で区画されてベース領域２が形成される。次に
かかる半導体基板上にレジストが被着され、このベース
領域内のエミッタ領域形成部分に対応するレジスト位置
に窓明けが行なわれる。
型コレクタ層の形成された半導体基板１上にフィールド
絶縁膜４で区画されてベース領域２が形成される。次に
かかる半導体基板上にレジストが被着され、このベース
領域内のエミッタ領域形成部分に対応するレジスト位置
に窓明けが行なわれる。
次に上記窓明け部分を介して不純物がイオン注入さ
れ、熱処理によって活性化され、エミッタ領域３が形成
される。
れ、熱処理によって活性化され、エミッタ領域３が形成
される。
続いて上記エミッタ領域の形成された半導体基板上に
絶縁膜５が形成され、かかる絶縁膜上におけるエミッタ
領域対応位置にエミッタ電極形成のための窓明けが行な
われ、この開口部分に図示の如くエミッタ電極６が形成
される。
絶縁膜５が形成され、かかる絶縁膜上におけるエミッタ
領域対応位置にエミッタ電極形成のための窓明けが行な
われ、この開口部分に図示の如くエミッタ電極６が形成
される。
一方従来例としての第４図の構成では、第３図の場合
と同様に半導体基板１にはベース領域が形成され、かか
る半導体基板上の層間の絶縁膜７におけるエミッタ領域
対応位置には開口が設けられ、開口を含む絶縁膜７上に
多結晶シリコン膜８が形成され、かかる多結晶シリコン
膜上にレジストを被着し、そのレジストにおけるエミッ
タ領域対応位置に開口を形成する。
と同様に半導体基板１にはベース領域が形成され、かか
る半導体基板上の層間の絶縁膜７におけるエミッタ領域
対応位置には開口が設けられ、開口を含む絶縁膜７上に
多結晶シリコン膜８が形成され、かかる多結晶シリコン
膜上にレジストを被着し、そのレジストにおけるエミッ
タ領域対応位置に開口を形成する。
次にかかる開口を介して多結晶シリコン膜８中に不純
物イオンを注入し、続いての熱処理によって多結晶シリ
コン膜に導入した不純物をベース領域２内に拡散させて
エミッタ領域３を形成する。
物イオンを注入し、続いての熱処理によって多結晶シリ
コン膜に導入した不純物をベース領域２内に拡散させて
エミッタ領域３を形成する。
次に多結晶シリコン膜８をパターニングし、層間の絶
縁膜５を被着し、エミッタコンタクト窓の開口を行な
い、例えばアルミニウムよりなるエミッタ電極６を形成
する。
縁膜５を被着し、エミッタコンタクト窓の開口を行な
い、例えばアルミニウムよりなるエミッタ電極６を形成
する。
上記従来例としての第３図の構成では、エミッタ拡散
後にエミッタ電極形成のための絶縁膜５の開口形成を行
なっているため、この開口幅はエミッタ領域に対し位置
ずれを考慮し、図示ｘで示す様な位置合わせ裕度をとる
必要があり、このためエミッタ幅が最小加工寸法より増
大し、高周波特性を劣化させることになる。
後にエミッタ電極形成のための絶縁膜５の開口形成を行
なっているため、この開口幅はエミッタ領域に対し位置
ずれを考慮し、図示ｘで示す様な位置合わせ裕度をとる
必要があり、このためエミッタ幅が最小加工寸法より増
大し、高周波特性を劣化させることになる。
また第３図でのエミッタ領域に対するエミッタ電極形
成のための窓明けの裕度をなくすことを目的とした第４
図に示す従来例では、層間の絶縁膜７の開口上に多結晶
シリコン膜を形成する前に半導体基板表面に自然酸化膜
が形成され、それがエミッタ電極６の形成後も残るとエ
ミッタ抵抗増大を招く結果となり、さらに多結晶シリコ
ン膜８からの固相拡散により形成されたエミッタ領域は
かかる加工プロセスの影響を受け易く不安定であるとい
う問題点を有している。
成のための窓明けの裕度をなくすことを目的とした第４
図に示す従来例では、層間の絶縁膜７の開口上に多結晶
シリコン膜を形成する前に半導体基板表面に自然酸化膜
が形成され、それがエミッタ電極６の形成後も残るとエ
ミッタ抵抗増大を招く結果となり、さらに多結晶シリコ
ン膜８からの固相拡散により形成されたエミッタ領域は
かかる加工プロセスの影響を受け易く不安定であるとい
う問題点を有している。
本発明はエミッタ領域とエミッタコンタクト窓の窓明
けとの位置合わせ裕度を必要とせず、しかも最小加工寸
法に対応した幅の狭い安定なエミッタ領域を形成するこ
とを目的とする。
けとの位置合わせ裕度を必要とせず、しかも最小加工寸
法に対応した幅の狭い安定なエミッタ領域を形成するこ
とを目的とする。
上記目的は本発明により、第１図の原理図に示す如く
コレクタ領域中にベース領域が形成された半導体基板上
に絶縁膜を形成する工程と、 上記絶縁膜上にレジストを被着し、かつ半導体基板の
ベース領域中のエミッタ領域形成部分に対応するレジス
ト位置に開口を形成する工程と、 開口内に露出する上記絶縁膜を介してエミッタ領域を
形成するための不純物をベース領域へ選択的にイオン注
入し、エミッタ領域を形成する工程と、 前記レジスト位置の同一開口を用いて絶縁膜をエッチ
ングし、エミッタコンタクト窓を形成する工程とを有す
ることを特徴とする半導体装置の製造方法により達成さ
れる。
コレクタ領域中にベース領域が形成された半導体基板上
に絶縁膜を形成する工程と、 上記絶縁膜上にレジストを被着し、かつ半導体基板の
ベース領域中のエミッタ領域形成部分に対応するレジス
ト位置に開口を形成する工程と、 開口内に露出する上記絶縁膜を介してエミッタ領域を
形成するための不純物をベース領域へ選択的にイオン注
入し、エミッタ領域を形成する工程と、 前記レジスト位置の同一開口を用いて絶縁膜をエッチ
ングし、エミッタコンタクト窓を形成する工程とを有す
ることを特徴とする半導体装置の製造方法により達成さ
れる。
第１図（ａ）（ｂ）は、本発明の原理説明図である。図
中第３図，第４図と同一のものは同一記号で示した。
中第３図，第４図と同一のものは同一記号で示した。
本発明では第１図（ａ）の如く、コレクタ領域中にベ
ース領域２の形成されている半導体基板１上に絶縁膜７
を設け、その絶縁膜７上にレジスト９を被着し、エミッ
タ領域対応のレジスト９の位置を窓明けしてマスクパタ
ーニングを行なう。
ース領域２の形成されている半導体基板１上に絶縁膜７
を設け、その絶縁膜７上にレジスト９を被着し、エミッ
タ領域対応のレジスト９の位置を窓明けしてマスクパタ
ーニングを行なう。
続いて不純物を絶縁膜７を介してベース領域２中にイ
オン注入しエミッタ拡散層を作り、熱処理によって活性
化し第１図（ｂ）の如くエミッタ領域３を形成する。そ
の後レジスト９における同一の開口を用いて絶縁膜７を
窓明けし、エミッタコンタクト窓が形成される。次に図
示されないがレジスト９の除去後電極金属が被着され、
その上に形成されたパターニングされたレジスト膜を使
用してエミッタ電極が形成されることになる。
オン注入しエミッタ拡散層を作り、熱処理によって活性
化し第１図（ｂ）の如くエミッタ領域３を形成する。そ
の後レジスト９における同一の開口を用いて絶縁膜７を
窓明けし、エミッタコンタクト窓が形成される。次に図
示されないがレジスト９の除去後電極金属が被着され、
その上に形成されたパターニングされたレジスト膜を使
用してエミッタ電極が形成されることになる。
このように本発明によればレジスト９の同一の開口、
即ち同一のマスク材によって、エミッタ領域形成のため
のイオン注入と、エミッタコンタクト用の窓の形成のた
めの絶縁膜のエッチング処理が行なわれるため、エッチ
ングコンタクト窓形成のための位置合わせ裕度の必要が
なくなる。
即ち同一のマスク材によって、エミッタ領域形成のため
のイオン注入と、エミッタコンタクト用の窓の形成のた
めの絶縁膜のエッチング処理が行なわれるため、エッチ
ングコンタクト窓形成のための位置合わせ裕度の必要が
なくなる。
これによってエミッタ領域として最小加工寸法に対応
した幅の狭いエミッタ領域が形成され、優れた高周波特
性が得られることになる。
した幅の狭いエミッタ領域が形成され、優れた高周波特
性が得られることになる。
また絶縁膜７を残した状態でそれを介してベース領域
２中にイオン注入され、熱処理によって安定なエミッタ
領域が形成された後、この絶縁膜のエッチングが行なわ
れるため、このエッチング工程においてもエミッタ領域
の特性は安定に維持され、また従来例の第４図の場合の
如き自然酸化膜による影響を受けることはない。
２中にイオン注入され、熱処理によって安定なエミッタ
領域が形成された後、この絶縁膜のエッチングが行なわ
れるため、このエッチング工程においてもエミッタ領域
の特性は安定に維持され、また従来例の第４図の場合の
如き自然酸化膜による影響を受けることはない。
第２図（ａ）〜（ｄ）は、本発明の一実施例の工程図
であり、バイポーラ・トランジスタの断面図を示してい
る。図中10はエミッタ電極（アルミニウム，ポリシリコ
ン等）であり、第１図に示したものと同一のものは同一
の記号で示している。第２図（ａ）は、Ｐ型のベース領
域２形成後、CVD SiO2等の絶縁膜７を約100nm形成した
状態である。その後、第２図（ｂ）の如くレジスト９を
塗布し（約１μｍ）、エミッタ形成領域に対応するレジ
スト位置を窓明けするようなパターニングを行なう。そ
してかかる窓明けされたレジスト９をマスク材として、
As+を絶縁膜７を介し半導体基板のベース領域２に比較
的高エネルギーでドーズし、続いて不純物の注入された
半導体基板熱処理によって活性化しエミッタ領域３を形
成する（〜400keV）。次に第２図（ｃ）に示すようにこ
のイオン注入時に用いたレジスト９の同一開口をそのま
ま使用して、絶縁膜７をエッチングし、エミッタコンタ
クト用の窓明けをする。そして（ｄ）に示すようにレジ
スト９を除去し、エミッタ電極10となるPolySi等導電性
材料をエミッタコンタクト用窓を含む絶縁膜上に被着
し、エミッタ領域層と接続し、さらにこの上にレジスト
膜を被着し、そのパターニングを行ない、それを用いて
エッチングを行ない図示の如きエミッタ電極10を形成す
る。
であり、バイポーラ・トランジスタの断面図を示してい
る。図中10はエミッタ電極（アルミニウム，ポリシリコ
ン等）であり、第１図に示したものと同一のものは同一
の記号で示している。第２図（ａ）は、Ｐ型のベース領
域２形成後、CVD SiO2等の絶縁膜７を約100nm形成した
状態である。その後、第２図（ｂ）の如くレジスト９を
塗布し（約１μｍ）、エミッタ形成領域に対応するレジ
スト位置を窓明けするようなパターニングを行なう。そ
してかかる窓明けされたレジスト９をマスク材として、
As+を絶縁膜７を介し半導体基板のベース領域２に比較
的高エネルギーでドーズし、続いて不純物の注入された
半導体基板熱処理によって活性化しエミッタ領域３を形
成する（〜400keV）。次に第２図（ｃ）に示すようにこ
のイオン注入時に用いたレジスト９の同一開口をそのま
ま使用して、絶縁膜７をエッチングし、エミッタコンタ
クト用の窓明けをする。そして（ｄ）に示すようにレジ
スト９を除去し、エミッタ電極10となるPolySi等導電性
材料をエミッタコンタクト用窓を含む絶縁膜上に被着
し、エミッタ領域層と接続し、さらにこの上にレジスト
膜を被着し、そのパターニングを行ない、それを用いて
エッチングを行ない図示の如きエミッタ電極10を形成す
る。
〔発明の効果〕 以上説明したように本発明によれば、エミッタ領域形
成のためのイオン注入を絶縁膜を介して半導体基板のベ
ース領域に行なうため安定なエミッタ領域が形成され
る。さらにイオン注入のためのレジストパターンを、絶
縁膜におけるエミッタコンタクト用窓の窓明けのための
エッチングにおいても使用するので、エミッタ領域に対
してエッチングコンタクト窓についての裕度は必要なく
なり、最小加工寸法の幅の狭いエミッタ領域が形成さ
れ、優れた高周波特性を得ることが出来る。これによっ
てバイポーラトランジスタを含むすべての集積回路素子
において、性能向上，高集積化に寄与するところが大き
い。
成のためのイオン注入を絶縁膜を介して半導体基板のベ
ース領域に行なうため安定なエミッタ領域が形成され
る。さらにイオン注入のためのレジストパターンを、絶
縁膜におけるエミッタコンタクト用窓の窓明けのための
エッチングにおいても使用するので、エミッタ領域に対
してエッチングコンタクト窓についての裕度は必要なく
なり、最小加工寸法の幅の狭いエミッタ領域が形成さ
れ、優れた高周波特性を得ることが出来る。これによっ
てバイポーラトランジスタを含むすべての集積回路素子
において、性能向上，高集積化に寄与するところが大き
い。
第１図（ａ），（ｂ）は断面図であり、本発明の原理説
明図、 第２図（ａ）〜（ｄ）は断面図であり、本発明の一実施
例の工程図、 第3,4図は断面図であり、それぞれ従来の工程を説明す
るための図である。 １はコレクタ領域、 ２はベース領域、 ３はエミッタ領域、 ４はフィールド絶縁膜、 5,7は層間の絶縁膜、 6,10はエミッタ電極、 ８は多結晶シリコン膜（不純物ドープ）、 ９はレジスト（マスク）である。
明図、 第２図（ａ）〜（ｄ）は断面図であり、本発明の一実施
例の工程図、 第3,4図は断面図であり、それぞれ従来の工程を説明す
るための図である。 １はコレクタ領域、 ２はベース領域、 ３はエミッタ領域、 ４はフィールド絶縁膜、 5,7は層間の絶縁膜、 6,10はエミッタ電極、 ８は多結晶シリコン膜（不純物ドープ）、 ９はレジスト（マスク）である。
Claims (1)
- 【請求項１】コレクタ領域中にベース領域が形成された
半導体基板上に絶縁膜を形成する工程と、 上記絶縁膜上にレジストを被着し、かつ半導体基板のベ
ース領域中のエミッタ領域形成部分に対応するレジスト
位置に開口を形成する工程と、 開口内に露出する上記絶縁膜を介してエミッタ領域を形
成するための不純物をベース領域へ選択的にイオンを注
入し、エミッタ領域を形成する工程と、 前記レジスト位置の同一開口を用いて絶縁膜をエッチン
グし、エミッタコンタクト窓を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63077234A JP2630616B2 (ja) | 1988-03-30 | 1988-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63077234A JP2630616B2 (ja) | 1988-03-30 | 1988-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01248662A JPH01248662A (ja) | 1989-10-04 |
| JP2630616B2 true JP2630616B2 (ja) | 1997-07-16 |
Family
ID=13628174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63077234A Expired - Lifetime JP2630616B2 (ja) | 1988-03-30 | 1988-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630616B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103611A (ja) * | 1983-11-10 | 1985-06-07 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1988
- 1988-03-30 JP JP63077234A patent/JP2630616B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01248662A (ja) | 1989-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6249750B2 (ja) | ||
| EP0459398B1 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPH0147016B2 (ja) | ||
| JPH0231468A (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JP2517380B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0247853B2 (ja) | ||
| JPS59111367A (ja) | 半導体装置の製造方法 | |
| JP2624365B2 (ja) | 半導体装置の製造方法 | |
| JPS59161070A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPH02218164A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| JPH04360539A (ja) | 半導体装置の製造方法 | |
| JPH06120243A (ja) | 半導体装置の製造方法 | |
| JPH0420256B2 (ja) | ||
| JPS61129869A (ja) | 半導体装置の製造方法 | |
| JPS6247122A (ja) | 半導体装置の製造方法 | |
| JPH0322561A (ja) | 半導体装置及びその製造方法 | |
| JPH0472630A (ja) | 半導体装置の製造方法 | |
| JPH04142749A (ja) | 半導体装置の製造方法 | |
| JPH05267301A (ja) | 半導体装置およびその製造方法 | |
| JPS58158968A (ja) | 半導体装置の製造法 | |
| JPH1056137A (ja) | アナログポリキャパシター製造方法 |