JPH01248662A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01248662A JPH01248662A JP7723488A JP7723488A JPH01248662A JP H01248662 A JPH01248662 A JP H01248662A JP 7723488 A JP7723488 A JP 7723488A JP 7723488 A JP7723488 A JP 7723488A JP H01248662 A JPH01248662 A JP H01248662A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- resist
- forming
- contact
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 239000011229 interlayer Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
バイポーラ・トランジスタ、特にそのエミッタの形成方
法に関し、 安定でかつエミツタ幅の狭いバイポーラ・トランジスタ
を形成するための半導体装置の製造方法を提供すること
を目的とし、 ベース領域が形成された半導体基板上に絶縁膜を形成す
る工程と、エミッタ領域形成部分に開口エミッタ領域を
形成する為の不純物を前期ベース〔産業上の利用分野〕 本発明はバイポーラ・トランジスタ、特にそのエミッタ
の形成方法に関するものである。
法に関し、 安定でかつエミツタ幅の狭いバイポーラ・トランジスタ
を形成するための半導体装置の製造方法を提供すること
を目的とし、 ベース領域が形成された半導体基板上に絶縁膜を形成す
る工程と、エミッタ領域形成部分に開口エミッタ領域を
形成する為の不純物を前期ベース〔産業上の利用分野〕 本発明はバイポーラ・トランジスタ、特にそのエミッタ
の形成方法に関するものである。
従来のバイポーラ・トランジスタのエミッタを形成する
ための方法は、第３図、４図の如く主に２つ存在する。
ための方法は、第３図、４図の如く主に２つ存在する。
図中、１は半導体基板（コレクタ領域）、２はベース領
域、３はエミッタ領域、４はフィールド絶縁膜、５．７
は層間絶縁膜、６はエミッタ電極（アルミニウム）、８
は多結晶シリコン膜である。
域、３はエミッタ領域、４はフィールド絶縁膜、５．７
は層間絶縁膜、６はエミッタ電極（アルミニウム）、８
は多結晶シリコン膜である。
Ａ、第３図に示すようにエミッタ拡散と、エミッタ窓開
けか、別々の製造プロセスにおいては、図中、Ｘで示し
た位置合せ余裕をとる必要がある。
けか、別々の製造プロセスにおいては、図中、Ｘで示し
た位置合せ余裕をとる必要がある。
Ｂ、一方、第４図に示すように多結晶シリコン８からの
矢印で示す様な固相拡散によりエミッタ領域３を形成す
る方法では、次の問題が生ずる。
矢印で示す様な固相拡散によりエミッタ領域３を形成す
る方法では、次の問題が生ずる。
■ 開口内の半導体基板表面に自然酸化膜が残り、エミ
・ツタ抵抗増大を招く。
・ツタ抵抗増大を招く。
■ 多結晶シリコン膜８からの固相拡散により形成した
接合は、プロセスの汚染、損傷を受けやすく不安定。
接合は、プロセスの汚染、損傷を受けやすく不安定。
従って、前項Ａの方法を用いれば、エミツタ幅縮小、Ｂ
の方法を用いれば、コンタクト抵抗増大、不安定という
問題があり、狭い幅で安定なエミッタを形成することが
困難で常にどちらかの問題点を含んでいた。
の方法を用いれば、コンタクト抵抗増大、不安定という
問題があり、狭い幅で安定なエミッタを形成することが
困難で常にどちらかの問題点を含んでいた。
本発明は、これらの問題に対し、安定でかつエミツタ幅
の狭いバイポーラ・トランジスタを形成するための半導
体装置の製造方法を提供することを目的としている。
の狭いバイポーラ・トランジスタを形成するための半導
体装置の製造方法を提供することを目的としている。
ベース領域が形成された半導体基板上に絶縁膜を形成す
る工程と、エミッタ領域形成部分に開口エミッタ領域を
形成する為の不純物を前期ベースコンタクト窓を形成す
る工程とを含むことを特徴とする半導体装置の製造方法
によって解決される。
る工程と、エミッタ領域形成部分に開口エミッタ領域を
形成する為の不純物を前期ベースコンタクト窓を形成す
る工程とを含むことを特徴とする半導体装置の製造方法
によって解決される。
第１図（ａｌ （ｂ）は、本発明の原理説明図である。
図中、第３図、第４図と同一のものは同一記号で示した
。本発明においては、安定性の面から多結晶シリコン膜
からの固相拡散は行わず、且つエミツタ幅を大きくしな
いために、エミッタ形成とエミツタ窓開口を同一のマス
クで行う。第１図（ａ）に示すように、マスクとなるレ
ジスト９を塗布あるいは堆積し、そのバターニングを行
う。このマスク材が、エミッタ形成、エミッタコンタク
ト窓開口の両者をかねる。つまりマスクバターニング後
、イオン注入によりエミッタ拡散層を形成し、その後第
１図（ｂ）の如く同一マスク材を用いて、エミツタ窓を
開口するものである。従って、エミツタ幅を最小加工寸
法で制御でき、かつ、あらかじめ、拡散層を形成してい
るため、コンタクト接合が不安定になることがない。
。本発明においては、安定性の面から多結晶シリコン膜
からの固相拡散は行わず、且つエミツタ幅を大きくしな
いために、エミッタ形成とエミツタ窓開口を同一のマス
クで行う。第１図（ａ）に示すように、マスクとなるレ
ジスト９を塗布あるいは堆積し、そのバターニングを行
う。このマスク材が、エミッタ形成、エミッタコンタク
ト窓開口の両者をかねる。つまりマスクバターニング後
、イオン注入によりエミッタ拡散層を形成し、その後第
１図（ｂ）の如く同一マスク材を用いて、エミツタ窓を
開口するものである。従って、エミツタ幅を最小加工寸
法で制御でき、かつ、あらかじめ、拡散層を形成してい
るため、コンタクト接合が不安定になることがない。
第２図（ａ）〜（ｄ）は、本発明の二実施例の工程図で
あり、バイポーラ・トランジスタの断面図を示している
。図中、１１はエミッタ電極（アルミニウム、ポリシリ
コン等）であり、第１図に示したものと同一のものは同
一の記号で示している。
あり、バイポーラ・トランジスタの断面図を示している
。図中、１１はエミッタ電極（アルミニウム、ポリシリ
コン等）であり、第１図に示したものと同一のものは同
一の記号で示している。
第２図（ａ）は、Ｐ型のベース領域（２）形成後、ＣＶ
Ｄ５ｉＯ，等の眉間絶縁膜（７）を約１００ ｎｍ形成
した状態である。その後、第２図（ｂ）の如くレジスト
（９）を塗布しく約１μｍ）、エミッタ部分を開けるよ
うにバターニングを行う。さらにこのレジスト（９）を
マスク材として、Ａｓ”を比較的高エネルギーでドーズ
すル（〜４００ ｋｅＶ、 ４Ｅ１５）。次に第２図（
Ｃ）に示すようにこのイオン注入時に用いたレジスト（
９）をそのまま用いて、層間膜（７）をエツチングし、
エミッタコンタクト用窓を開口する。そして（ｄｌに示
すようにレジスト（９）を除去し、エミッタ電極（１１
）となるＰｏ １ ｙＳ ｉ等温電性材料をエミッタ拡
散層とコンタクトし、以下配線工程となる。
Ｄ５ｉＯ，等の眉間絶縁膜（７）を約１００ ｎｍ形成
した状態である。その後、第２図（ｂ）の如くレジスト
（９）を塗布しく約１μｍ）、エミッタ部分を開けるよ
うにバターニングを行う。さらにこのレジスト（９）を
マスク材として、Ａｓ”を比較的高エネルギーでドーズ
すル（〜４００ ｋｅＶ、 ４Ｅ１５）。次に第２図（
Ｃ）に示すようにこのイオン注入時に用いたレジスト（
９）をそのまま用いて、層間膜（７）をエツチングし、
エミッタコンタクト用窓を開口する。そして（ｄｌに示
すようにレジスト（９）を除去し、エミッタ電極（１１
）となるＰｏ １ ｙＳ ｉ等温電性材料をエミッタ拡
散層とコンタクトし、以下配線工程となる。
以上説明したように本発明によれば、エミツタ幅の増大
防止エミッタコンタクトの安定化を同時トランジスタ に達成する効果があり、バイポーラ←←争中４−を含む
すべての集積回路素子において、性能向上、高集積化に
寄与するところが大きい。
防止エミッタコンタクトの安定化を同時トランジスタ に達成する効果があり、バイポーラ←←争中４−を含む
すべての集積回路素子において、性能向上、高集積化に
寄与するところが大きい。
第１図（ａ）、 （ｂ）は断面図であり、本発明の原理
説明図、 第２図（ａ）〜（ｄ）は断面図であり、本発明の一実施
例の工程図、 第３，４図は断面図であり、それぞれ従来の工程を説明
するための図である。 １：コレクタ領域 ２：ベース領域 ３：エミッタ領域 ４：フィールド絶縁膜 ５：眉間絶縁膜 ６：Ａ１ ７：層間絶縁膜 ８：多結晶シリコン膜（不純物ドープ）９ニレジスト膜
（マスク） １０：エミッタ領域 （α） （ｂ） 本１と日月めがい、理脱日月 図 第１図 本発明ａ−実でイ列の工程図 第 ２ 図 従来ｎ工程Ｙ脱咀１ろＴてめ０図 穿 ３ 図 従来ｎ工Ｔ呈す悦咀■ろ良ρＯ図 第 ４ 図
説明図、 第２図（ａ）〜（ｄ）は断面図であり、本発明の一実施
例の工程図、 第３，４図は断面図であり、それぞれ従来の工程を説明
するための図である。 １：コレクタ領域 ２：ベース領域 ３：エミッタ領域 ４：フィールド絶縁膜 ５：眉間絶縁膜 ６：Ａ１ ７：層間絶縁膜 ８：多結晶シリコン膜（不純物ドープ）９ニレジスト膜
（マスク） １０：エミッタ領域 （α） （ｂ） 本１と日月めがい、理脱日月 図 第１図 本発明ａ−実でイ列の工程図 第 ２ 図 従来ｎ工程Ｙ脱咀１ろＴてめ０図 穿 ３ 図 従来ｎ工Ｔ呈す悦咀■ろ良ρＯ図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 ベース領域が形成された半導体基板上に絶縁膜を形成
する工程と、 エミッタ領域形成部分に開口を有するマスクを該半導体
基板上に形成する工程と、 該開口内に露出する前記絶縁膜を通過させて、エミッタ
領域を形成する為の不純物を前期ベース領域へ選択的に
イオン注入する工程と、 前記マスクを用いて前期絶縁膜をエッチングして、エミ
ッタコンタクト窓を形成する工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63077234A JP2630616B2 (ja) | 1988-03-30 | 1988-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63077234A JP2630616B2 (ja) | 1988-03-30 | 1988-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01248662A true JPH01248662A (ja) | 1989-10-04 |
| JP2630616B2 JP2630616B2 (ja) | 1997-07-16 |
Family
ID=13628174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63077234A Expired - Lifetime JP2630616B2 (ja) | 1988-03-30 | 1988-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630616B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103611A (ja) * | 1983-11-10 | 1985-06-07 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1988
- 1988-03-30 JP JP63077234A patent/JP2630616B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103611A (ja) * | 1983-11-10 | 1985-06-07 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2630616B2 (ja) | 1997-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5857902B2 (ja) | 狭いマスク開孔の形成方法 | |
| JPH0348459A (ja) | 半導体装置及びその製造方法 | |
| JPH11191597A (ja) | 半導体装置 | |
| KR880005690A (ko) | 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법 | |
| JP3058981B2 (ja) | トランジスタの製造方法 | |
| JPS6040702B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6252950B2 (ja) | ||
| JPH01248662A (ja) | 半導体装置の製造方法 | |
| JPS5923476B2 (ja) | 半導体装置の製造方法 | |
| JPH09148449A (ja) | 半導体装置の製造方法 | |
| KR940001258B1 (ko) | BiCMOS소자의 제조방법 | |
| JPS59182566A (ja) | 半導体装置 | |
| JPH04360539A (ja) | 半導体装置の製造方法 | |
| JPH06120243A (ja) | 半導体装置の製造方法 | |
| JPS61296766A (ja) | 半導体装置の製造方法 | |
| JPS61129869A (ja) | 半導体装置の製造方法 | |
| JPS6057924A (ja) | 半導体集積回路の製造方法 | |
| JPS6212165A (ja) | 半導体装置の製造方法 | |
| JPH0564457B2 (ja) | ||
| JPH0745630A (ja) | 半導体装置の製造方法 | |
| JPH05335409A (ja) | 半導体装置の製造方法 | |
| JPS60223160A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0273630A (ja) | 半導体装置の製造方法 | |
| JPS6092665A (ja) | 半導体装置の製造方法 | |
| JPH02122620A (ja) | 半導体装置の製造方法 |