JPH0273630A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0273630A
JPH0273630A JP22613188A JP22613188A JPH0273630A JP H0273630 A JPH0273630 A JP H0273630A JP 22613188 A JP22613188 A JP 22613188A JP 22613188 A JP22613188 A JP 22613188A JP H0273630 A JPH0273630 A JP H0273630A
Authority
JP
Japan
Prior art keywords
oxide film
type
thermal oxide
etching
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22613188A
Other languages
English (en)
Inventor
Yasuo Noguchi
野口 靖夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22613188A priority Critical patent/JPH0273630A/ja
Publication of JPH0273630A publication Critical patent/JPH0273630A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に膜厚の異な
る酸化膜を同時にエツチングすることを含む半導体装置
の製造方法に関する。
〔従来の技術〕
従来の技術を説明するため、Bi−CMO3集積回路形
成過程におけるNPNバイポーラトランジスタ(以下、
NPNTr、と記す)のエミッタコンタクトおよびコレ
クタコンタクト上の厚さの異なる熱酸化膜を同時にウェ
ットエツチングしてコンタクト孔を形成する製造方法を
例に本発明について第5図(a)、 (b)を用いて説
明する6まず、第5図(a)に示すようにNPNTr、
においては約600人のパターン酸化膜11−1を熱酸
化によって形成した後、これを介してたとえばホウ素の
イオン注入を行なうことによりベースとなるP型拡散領
域12を形成する。ここで、コレクタコンタクトにはコ
レクタ抵抗を小さくするために表面濃度10 ′9〜1
0 ”an−”の高濃度のリンを拡散したN+型拡散領
域7−1を形成しているため、N−型エピタキシャル層
4上に約600人の熱酸化膜11−1を形成する場合、
コレクタコンタクト上には約1500〜1700人の約
3倍程度厚い熱酸化膜11−2が形成されることになる
。したがって第5図(b)のレジストをマスクにしたフ
ォトリングラフイー工程において、フッ酸系エッチャン
トにより熱酸化膜11−1.11−2を同時にウェット
エツチングしてコンタクト孔を開口する場合、厚い熱酸
化膜11−2を完全に除去できるエツチング量が必要と
なり、よって薄い熱酸化膜11−2に対してはかなりの
オーバーエツチングとなりサイドエツチングが進んで第
6図に示すようにエミッタの抜は幅がレジスト寸法より
もかなり大きくなっていた。
〔発明が解決しようとする課題〕
上述した従来の製造方法では、厚さの違う熱酸化膜を1
回のフォトリソグラフィー工程で同時にウェットエツチ
ングにより開孔する場合に厚い熱酸化膜に対するウェッ
トエツチング条件を用いるため、例えば第6図に示すよ
うに薄い熱酸化膜に対してはオーバーエツチングによる
開口部の横広がりが大きくなるという欠点がある。実際
、上述の従来例ではコレクタ側の約1500〜1700
人の厚い熱酸化膜11−2を完全に開口するには約20
00人のエツチング量が必要であり、したかってエミッ
タ側の約600人の薄い熱酸化膜11−1におけるサイ
ドエツチングは片側約1400人進んでしまい、エミツ
タ幅がたとえば2μmの場合は約2.3μmと約15%
も大きく抜けてしまうことになる。このことはNPNT
r、の縮小化に不利となり、またエミッタベース間の耐
圧を低下させる危険性を有する。
本発明の目的は、厚さの異なる酸化膜を1回のエツチン
グにより開孔する際、厚い酸化膜に対するエツチング条
件でエツチングしても薄い酸化膜のオーバーエツチング
を抑えることができる半導体装置の製造方法を提供する
ことにある。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板上に形成
された膜厚の異なる絶縁膜を同時に等方性エツチングに
より開口するフォトリソグラフィー工程において、前記
等方性エツチングを行なう前に前記等方性エツチングを
行なう前記絶縁膜領域中に前記等方性エツチングのエッ
チャントに対する増速効果をもつイオン注入を行うこと
により構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図(a)乃至(h)は本発明の一実施例を説明する
ためのBi−CMO8集積回路の製造方法を工程順に示
した半導体チップの断面図である。まず、第1図(a)
に示すように、比抵抗ρ=10〜50Ω・印のP−型シ
リコン基板1上に層抵抗ρ、=20〜50Ω/口のN+
型埋込層2−1.2−2と、ρ、=200〜500Ω/
口のP+型埋込層3−1.3−2とを形成した後、ρ=
0.5〜2Ω・cm、厚さt=4〜5μmのN−型エピ
タキシャル層4を成長させる。次に第1図(b)に示す
ようにNチャネルMOSトランジスタ(以下、NchT
r。
と記す)のウェル5−1および絶縁分離の一部5−2と
なるP型拡散領域をたとえばホウ素のイオン注入により
加速電圧E=50〜100KeV。
ドーズ量Φ=5〜10XI O”cm ”で形成し、続
いてPチャネルMO3)ランジスタ(以下、PchTr
、と記す)のウェル6−1およびNPNTr、のコレク
タコンタクトの一部6−2となる型拡散領域を、たとえ
ばリンのイオン注入によりE= l OO〜200I(
eV、Φ= 1〜5 X 1012cm−2で形成した
後、コレクタコンタクトの一部となり、N+型埋込層2
−1に連続するようなρ、=10〜20Ω/口の高濃度
N+拡散領域7−1をたとえばリンの拡散により形成す
る。その後、選択酸化により厚さ約1μmのフィールド
酸化膜8を形成した後、約400人のゲート酸化膜とな
る第1熱酸化膜厚9−1〜9−4を形成する。次いで第
1図(c)に示すように、約4000人の第1多結晶シ
リコンを成長させ、これにたとえばリンを拡散してρ、
=10〜20Ω/口にした後、パターニングしてゲート
の一部10−1.10−2を形成する。続いて第1熱酸
化膜を除去した後、第2熱酸化膜11−1〜11−4を
形成するが、このときの膜厚はN−型エピタキシャル層
4上の11−1で約600人、N+型拡散領域7−1上
の11−2で約1500〜1700人となり、酸化膜の
厚さに違いができる。その後、第2熱酸化膜11−1を
介してたとえばホウ素のイオン注入なE=20〜40I
(eV、Φ=3〜5X 10”cm−”で行なうことで
NPN Tr、のベースとなるP型拡散領域12を形成
する。次いで、第1図(d)に示すように、NPNTr
、のエミッタおよびコレクタのコンタクト孔を開口する
ためのフォトリソグラフィー工程を行なう。レジストを
バターニング後、本発明の特徴であるイオン注入を行な
う。すなわち、たとえばBF2をE=50〜70KeV
Φ=1013〜1014am−2でエミッタおよびコレ
クタのコンタクト孔上の第2熱酸化膜中にのみイオン注
入する。その後、バッフアートフッ酸により第2熱酸化
膜を開口するが、先にBF2のイオン注入した部分はイ
オン注入されない部分に比べてエツチングレートが第3
図に示すように約2〜3倍速くなっているため、エツチ
ング時間は従来の約1/2〜1/3で済み、したがって
第2図に示すようにエミッタコンタクト孔における第2
熱酸(tJll−1のサイドエツチング量を従来の約1
/2〜1/3にすることができる。次に、第1図(e)
に示すようにNPNTr、のエミッタコンタクト孔20
−1およびコレクタコンタクト孔2〇−2をフッ酸系エ
ッチャントによりウェットエツチングで開口した後、約
2000人の第2多結晶シリコン層14を成長させる。
次いで第1図(f)に示すように第2多結晶シリコン層
14をエミッタコンタクト孔20−1およびコレクタコ
ンタクト孔20−2上にのみ残すようにバターニングし
た後、第2熱酸化膜を除去してから約200人の第3熱
酸化膜15−1〜15−4を形成する。次に、第1図(
g)に示すように、この第3熱酸化膜をパターン酸化膜
にして、たとえばヒ素のイオン注入をE=50〜80K
eV、Φ=5X10”〜5 X 10 ”Cm−2で行
なうことでNPN  Tr、のエミッタ16−1.コレ
クタコンタクトの一部16−2およびNch  Tr、
のソース・ドレイン16−3となるN+型広拡散層同時
に形成し、続いてたとえばホウ素のイオン注入をE=2
0〜40 K e V 、ΦI X 1015〜I X
 10”cm−”で行なうことでNPNTr、のベース
フンタクトの一部17−1およびPch  Tr、のソ
ース・ドレイン17−2となるP型拡散層を同時に形成
する。次いで第1図(h)に示すように絶縁膜となるB
PSG膜18を約1μm成長させた後、コンタクトを開
口し、最後にたとえばアルミニウムをスパッタリングお
よびパターニングして、NPNTr、のエミッタ電極1
9−1.ベース電極19−2.コレクタ電極19−3.
Nch  Tr、のソース・ドレイン電極19−4およ
びPch  Tr。
のソース・ドレイン電極19−5を同時に形成する。
以上説明したように本実施例は、エミッタおよびコレク
タのコンタクト孔20−1.20−2上の第2熱酸化膜
11−1.11−2中にイオン注入することによりその
領域のみエツチング速度が増速され、特にエミッタコン
タクト孔20−1のエツチングによる横方向への抜は広
がりを極力抑え、設計値に近いエミツタ幅を実現できる
効果がある。例えば、増速効果によりイオン注入前の3
倍のエツチングレートが得られる場合、エミッタコンタ
クト孔片側約1400人のサイドエツチングが約500
人に低減でき、2μmのエミツタ幅は約2.1μmと約
5%の広がりに抑えることができる。第4図(a)乃至
(「)は本発明の第2の実施例を説明するための工程順
に示した半導体チップの断面図である。この例では上述
のBi−CMO8集積回路形成時にゲート酸化膜を誘電
体としたMOSコンデンサを同時に形成する場合の実施
例について示す。第4図(a)、 (b)、 (c)、
 (d)。
(e)、 (f)はそれぞれ第1の実施例で説明した第
1図(b)、 (c)、 (d)、 (D、 (g)、
 (h)の工程に対応しており、NPN Tr、、Nc
h Tr、、PchTr、の断面は同様であるため省略
し、MOSコンデンサの断面図のみ示す。なお、対応す
る第1図(a)乃至(h)に用いた番号をそのまま用い
る。
このMOSコンデンサは拡散層側電極に直列抵抗を下げ
、かつ、容量値の電圧依存性を小さくするため第4図(
a)に示すように、NPN Tr、のコレクタコンタク
ト7−1を形成するのと同時に高濃度リンの拡散により
N+片拡散領域7−2を形成している。次に第4図(b
)に示すように第1多結晶シリコン層10−1.10−
2を形成するのと同時に第1多結晶シリコン層10−3
を形成し、第1熱酸化膜9−5を除去した後、第2熱酸
化膜11−5を形成する。これにより、拡散層側電極の
コンタクト孔はNPNTr、のコレクタコンタクト上の
第2熱酸化膜11−2と同様に約1500〜1700人
と厚くなった第2熱酸化膜11−5を開口しCればなら
ない。したがって第4図(C)に示すようにウヱットエ
ッチング直前に酸化膜中に実施例1と同様、B F 2
をイオン注入して増速エツチングを行なうようにする。
この方法により、MOSコンデンサの拡散層側電極のコ
ンタクト孔をNPNTr、のエミッタおよびコレクタの
コンタクト孔と同時にウェットエツチングで開口できし
かもエミッタコンタクト孔のサイドエツチング量も上述
の実施例1の場合と同様に極力抑えることができる効果
がある。更に、第1図(e)乃至(h)と同様の工程を
行なうことにより、第1の実施例のEi−0MO3形成
と同時にMOSコンデンサを形成することができる。
〔発明の効果〕 以上説明したように本発明は、イオン注入の際の照射損
傷による熱酸化膜の増速エツチング効果を利用すること
により、膜厚の異なる酸化膜を同時にエツチングする際
、コンタクト孔などのエツチングをしたい領域が増速エ
ツチング効果により速くエツチングされるため、たとえ
膜厚の厚い酸化膜のエツチング時間でエツチングを行な
っても膜厚の薄い酸化膜のオーバーエツチングによる構
体がり等を抑えることができる。
なお、本実施例ではバイポーラトランジスタのエミッタ
とコレクタの開孔及びMOSコンデンサの開孔について
説明したが、本発明はそれに限らず、酸化膜に開孔する
工程であればすべてに適用できることは明らかである。
【図面の簡単な説明】
第1図(a)乃至(h)は本発明の第1の実施例を説明
するための工程順に示した半導体チップの断面図、第2
図は第1の実施例の工程途中の部分拡大断面図、第3図
はエツチング時間とエツチング量の関係を示した相関図
、第4図(a)乃至(「)は本発明の第2の実施例を説
明するための半導体チップの断面図、第5図(a)乃至
(b)は従来例を説明するための工程順に示した半導体
チップの断面図、第6図は実施例を説明するための断面
図である。 1・・・・・・P−型シリコン基板、2−1.2−2・
・・・・・N+型埋込層、3−1.3−2・・・・・・
P+型埋込層、4・・・・・・N−1工ピタキシヤル層
、5−1.5−2.12・・・・・・P型拡散領域、6
−1乃至6.−3・・・・・・N型拡散領域、7−1.
7−2.16−4乃至16−3・・・・・・N+型拡散
領域、8・・・・・・フィールド酸化膜、9−1乃至9
−5・・・・・・第1熱酸化膜、1O−1乃至10−3
・・・・・・第1多結晶シリコン層、11−1乃至11
−5・・・・・・第2熱酸化膜、13・・・・・レジス
ト、14・・・・・・第2多結晶シリコン層、15−1
乃至15−5・・・・・・第3熱酸化膜、17−1゜1
7−2・・・・・・P+型拡散領域、18・・・・・・
EPSG膜、19−1乃至19−7・・・・・・アルミ
電極、2〇−1・・・・・・エミッタコンタクト孔、2
0−2・・・・・・コレクタコンタクト孔、20−3・
・・・・・コンデンサ拡散層電極コンタクト孔。 代理人 弁理士  内 原   晋 力 万1図 /4ffiテ矛でシンリド当)r−シワコン眉万Z凹 届z図 l、ッ子ンク時間 藁3図 /、3−.5 $32. 酸IJj。 (C) (f) !J4図 第4図 (b) )f55図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に形成された膜厚の異なる絶縁膜を同時に
    等方性エッチングにより開口する工程において、前記等
    方性エッチングを行なう前に前記等方性エッチングを行
    なう前記絶縁膜領域中に前記等方性エッチングのエッチ
    ャントに対する増速効果をもつイオン注入を行なうこと
    を特徴とする半導体装置の製造方法。
JP22613188A 1988-09-08 1988-09-08 半導体装置の製造方法 Pending JPH0273630A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22613188A JPH0273630A (ja) 1988-09-08 1988-09-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22613188A JPH0273630A (ja) 1988-09-08 1988-09-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0273630A true JPH0273630A (ja) 1990-03-13

Family

ID=16840332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22613188A Pending JPH0273630A (ja) 1988-09-08 1988-09-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0273630A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068543A (ja) * 1999-08-30 2001-03-16 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068543A (ja) * 1999-08-30 2001-03-16 Fujitsu Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH0320046A (ja) 半導体装置の製造方法
JPS5934660A (ja) 半導体装置
JPS6298663A (ja) 半導体集積回路装置
JPH0273630A (ja) 半導体装置の製造方法
JP2610906B2 (ja) BiMOS半導体回路装置の製造方法
JP3061892B2 (ja) 半導体装置の製造方法
JPS6286752A (ja) 半導体集積回路の製造方法
JPH04368171A (ja) Bi−CMOS集積回路の製造方法
JPS61218169A (ja) 半導体装置とその製造法
JPH0230141A (ja) 半導体素子の製造方法
JPS63182860A (ja) 半導体装置とその製造方法
JP2820284B2 (ja) 半導体装置の製造方法
JPH0897231A (ja) 半導体装置の製造方法
JPH04116933A (ja) 半導体装置の製造方法
JPH06188259A (ja) 半導体装置の製造方法
RU2234165C1 (ru) Способ изготовления автомасштабируемой бикмоп структуры
KR950010878B1 (ko) 바이폴라 트랜지스터 제조방법
JPS63261749A (ja) 半導体装置の製造方法
JPH03108727A (ja) 半導体装置の製造方法
JPH0246734A (ja) バイポーラトランジスタを有する半導体集積回路装置
JPH02134827A (ja) 半導体装置およびその製造方法
JPH0475346A (ja) 半導体装置の製造方法
JPH02152240A (ja) 半導体装置の製造方法
JPH01225165A (ja) 伝導度変調型mosfetの製造方法
JPH0550856B2 (ja)