JPS62186562A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 多結晶シリコン膜からなるベース引出し電極を形成し、
ベース・エミッタの配置を自己整合的に形成する半導体
装置の製造方法であって、まず、ドープ多結晶シリコン
膜からなるエミッタ電極を形成し、低温酸化し、次いで
、ドープ多結晶シリコン膜からなるベース引出し電極を
形成し、更に、異方性エツチングしてエミッタ電極側面
にのみ酸化シリコン膜を残存させる。その後、ベース引
出し電極とエミッタ電極との間の露出したシリコン領域
の間隙を含むシリコン領域上に、金属膜あるいは金属シ
リサイド膜を選択成長する。

このような形成方法を採れば、形成が容易で、且つ、作
成した半導体装置は高性能・高品質化される。

［産業上の利用分野］ 本発明は半導体装置の製造方法に係り、そのうち、多結
晶シリコン膜からなるベース引出し電極を設け、ベース
・エミッタの配置を自己整合的に形成する製造方法の改
善に関する。

最近におけるＩＣ，ＬＳＩなど半導体装置の発展は非常
に目覚ましく、それはすべて高集積化。

高性能化する方向に技術が進んでいるが、これは微細化
する程、高速に動作する利点があるからである。

従って、半導体装置では、微細化するための自己整合（
セルファライン：　５ｅｌｆ　Ａｌｉｇｎ）方式の製造
方法が汎用されており、そのようなセルファライン方式
の製造方法のうち、多結晶シリコン膜からなるベース引
出し電極を設けて、ベース・エミッタの配置をセルファ
ラインで形成する製造方法が知られている。

しかし、このようなセルファライン方式の製造方法は微
妙な調整を伴う工程を含むことが多く、それらの工程を
回避した形成方法が望ましい。

［従来の技術］ 第２図は多結晶シリコン膜からなるベース引出し電極を
設けて、ベース・エミッタを自己整合的に形成した構造
のバイポーラトランジスタ（以下にセルファライントラ
ンジスタと略称する）の概要断面図を示しており、１は
ｐ型シリコン基板。

２はフィールド絶縁膜、３はｎ型コレクタ領域。

４はｐ型ベース領域、５はｎ型エミッタ領域、６は多結
晶シリコン膜からなるベース引出し電極。

７はコレクタコンタクト電極、８はベース電極。

９はエミッタ電極、１０は酸化シリコン（ＳｉＯ２）膜
である。

このような構造のトランジスタは、ベース引出し電極６
の表面に形成した酸化シリコン（Ｓｉ０２）膜からなる
薄い絶縁膜を介して、エミッタ電極が設けられており、
ベース・エミッタの配置が自己整合的に形成されるため
、極めて微細化できる構造で、例えば、ベース幅３μｍ
、エミッタ幅１μｍ程度と微細に形成できるメリットが
ある。

このようなセルファライントランジスタの形成工程順断
面図を第３図ｆａ）〜（ｄ）に示しており、同図は第２
図に示した断面図のベース・エミッタ領域のみを拡大図
示した断面図である。

その形成概要を説明すると、公知の製法でｐ型シリコン
基板１に埋没領域とエビクキシャル成長層からなるｎ型
コレクタ領域３を形成した後、同図（ａ）に示すように
、窒化シリコン膜１１をマスクにして、所謂ＬＯＣＯ３
法でフィールド絶縁膜（Ｓｉ０２膜）２を形成する。

次いで、第３図（ト））に示すように、マスクを除去し
た後、露出したシリコン領域（コレクタ領域）３に硼素
をドープした多結晶シリコン膜を被着し、これをリソグ
ラフィ技術を用いてパターンニングして、図のようなｐ
型にドープしたベース引出し電極６を形成する。なお、
ここで、硼素をドープした多結晶シリコン膜を被着する
代わりに、被着した多結晶シリコン膜に硼素イオンを注
入してｐ型にしてもよい。

次いで、第３図＜Ｃ１に示すように、酸化雰囲気中で熱
処理して、ベース引出し電極４の表面を酸化して膜厚３
０００人程度の５ｉ０２膜１０を形成し、同時に、ベー
ス引出し電極６から硼素をシリコン領域に拡散して、ｐ
型の外部ベース領域４ａを画定する。

次いで、第３図（ｄ）に示すように、その上面から硼素
イオンを注入して、ベース引出し電極６の中央のシリコ
ン領域（エミッタ形成予定領域）にｐ型の硼素を含有さ
せ、更に、その上に砒素をドープした多結晶シリコン膜
を被着し、これをパターンニングしてエミッタ電極９と
した後、熱処理してｐ型の内部ベース領域４ｂとｎ型エ
ミッタ領域５を画定する。

以−ヒが従来から実施されているセルファライントラン
ジスタの製造方法の概要である。

［発明が解決しようとする問題点」 ところで、上記のような形成方法でセルファライントラ
ンジスタを形成する場合、次のような問題点がある。

それは、第３図（ｂｌで説明した多結晶シリコン膜を被
着し、これをパターンニングして、ｐ型ベース引出し電
極６を形成する工程に関係しており、そのｐ型ドープの
多結晶シリコン膜をパターンニングする際、そのエツチ
ング制御が大変能しいと云う問題である。即ち、この工
程で中央のエミッタ形成予定領域を精度良くエツチング
して窓開けすることが重要になるが、多結晶シリコン膜
とシリコン領域とが同じシリコンであるから、エツチン
グ終点のコントロールが難しくて、過度にエツチングが
進むと、エミッタ形成予定領域のシリコン領域をエツチ
ングして、その表面にダメージ（損傷）を与える。また
、側面のベース引出し電極６の多結晶シリコン膜がオー
バーエツチングされて、幅が変動することになる。そう
すれば、エミッタ領域の幅・深さが一定せずに、トラン
ジスタ特性が一定化し難くなる。

一方、エツチングが不足すれば、エミッタ形成予定領域
にｐ型にドープした多結晶シリコン膜が残存して、トラ
ンジスタの形成が不能になる。

従って、上記した従来の形成方法では、エミッタ形成予
定領域にダメージを与える問題は回避することが難しい
と云う欠点があり、本発明はこのような欠点を除去して
、且つ、制御が簡単で作成の容易な形成方法を提案する
ものである。

［問題点を解決するための手段］ その目的は、内部ベースを形成した後、ドープ多結晶シ
リコン膜からなるエミッタ電極を形成し、次に、熱酸化
により該エミッタ電極を含むシリコン領域上に酸化シリ
コン膜を形成する工程、次いで、外部ベースを形成し、
次に、ドープ多結晶シリコン膜からなるベース引出し電
極を形成して、更に、異方性エツチングによって、前記
エミッタ電極の側面にのみ酸化シリコン膜を残存させる
工程、次いで、ベース引出し電極とエミッタ電極との間
の露出したシリコン領域を含むシリコン面上に、金属膜
あるいは金属シリサイド膜を選択成長する工程が含まれ
る半導体装置の製造方法によって達成される。

［作用］ 即ち、本発明は、ドープ多結晶シリコン膜からなるエミ
ッタ電極を最初に形成し、ドープした多結晶シリコン膜
の増速酸化をおこない、次に、ベース引出し電極を形成
した後、異方性エッチを利用してエミッタ電極の側面に
のみ５ｉ０２膜を残存させる。ベース引出し電極とエミ
ッタ電極との間の露出したシリコン領域の間隙を含む全
面上に、金属膜あるいは金属シリサイド膜を選択成長す
る。

このような形成方法は、微妙な調整が必要なくて、形成
が容易で、且つ、エミッタ領域にダメージを与えず、半
導体装置の性能・品質を改善することができる。

［実施例］ 以下、図面を参照して実施例によって詳細に説明する。

第１図（ａｌ〜（ｈｌは本発明にかかるセルファライン
トランジスタの形成工程順断面図を示しており、その形
成工程を順を追って説明すると、まず、従来法と同様に
ｐ型シリコン基板１にｎ型コレクタ領域３を形成した後
、同図ｆａ＋に示すように、窒化シリコン膜１１をマス
クにして、ＬＯＣＯ５法でフィールド絶縁膜２を形成す
る。

次いで、第１図（ｂ）に示すように、窒化シリコン膜１
１を除いた後、薄い５ｉ０２膜２１を通して硼素イオン
を注入して内部ベース領域となるｐ型の硼素を含有（内
部ベース形成）させる。

次いで、第１図ＴＣ）に示すように、砒素をドープした
多結晶シリコン膜を被着し、これをパターンニングして
、エミッタ電極２２を形成し、更に、約８００℃の温度
で酸化処理して、エミッタ電極２２の表面およびシリコ
ン領域（コレクタ領域）３上に５ｉ０２膜２３．２３“
を形成する。この時、多結晶シリコン膜からなるエミッ
タ電極２２の表面上のＳｉ０２膜２３は厚く形成されて
、シリコン領域上のＳｉＯ２膜２３゛は薄く形成される
。膜厚差は、例えば、膜厚３０００人の５ｉ０２膜２３
に対して、５ｉ０２膜２３′は１ｏｏｏ人程度になる。

且つ、この熱処理によって、内部ベース領域２４とエミ
ッタ領域２５が形成され、そのエミッタ領域２５はエミ
ッタ電極２２から拡散して形成されるものである。

次いで、第１図（ｄ）に示すように、その上面から外部
ベースとなる硼素イオンを注入（外部ベース形成）する
。この硼素は前記の内部ベースの場合に比べて、高濃度
に注入し、例えば、内部ベースの場合のドーズ量が５Ｘ
１０　　／ｃ＋ａ、外部ベースの場合がＩ　Ｘ　１０　
’Ｅ／ｃｄ程度にする。この外部ベースのドーズ量と上
記工程の５ｉ０２膜２３との膜厚とは深い関係があって
、そのコントロールが大切である。しかし、このコント
ロールは膜厚、ドーズ量。

加速電圧などを実験データ上から決めるもので、工程制
御の難しいものではない。且つ、この工程で注入した硼
素は後工程の熱処理で外部ベース領域として画定される
。尚、外部ベースの形成工程としでは、これ以外に第１
図（「）に示ず異方性エツチング後でも可能である。

次いで、第１図ｉｅ＋に示すように、その」二に硼素を
ドープした多結晶シリコン膜を被着し、これをパターン
ニングしてベース引出し電極２６にする。

次いで、同図ｆｆ）に示すように、露出した５ｉ０２膜
２３．２３’を異方性エツチングして、エミッタ電極の
上面の５ｉ０２膜２３とシリコン領域上の５ｉ０２膜２
３′を除去し、エミッタ電極側面の５ｉ０２膜２３のみ
を残存させる。

次いで、第１図（幻に示すように、気相成長法でタング
ステン膜２７を選択成長する。このタングステン膜２７
の選択成長は、反応ガスとして六弗化タングステンを用
いれば、多結晶シリコンやシリコン領域上にのみ被着さ
せ、５ｔ０２膜には被着しないと云う選択成長がなされ
る。なお、この工程で、タングステンの代わりに、タン
グステンシリサイドを選択成長しても良く、また、モリ
ブデンその他の金属膜、あるいは、そのシリサイド膜を
選択成長しても良い。

次いで、第１図（ｈｌに示すように、全面に５ｉ０２膜
２８を気相成長し、これに窓開けしてベース引出し電極
２６．２７に接続したベース電極２９を形成する。

また、この時、図示していないコレクタコンタクト電極
も形成され、且つ、この５ｉ０２膜２８の形成およびそ
の後のベース・エミッタのドライブインの際の熱処理に
よって、エミッタ領域２５．内部ベース領域２４．外部
ベース領域３０も百′定される。

上記が本発明にかかるセルファライントランジスタの形
成方法の概要であるが、本形成方法は従来法と逆にエミ
ッタ電極を最初に形成し、次に、ベース引出し電極を形
成すると云う方法である。

このような形成方法を採れば、微妙なエツチング制御が
不要になって、形成方法が容易になり、且つ、最もデリ
ケートなエミッタ領域と基板との界面部分にダメージを
与えることがなくなって、トランジスタの動作特性が安
定する。また、ベース引出し電極とエミッタ電極との間
は金属膜又は金属シリサイド膜を選択成長して、従来と
同様にベース・エミッタの配置はセルファラインで形成
されているから、ベース抵抗（ｒｂｌ；）およびコレク
タ・ベース間容量（Ｃｃ、１５　）が減少して、特に、
ベース抵抗は従来に比べて、多結晶シリコン膜と金属膜
との抵抗差分だけ小さくなる。

従って、本発明にかかる形成方法は作成が容易で、且つ
、形成した半導体装置は一層高性能化・高品質化される
。

［発明の効果］ 以上の説明から明らかなように、本発明にかかるセルフ
ァライントランジスタの形成方法によれば、ＩＣの性能
・品質が向上して、且つ、形成が容易になるものである
。

【図面の簡単な説明】

第１図ｆａ）〜（ｈｌは本発明にかかる形成工程順断面
図、第２図は従来のセルファライントランジスタの断面
図、 第３図（ａｌ〜（ｄ）は従来の形成工程順断面図である
。 図において、 １はｐ型シリコン基板、２はフィールド絶縁膜、３はｎ
型コレクタ領域、４はｐ型ベース領域、４ａ、　３０は
外部ベース領域、 ４ｂ、　２４は内部ベース領域、 ５．２５はｎ型エミッタ領域、 ６．２６は多結晶シリコン膜からなるベース引出し電極
、 ７はコレクタコンタクト電極、 ８．２９はベース電極、　　９．２２はエミッタ電極、
１０、２１．２２．２３．２３　’　、　２Ｂは５ｉ０
２膜、１１は窒化シリコン膜、　２７はタングステン膜
を示している。 ＾　　　　　　　　　ヘ　　　　　　　　　　ハｏ　　
　　　　　　　ｂ　　　　　　　　　　ｕ−−ν ダＵｎｉル７アライシトランジ°ヌタ褐ｔｉｔ幻切＠　
２　図

Claims (1)

1. 【特許請求の範囲】 多結晶シリコン膜からなるベース引出し電極を設け、エ
   ミッタ・ベース間を自己整合的に形成する構造の半導体
   装置の製造方法であつて、 素子形成領域の基板表面に内部ベースを形成した後、該
   素子形成領域に部分的にドープ多結晶シリコン膜からな
   るエミッタ電極を形成し、次に、熱酸化により該エミッ
   タ電極表面および基板上に酸化シリコン膜を形成する工
   程、 該エミッタ電極の周辺部に不純物を導入して外部ベース
   を形成する工程、 該エミッタ電極の周辺部の酸化シリコン膜上に部分的に
   、ドープ多結晶シリコン膜からなるベース引出し電極を
   形成し、該ベース引出し電極をマスクとする異方性エッ
   チング手段により該酸化シリコン膜をエッチングして、
   ベース引出し電極とエミッタ電極間の基板表面を部分的
   に露出させると共に、前記エミッタ電極の側面にのみ酸
   化シリコン膜を残存させる工程、 露出された基板上およびベース引出し電極上に、金属膜
   あるいは金属シリサイド膜を選択成長する工程が含まれ
   てなることを特徴とする半導体装置の製造方法。