JPS6080274A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体装置、特に高速スイッチング機能をも
つトランジスタ、集積回路等の製造′フｉ沙に関する。

〔発明の背景〕

従来、半導体装置の性能向上、特に高周波特性向上には
、トランジスタ等の寄生容量低減の工夫が種々なされて
いる。しかしながら、同じ比重でベース抵抗の低減も不
可欠であることが明らかにされている。したがって、理
想的なトランジスタは、活性トランジスタの接合深さは
できうる限り薄層化（ｓｈａｌｌｏｗ化）し、不活性ベ
ースはできうる限り小面積とし、かつ不活性ベースのコ
ンタクト孔はエミッタ領域に近接しているべきであると
されている。それらの指針に従い、なおかつ製造工程を
煩雑化させない目的より、近年、自己整合的にトランジ
スタ装置を実現する提案か数多くなされている。しかし
ながら、それらの従来技術には幾つかの欠点がある。

例えば、特開昭５４−１５５７７８号公報や特公昭５５
−２７’４６９号公報等には、エミッタ領域と外部ベー
ス領域との自己整合精度を０．４μｍ程度まで向上させ
る技術を記述しているが、あらかじめ、外部ベース（ベ
ースコンタクト）領域を形成した後にエミッタ領域を形
成する方法をとっているために、一定エミッタ寸法確保
の安定性に欠け、かつまた外部ベース領域の形成が１μ
ｍ〜０．５μｍ程度のサイドエツチング法によっている
ために、製造過程においての目視観察が難かしく、工業
的には必らずしも容易な方法とはなっていない。

〔発明の目的〕

本発明の］：１的は、工業的規模で安定して実現可能な
技術によって、エミッタ領域に対して０．２μｍ程度以
下の高精度で外部ベース領域を設けてベース抵抗を下げ
、さらに、外部ベース領域面積をベース・コンタクト孔
と同じとすることによって、その無効領域を取り除いた
、高性能の半導体装置を実現する構造及びその製造方法
を提供することにある。

〔発明の概要〕

本発明は、上記の目的を達成するために、トランジスタ
形成領域を開孔させたＳｉ　Ｏ２膜をＳｉ基板上に形成
した後、全面上にベース不純物を添加した多結晶Ｓｉ層
と、Ｓｉ３Ｎ４膜の２層膜を形成し、前記開孔内の前記
２層膜の中央部にエミッタ孔を開孔し、しかる後に、酸
化処理とドライエツチングあるいは気相成長による全面
上の５ｉｎ２膜形成とドライエツチングを行なうことに
よって、前記エミッタ孔の側壁部にのみ基板に対して垂
直方向に延びる所定膜厚の８１０２膜を残存させ、該Ｓ
　＋　０２膜をベースコンタクト領域とエミッタ領域の
自己整合に利用するようにしたところに特徴がある。そ
して、前記のエミッタ孔の側壁部に残存させるＳｉＯ□
１漠のｊ；Ｑ厚によって、自己整合距離は自由に制（卸
でき、かつ極めて平易な工程でそれを実現することがｉ
ｒｆ能である。

ドライエツチングによる等距離エツチングの性質を利用
した自己整合デバイスの作製例は、例えば、Ｉ　ＥＥＥ
　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　ＥＩｅｃｔ４ｕｎ
　Ｄｅｖｉｃｅｓ誌ＥＤ−２８巻、９号、１９８］年発
行の１０１０−１０１３ページに認められるが、それら
の引用例においては、導体の上面をおおう絶縁材料と、
その導体の露出された側面をおおう絶縁材料とが同一で
あり、エツチングの終点判定等のプロセス的問題か生じ
る欠点を有している。これに対して、本発明は上に略述
したように、環体上面をおおう絶縁材料と、その露出さ
れた側面をおおう絶縁材料とが異なり、かかる問題は生
じない。また、上記導体の露出された側面をおおう絶縁
膜の形成が、導体としての不純物添加多結晶８１層と不
純物無添加単結晶Ｓｉ基板間の選択酸化法によって行な
われる際には、絶縁膜形成時において、不純物添加多結
晶Ｓｉ尋体の側面に厚い５１０２膜が、不純物無添加Ｓ
ｉ基板上に薄いＳｉ　０２膜が形成され、その後のドラ
イエツチングによってＳｉ基板上の５ｉｎ２膜のみが除
去され、多結晶Ｓｉ導体側面にはＳｉ　０２膜か残存す
ることになり、プロセス的安定度は飛躍的に増し、得ら
れるデバイスの特性も安定する効果がある。

〔発明の実施例〕

以下、本発明の一実施例を図面を用いて説明する。

実施例　１゜ 第１図（ａ）及び（ｂｌはそれぞれ本発明の半導体装置
の実施例を示ず断面図および平面図である。。Ｎ型コレ
クク領域となるＳｉ基板１．Ｐ型ベース領域（真性ベー
ス領域）２よりなるトランンスタにおいて、外部ベース
領域（ベース・コンタクト領域）３．３′よりのベース
引出し部４がエミッタ領域５よりの引出し部６と、エミ
ッタ領域５に対して等方向な厚みをもち、かつ前記基板
１に対して垂直方向に延びる５ｉｎ２膜からなる第１の
絶縁膜７と、ベース引出し部４の上面より第１の絶縁膜
７の形成領域までを前記基板に対して平行方向におおう
第２の絶縁膜ＩＯを介して接している。８はベース電極
、９はエミッタ電極、１１はフィールド酸化膜である。

上記実施例の平面図を第１図（Ｉ））に示した。図（ａ
）は図（ｂ）のＡ−Ａ’領領域断面に対応する。ポトエ
ッチングのマスク枚数は、アイソレーション１２、フ。

イールド酸化１３、ベース引出し１４、エミッタ孔１５
、ベースコンタクト１６、電極１７の６枚が必要である
。

ただし、１３のフィールド酸化は、１２のアイソレーシ
ョンをこの位置に置くことも可能であり、最小ホトマス
ク枚数は５枚で、これは自己整合によらない方法に比べ
て、１４のベース引出しの１枚の増加に過ぎない。なお
、αは第１の絶縁膜を熱酸化法による５ｉｎ２膜とした
場合の、その厚みがエミッタ領域５および１５に対して
等方向になることを示したものである。

本発明によイ１ば、ベースコンタクト領域３とエミッタ
領域５が第１の絶縁膜７によって自己整合的に形成され
るが、この絶縁膜７の形成が極めて安定性のあるプロセ
スに基づいて行なわれていることより、エミッタ・ベー
ス間耐圧ＢｖｏＢｏの制御性は従来法の５〜１０倍向上
した。さらにまた、ベース抵抗ｒｂｂ’の低減も計られ
、かつ、その再現性も従来法の２〜３倍向上した。した
がって、工業的規模による自己整合トランジスタの製造
が可能となった。

実施例　２゜ 次に本発明の半導体装置を実現するための製造方法の実
施例について第２図を用いて説明する。

Ｎ型Ｓｉ半導体基板２０に通常の熱酸化法によつトエッ
チング法によってＳ　ｉ　Ｏ２膜２１の一部領域２２を
除去し、しかる後に減圧下における気相多結晶Ｓｉ成長
法によって全面」二に厚さ２０００　Ａの多結晶Ｓｉ層
２３を形成した。次いでイオン打込み法によって多結晶
Ｓ１層２３内にＢ４−打込みを行なった。打込み条件は
加速電圧ＩＱＫｅＶで、１　×１０１６ｃｍ−２ドーズ
とした。これによってＢ′は多結晶Ｓｉ層２３内のみに
高濃度で打込まれた（図（ａ））。

次に、ボトエッチングによって、多結晶５ｉＥ２３の不
必要箇所を除去した後、やはり減圧下１こおける気相Ｓ
ｉａ　Ｎ４成長法によって、全面上に厚さ１２００人の
８１３Ｎ４膜２４を形成した（図（ｂ））。

この後に、ホトエツチングとドライエ・ノチング法によ
って、フィールド酸化膜２１の形成されてし為ない開孔
領域２２内にＳｉ基板２０の表面にまで達するエミッタ
開孔２５を設けた（図（ｃｌ）、２２で、開孔２５はホ
トエツチングの合せ精度の影響で必らずしも開孔領域２
２の中央に収まるわけではないが、多少のずれを生じて
も開孔領域２２それ自体は一定であることから、ベース
・コレクタ間容量ＣＴｃに影響をおよぼすことはない。

次いで本発明の重要工程を行なう。すなわち、図（ｄ）
に示したように、エミッタ開孔２５内に５ｉｎ２膜を成
長させた。成長は７気圧の酸素雰囲気下での熱酸化によ
り行ない、多結晶Ｓｉ層２３の開孔２５の側壁には厚さ
３０００　Ｍの厚いＳ　ｉ　Ｏ２膜２６、基板２０の表
面には厚さ１５００Ａの薄いＳｉ　Ｏ２膜２７が成長し
た。５ｉｎ２膜２６と２７の比はおよそ２倍であった。

つぎに、ドライエツチングを行なうことにより、図（ｅ
＋に示したように、多結晶Ｓｉ層２３の開孔の側壁にの
み５ｉｎ２膜２６′（厚さ〜１５００Ａ）が残存した。

次いでイオン打込み法でＢ十打込みを行ない、基板２０
の表面部に真性ベース層２９を形成した。打込み加速電
圧は５　ＫｅＶで、打込みドーズ量は・２　Ｘ　１０”
ｃ＋ｎ−２とした。なお、図（ｄ）において示しである
ように、上記熱酸化処理によって多結晶Ｓｉ層内２３内
のＢはＳｉ基板２０内に拡散し、外部ベース領域２８が
形成されているが、この段階では真性ベース領域２９と
外部ベース領域２８とは接続されていない。

これら工程の後に図（ｆｌに示したように、多結晶Ｓｉ
成長を行ない、試料全面を１ｏｏｏＸ厚みの多結晶Ｓｉ
層３０で覆った。

これに続いて、加速電圧４０　ＫｅＶ　、ドーズ量ｌ　
Ｘ　１０”ｃ’ｓ　”の条件でＡｓ＋打込みを行ない、
これを加熱処理することによって、図（ｇｌに示したよ
うに外部ベース領域２８′は真性ベース領域２９′と接
続、されると同時に真性ベース領域２９′内にエミ・ツ
タ接合３１（接合深さｘ、１ｌＥ＝ｏ、ｉμｍ）も形成
される。

ついで、図（ｈｌに示したように、ベース・コンタクト
開孔３２を設けた後、図（ｉ）に示したように、ベース
電極３３とエミッタ電極３４を形成してトランジスタが
完成する。

なお、本実施例においては、エミ・ツタ接合深さｘ、Ｅ
はＱ、１７ｚｍとし、ベース引出し部２３に設けたエミ
ッタ開孔２５の側壁に形成した５１０２膜２６′の厚さ
を１５００　Ａとしたが、これを増加させた場合ζこ（
まベース抵抗ｒｂｂ’が増大し始める。好ましいのは、
エミッタ接合深さｘｊＥの１，０〜１５倍である。この
論理に従えば、ｘ、Ｅが０，０３μｍの場合には５ｉｎ
２膜２６′を３００〜４５０Ａとすることが好ましいが
、５００　Ａ以下とした場合にはＳｉ　Ｏ２膜２６′の
ピンホール等の影響でエミッタ・ベース間耐圧ＢＶＦｉ
ＢＯが低下するので、好ましい下限値は５００　Ａであ
る。なお、上限値は上記のようにｘｊＥの１．０〜１．
５倍に限定されるものではな（、最大でｘ、Ｅの３倍ま
で許容しても、ｒｂｂ’低減の効果が著るしく、６倍ま
での範囲においてはその効果が認められる。

実施例　３゜ 実施例２の製造方法を示す第２図において、第２図（Ｃ
）の後に、減圧高温度下、例えば８５０℃、ＩＴｏｒｒ
の条件下での気相成長法によって、第３図（ａ）に示し
たように、試料全面にＳ”　２１ｍ　３５を形成した。

この後でドライエツチングを行なうことによって同図（
ｂ）に示したように、多結晶Ｓ１層２３とＳｉ３Ｎ４膜
２４に設けたエミッタ開孔２５の側壁のみにＳｉｎ、膜
３５′を残存させた。この後は、実施例２の第２図（ｅ
）〜（１）に示した工程を行なうことによってトランジ
スタを作成した。

実施例　４゜ 実施例３の第３図（ａ）に示したプロセスにおいて、Ｓ
ｉ３Ｎ４膜２４を５ｉｎ２膜に、３　ｉ　０２膜３５を
Ｓｊ：＋Ｉ’Ｌ膜とした。この場合には、試料表面が５
ｉｎ２膜を主体として覆われるので、後続する多層構造
デノくイスを溝底するためのドライエツチング・プロセ
スの選択比を高めることが容易となった。

実施例　５゜ 実施例２の第２図（ａ）に示したように、フィールドＳ
　ＩＯｚ膜２１のかわりに、第４図に示したように、Ｐ
型Ｓｉ基板４０内に形成したＮ＋埋込層４１とこの層４
１の上に形成したＮ型エピタキシャル層４２を貫ぬいて
基板４０に達するアイソプレーナー５ｉ０２膜４３を使
用し、その後、減圧下における気相成長法によって試料
全面上に２００ＯＡ厚さの多結晶層４４を形成し、以後
は、第２図（ｂｌ以下に示したプロセスによってトラン
ジスタを作成した。このようにすることによって、第１
図に示したトランジスタ装置において、ベース・コンタ
クト領域はアイソプレーナーＳｉｎ、膜によって規制さ
れ、フィールド酸化膜の形成とそのホ）　ＩＪソグラフ
ィが省略でき、工程の簡略化をはかることができた。ま
た、トランジスタの専有面積の低減をはかることができ
、高集積化を実現することができた。

実施例　６゜ 実施例５のプロセスにおいて、アイソレーション５ＩＯ
２膜４３のかわりに、第５図に示したように、垂直に基
板４０を貫ぬ（絶縁膜４５を用いた。これによって、実
施例５に記述した発明の効果はさらに強まった。

実施例　７゜ 実施例２において、多結晶Ｓ１層２３上に気相Ｓｉ３Ｎ
４成長法によって５Ｉ３Ｎ４２４を形成する前に、酸化
処理によって多結晶５ｉ２３表面に、２０ＯＡのＳｉＯ
□膜を形成した。これによってＳ　ｌｓ　Ｎ４２４のス
トレスがトランジスタにおよぼす影響を除去できた。こ
こで５ＩＯ２膜厚は２０ＯＡに限定されるものではない
が、ｌ００Ａ〜５００Ａが好ましく、５００Å以上では
ドライエッチ加工を難しくし、１００Å以下ではその効
果が減少した。

〔発明の効果〕

上記各実施例で説明したように、本発明は基板表面部に
形成された真性ベース領域とこの領域の周囲に連続して
設けられた外部ベース領域ならびに前記真性ベース領域
内の前記基板表面部に形成されたエミッタ領域を有し、
前記エミッタ領域上に設けられたエミッタ引出し部と前
記外部ベース領域上から前記基板の外縁部へ延びるベー
ス引出し部とが前記基板近辺で０．０５〜０５μｍ厚み
の絶縁膜を介して接する半導体装置とその製造方法を提
供するものである。これによってベース抵抗ｒｂｂ’の
低減はもとより、全体としてプロセスは低温化されてい
ることにより、エミッタ接合の薄層（ｓｈａｌｌｏｗ　
）化が容易に実現できる。また、本発明は、ベース引出
し部に設けたエミッタ孔の開孔後に、熱酸化法あるいは
気相成長法とドライエツチングによって上記エミッタ・
ベース絶縁のための絶縁膜を上記エミッタ孔の側面に形
成することにより、いわゆる側壁絶縁膜厚み分だけエミ
ッタ孔寸法は縮まる。したがって、１μｍ開孔でサブμ
ｍエミッタを実現できる。なお、以上ではＮＰＮ型トラ
ンジスタを実施した場合について説明したが、導電型を
変えることによりＰＮＰ型トランジスタにも適用できる
。また、これらを含む集積回路装置にも適用できる。

ところで、本発明を従来のいわゆるサイドエツチング等
を用いたセルファライン・トランジスタと比較した時に
、工程を大幅に簡略化し、がっ、ベース抵抗低減効果は
同等である反面、ベース・コンタクト孔がリングラフィ
精度分だけ増加し、このことがベース・コレクタ間容量
ＣＴＣの低減効果が十分でないという欠点が予想される
。しがしながら、例えば、第２図（ｉ）にＷで示したよ
うなトランジスタの横方向寸法は、最小孔あけリングラ
フィ寸法を１．０μｍとした場合、従来技術では１．５
〜２．０μｍとすることができるものの、本発明を適用
した場合には、これが２．０〜２５μｍとなるのみであ
り、欠点は微細である。さらに、本発明を第５図のよう
に、Ｕ字型のアイソレーションデバイスに適用した場合
には、ベース接合の周辺領域が絶縁膜によって分離され
ることにより、ＣＴｃの周辺成分低減効果を生じ、ＣＴ
Ｃ全体としては、複雑なプロセスを経て完成される従来
のセルファライン・デバイスに対して、極めて簡単な方
法によって安定して完成される本発明デバイスは劣るも
のではなく、また、本発明によればセル面積の低減６０
〜７０％の低減を計ることが可能となる。

【図面の簡単な説明】

第１図（ａＬ（ｂｌはそれぞれ本発明の実施例の半導体
装置の断面図ならびに平面図、第２図〜第５図は本発明
の半導体装置を実現するための製造プロセス例の説明図
である。 図において。 ｌ、２０・・・８１基板 ２　、２９．２９’・・・真性ベース領域３　、２８．
２８’・・・コンタクト・ベース領域４．２３・・・ベ
ース引出し部 ５．３１・・・エミッタ接合 ６．３０・・・エミッタ引出し部 ７　、２６！・・・第１の絶縁膜 ８．３３・・・ベース電極 ９．３４・・・エミッタ電極 １０．２４・・・第２の絶縁膜 月、２１・・・フィールド′酸化膜 ３５．３５’・・・第１の絶縁膜 ４０・・・Ｐ型Ｓｉ基板 ４１・・・Ｎ＋埋込層 ４２・・・Ｎ型エピタキンヤル層 ４３．４５・・・アイソプレーナー５ｉｎ２膜４４・・
・ベース引出し部となる多結晶ｓ１層代即人弁理土中村
純之助 矛１　口 （Ｑ） （ｂ） １−２図 １−２　図

Claims (1)

1. 【特許請求の範囲】 ｆｌ）　Ｓｉ半導体基板の表面部に形成された真性ベー
   ス領域と該真性ベース領域を取り囲む外部ベース領域と
   、前記真性ベース領域内の前記基板表面に形成されたエ
   ミッタ領域と、前記外部ベース領域外縁部上から前記基
   板外縁部に延びる基板上絶縁膜を介して前記外部ベース
   領域上から前記基板外縁部に延び、かつ前記真性ベース
   領域外縁部上に側壁を有するエミッタ引出し部形成用開
   孔を設けて形成されたベース引出し部と、前記べごス引
   出し部間孔内の前記エミッタ領域とベース領域の前記基
   板表面に現われた境界上をおおって前記基板表面上から
   延びる絶縁膜を介して前記ベース引出し部と接するよう
   に前記エミッタ領域上に形成されたエミッタ引出し部と
   を有する半導体装置に＄いて、前記ベース引出し部に設
   けた開孔は前記基板表面に垂直な側壁を有し、前記エミ
   ッタ引出し部とベース引出し部間を離隔する絶縁膜が該
   開化側壁に接して形成され、前記基板表面に対して垂直
   方向に延びるＱＮ　ｌの絶縁膜と前記ベース引出し部上
   の該基板外縁部から前記第１の絶縁膜の形成領域までを
   おおう第２の絶縁膜で溝底されたものであることを特徴
   とする半導体装置。 （２、特許請求の範囲第１項起載の半導体装置において
   、前記外部ベース領域が該領域を取り囲んで設けられた
   該領域表面から前記基板の所定深さまで達するアイソレ
   ーション絶縁膜によって他の部分と分離されていること
   を特徴とする半導体装置。 （３）所定領域に第１の開孔を有するフィールド酸化膜
   を一生面上に有する８１半導体基板の全面上に第１の多
   結晶Ｓｉ層を形成した後、該第１の多結晶Ｓ１層にベー
   ス不純物をドーピングする第１工程と、前記第１の多結
   晶Ｓｉ層上にＳｉ３Ｎ４膜を形成した後、該第１の多結
   晶Ｓｉ層とＳｉ３Ｎ４膜の前記第１の開孔の中央部に対
   応する位置に前記基板に達する第２の開孔を設ける第２
   工程と、該第２工程を終った前記基板を熱酸化して前記
   第２の開孔内に露出している前記第１の多結晶Ｓｉ層の
   側壁上ならびに前記基板の表面に５ＩＯ２膜を形成する
   第３工程と、該第３工程を終った前記基板をドライエツ
   チングして前記第２の開孔内の前記基板表面の５ｉｎ２
   膜を除去すると共に前記多結晶Ｓｉ層の側壁上のＳｉ　
   Ｏ２膜を自己整合的に残存させ、かつ、前記第１の開孔
   内にある前記多結晶Ｓｉ層下の前記基板表面部に外部ベ
   ース領域となるべき第１のベース不純物層を形成する第
   ４工程と、前記多結晶Ｓｉ層の側壁上の５Ｉ０２膜の内
   側に露出している前記基板の表面部にベース不純物をド
   ーピングして真性ベース領域となるべき第２のベース不
   純物層を形成する第５工程と、該第５工程を終った前記
   基板の全面上に第２の多結晶Ｓｉ層を形成し、該多結晶
   Ｓ１層にエミッタ不純物をドーピングした後、熱処理し
   て前記外部ベース領域となるべき第１のベース不純物層
   と前記真性ベース領域となるべき第２のベース不純物層
   とを押し広げて互に連続した外部ベース領域と真性ベー
   ス領域を形成すると共に該真性ベース領域内に前記第２
   の多結晶Ｓｉ層に含まれている前記エミッタ不純物を拡
   散させてエミッタ領域を形成する第６エ程とを含むこと
   を特徴とする半導体装置の製造方法。 （４）所定領域に第１の開孔を有するフィールド酸化膜
   を一主面上に有するＳｉ半導体基板の全面上に第１の多
   結晶Ｓ１層を形成した後、該第１の多結晶Ｓｉ層にベー
   ス不純物をドーピングする第１」二程と、前記第１の多
   結晶Ｓ１層上に３ｉ３Ｎ４膜を形成した後、該第１の多
   結晶Ｓｉ層とＳｉ３Ｎ４膜の前記第１の開孔の中央部に
   対応する位置に前記基板に達する第２の開孔を設ける第
   ２二［程と、該第２工程を終った前記基板の全面」二に
   ＳｉＯ□膜を形”成する第３工程と、該第３工程を終っ
   た前記基板をドライエツチングして前記第２の開孔内の
   前記基板表面のＳｉ　Ｏ２膜を除去すると共に前記第２
   の開口の側壁上のみに前記Ｓｉ　０２膜を自己整合的に
   残存させ、かつ、前記第１の開孔内にある前記多結晶Ｓ
   ｉ層下の前記基板表面部に外部ベース層とな、るべき第
   １のベース不純物層を形成する第４工程と、前記第２の
   開孔の側壁上のＳｉ　０２膜の内側に露出している前記
   基板の表面部にベース不純物をドーピングして真性ベー
   ス領域となるべき第２のベース不純物層を形成する第５
   工程と、該第５工程を終った前記基板の全面上に第２の
   多結晶Ｓｉ層を形成し、該多結晶Ｓｉ層にエミッタ不純
   物をドーピングした後、熱処理して前記外部ベース領域
   となるべき第１のベース不純物層と前記真性ベース領域
   となるべき第２のベース不純物層とを押し広げて互に連
   続した外部ベース領域と真性ベース領域を形成すると共
   に該真性ベース領域内に前記第２の多結晶Ｓｉ層に含ま
   れている前記エミッタ不純物を拡散させてエミッタ領域
   を形成する第６エ程とを含むことを特徴とする半導体装
   置の製造方法。