JPS637665A

JPS637665A - ラテラルｐｎｐトランジスタ

Info

Publication number: JPS637665A
Application number: JP15084786A
Authority: JP
Inventors: Yoshihiro Motowaki; 本脇　喜博
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-06-27
Filing date: 1986-06-27
Publication date: 1988-01-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）本発明は半導体装置、特にラテラルＰＮＰ　｝ランゾス
タの構造に関する。

（従来の技術）バイポーラ集積回路に設けられるラテラルＰＮＰ形トラ
ンソスタは、従来、第５図乃至第７図に示すような構造
であった。第５図において、５１はＰ一塁の半導体基板
、５２はｆ型埋込層、５３はＮ−２工ビタキシヤル成長
層であり、その表面にＰ型のエミッタ領域５４およびコ
レクタ領域５５が横方向に並ぶように設けられており、
さらにベース電極取出用の？領域５６が設けられている
。なお、上記エミッタ領域５４およびコレクタ領域５５
は同じマスクを用いて同時にＰＷ不不換物拡散を行なう
ととくよυ形成される。第６図の構造においては、上記
第５図の構造に比べて、エミッタ領域６４およびコレク
タ領域６５が高濃度のＰ型不純物拡散によシＰ型領域と
して形成されている点が異なる。また、第７図の構造に
おいては、前記第５図の構造に比べて、エミッタ領域７
４はＰ型領域の内側（中央部）にＰ領域が深く形成され
ている点が異なる。

上記したような構造を有するラテラルＰＮＰ　）ランゾ
スタは、ｈＦ’Ｅ　（電流増幅率）の保証可能な下限は
５０程度であシ、ｈ２゜を上げようとしてベース幅を小
さくするとｖｃｇｏ（ベース開放コレクタ・エミッタ間
最大電圧）が下がるので、ｈ、つを１００以上に高くす
ると所要の耐圧を保証することは困難であった。また、
上記ラテラルＰＮＰ　）ランゾスタは半導体基板の表面
に形成されておシ、基板表面と基板上に形成される絶縁
膜（通常は５１０２膜）との界面の準位が絶Ｒ膜形成工
程（酸化工程）で使用される拡散炉のクリーン度のばら
つきに敏感であり、界面準位のばらつきに起因してｈＦ
Ｉのばらつき、ｈ２工のｖＣＦ、（コレクタ・エミッタ
間電圧）依存性、ｈＦｌのＩＣ（コレクタ電流）依存性
が大きいなどトランジスタ特性の安定性、信頼性が低い
という問題があった。

（発明が解決しようとする問題点）本発明は、上記したよりなｈＦＫのばらつきが大きいと
いう問題点を解決すべくなされたもので、ｈＦＩのばら
つきが小さく、特性が安定なラテラルＰＮＰ　）ランソ
スタを提供することを目的とする。

［発明の構成］（問題点を解決するための手段）本発明のラテラルＰＮＰ　）ランソスタは、エミッタ領
域とコレクタ領域との間のベース領域表面にＮ１散層が
設けられてなることを特徴とする。

（作用）ベース領域表面の？拡散層の下側が実際のベース領域と
して働らくことになるので、半導体基板上にＳｌＯ□膜
を形成する工程で上記！拡散層の表面に汚れ等が生じて
も、実際のベース領域に悪影響が生じることはなく、ｈ
ＦＩ特性がばらつくことはなく、トランジスタ特性の安
定性、信頼性が高くなる。

（実施例）以下１図面を参照して本発明の一実施例を詳細に説明す
る。

第１図において、１１はＰ−型の半導体基板（通常はシ
リコン基板）、１２は上記基板表面のラテラルＰＮＰ　
トランラスタ形成領域下に形成されているＮ＋型埋込層
、１３は上記基板１１０表面く形成されたＮ−型エピタ
キシャル成長層であシ、その周囲に形成されているＰ＋
分離領域によって島状のトランソスタ形成領域となって
いる。１５は上記島内の基板表面の一部に形成されたエ
ミッタ領域であり、浅く形成されたＰ−型領域の内側（
中央部）に高濃度のＰ＋型拡散領域が深く形成されてい
る。

１６は上記島内の基板表面で上記エミッタ領域１５の近
くに形成されたコレクタ領域であり、浅く形成された低
濃度のＰ−型領域の内側（中央部）にｐｒ拡散領域が深
く形成されている。そして、上記エミッタ領域１５とコ
レクタ領域１６との間のベース領域１７の表面にはｒ型
拡散層が形成されている。なお、１８は前記島状のエピ
タキシャル層の表面の一部に形成されたｒ型拡散領域か
らなるベース電極領域であシ、上記基板表面上には図示
しないが絶縁膜が形成され、絶縁膜て形成されるコンタ
クトホールを通してエミッタ領域、コレクタ領域、ベー
ス電極領域にコンタクトする各配線が形成されている。

上記構造を有するラテラルＰＮＰトランジスタの製造方
法としては、既存のプロセス技術、たとえばＰＣＴ　（
Ｐｅｒｆｅｃｔ　Ｃｒｙｓｔａｌ　Ｔｅｃｈｎｏｌｏｇ
ｙ　：完全結晶技術）を利用することが可能である。こ
のＰＣＴは、半導体基板として完全結晶を用い、基板表
面への不純物拡散は不純物式シ酸化膜中に含まれた不純
物を拡散源とし、Ｐ型不純物（ホウ素）拡散後のＮ型不
純物拡散としてリン、ヒ素による歪補正拡散を行なうこ
とによって、熱酸化に伴なう歪および高添加拡散に伴な
う結晶歪を防止する技術である。次に、ＰＣＴプロセス
を利用して上記第１図のラテラルＰＮＰ　）ランゾスタ
を形成する工程てついて第２図（ム）乃至（ｄ）を参照
して説明する。先ず、第２図（、）に示すようにＰ−シ
リコン基板１１に？埋込層１２、Ｎ−エピタキシャル層
１３を形成したのち熱酸化によシ基板表面上に５ｉ０２
膜２１を形成する。

次に、写真蝕刻法によシ分離領域、エミッタ領域中央部
、コレクタ領域中央部に対応してｓｔｏ２ｇ２ノのパタ
ーニング（開孔）を行なう。次に、基板上全面にホウ素
を添加したホウ素・シリケートガラス（ＢＳＧ　）を低
温気相成長させ、ＢＳＧ膜２膜上２成する。次に、前記
ＳｉＯ□膜２１のパターニングされた部分にＢＳＧ膜２
膜中２中ウ素を熱拡散させ、Ｎ−エピタキシャル層１３
をＰ＋領域１４によシ分離してＮ−層の島を形成すると
同時にエミッタ領域中央部のＰ＋拡散層およびコレクタ
領域中央部の上拡散層を形成した後、ＢＳＧ膜２膜上２
びＳ１０□膜２１を全部除去する。次に、第２図（ｂ）
　Ｋ示すようにＳ　ｉＯ２膜２３を再び形成した後、フ
ォトレジストを全面に塗布し、エミッタ領域、コレクタ
領域に対応してパターニングを行なってレゾストパター
ン２４を残す。次に、このレゾストノやターン２４をマ
スクにしてホウ素イオンＢ＋をエミッタ領域、コレクタ
領域の表面に注入した後、レゾストパターン２４を除去
する。次に、第２図（ｃ）に示すように全面にＵＤＯＣ
ＶＤ膜（アンド−ブト・気相成長絶縁Ｍ）２５を堆積形
成した後、アニール処理を行なりて前記注入イオンの活
性化を行なってエミッタ領域、コレクタ領域のそれぞれ
にＰ″″″領域成する。次に、第２図（ｄ）に示すよう
に、ベース領域に対応してｓ　ｔｏ２膜２３およびＣＶ
Ｄ膜２５のノ９ターニングを行なう。この場合、エミッ
タ領域１５のＰ−領域の端部およびコレクタ領域１６の
Ｐ−領域のうちエミッタ領域側の端部にそれぞれ重なる
領域まで拡大してベース・パターニングを行なう。次に
、全面にリンおよびヒ素を添加したリン・ヒ素・シリケ
ートガラス（ｐ−Ａｓ　ＳＧ　）を低温気相成長させ、
Ｐ−ＡｓＳＧ膜２６全２６する。久に、前記ベース・パ
ターニングされた部分ＫＰ−ＡｓＳＧ膜２６中のリンお
よびヒ素を熱拡散させ、ベース領域１２表面の？拡散層
を形成する。この後、各コンタクトのパターンを形成し
、コンタクト領域内のＰ−ＡｓＳＧ膜２６全２６Ｄ膜２
５、ＳｌＯ□を開孔し、金属配線を形成した後、保護膜
を形成する。

前記第１図に示したラテラルＰＮＰ　）ランゾスタによ
れば、ベース領域１７表面に高濃度の不純物層（Ｎ＋拡
散層）を形成しているので、Ｎ“拡散層の下側のＰ−領
域相互間の領域が実際のベース領域として働らくことに
なり、５ＩＯ２膜形成工程で使用される拡散炉のクリー
ン度の低下による基板嵌置の汚れ等によりてｈｏｌｅ特
性がばらつくことはない。

この場合、Ｎ拡散層は上記効果を発揮し得る限シ薄い方
が望ましい。

また、エミッタ領域はＰ−領域の中央部に？拡散領域を
有するので、エミッタ注入効率が上がシ、ベース幅を小
さくすることなく（換言すれば耐圧を低下させることな
く　）　ｈｒｇをたとえば１００以上に高くすることが
可能である。また、コレクタ１よ領域Ｐ領域の中央部にＰ拡散領域を有するので、コレク
タシリーズ抵抗が低下し％　ｖ１４（ＩＩＡＴ）　（”
　’フタ・エミッタ間飽和電圧）は低くなる。また、コ
レクタ領域のＰ−領域の不純物濃度を？エピタキシャル
層の不純物濃度と同等かそれ以下に設定しておけば、コ
レクタ・ベース接合の空乏層は上記Ｐ−領領域内側に延
びるので、パンチし難＜ナシ、エミッタ領域とコレクタ
領域との距離を短かくしても十分な耐圧を確保すること
が可能であり、アＩＪ電圧を高くすることが可能になる
。なお、エミッタ領域、コレクタ領域それぞれは、Ｐ拡
散領域およびＰ″″″領域なυ、それぞれのＰ拡散領域
を同時に形成したのちそれぞれのＰ−領域を同時に形成
することが可能であシ、プロ七スが簡単である。なお、
ベース領域表面のＮ＋拡散層とエミッタ領域、コレクタ
領域それぞれのＰ拡散領域との接合が生じると、エミッ
タ領域、コレクタ領域それぞれにおけるＰ−領域内の空
乏層による効果が得られなくなるので、上記接合が生じ
ないように構成されている。

なお、エミッタ領域、コレクタ領域は第３図に示すよう
に変形実施可能である。即ち、第３図に示すラテラルＰ
ＮＰ　）ランソスタの構造は、第１図を参照して前述し
たラテラルＰＮＰ　トランジスタに比べて、エミッタ領
域１５′の低濃度のＰ−領域を通庇のＰ″″″領域ちエ
ミッタ領域側とは反対側の領域を通常濃度のＰ領域に変
更した点が異なり、その他は同じであるので第１図中と
同一符号を付している。

上記構造のラテラルＰＮＰ　）ランゾスタによれば、前
記実施例と同様の効果が得られるほか、エミッタ領域１
５′のエミッタ注入効率が一層高くなるのでｈｌ’Ｅを
一層高くすることができ、コレクタ領域１６′のコレク
タシリーズ抵抗が一層小さくなるのでＶｃｇ（ｓＡＴ）
を−層低くすることができる。

次に、上記構造のラテラルＰＮＰ　）ランソスタをＰＣ
Ｔプロセスを利用して形成する工程について第４図（、
）乃至（ｄ）を参照して説明する。このプロセスが前記
第２図（ａ）乃至（ｄ）に示したプロセスと異なる点は
、（１）エミッタ領域１５′およびコレクタ領域１６′
にイオン注入を行なうためのマスク（フォトレジスト・
９ターン）を形成する際、第４図（ｂ）に示すようにコ
レクタ領域１６′についてはエミッタ領域側ノ半分上ま
でマスクするように７オトレソストノ９ターン２４′を
形成し、（２）次に、上記フォトレジストパターン２４
′をマスクにして通常濃度となるようにホウ素イオン（
Ｂ＋）注入を行ない、（３）この後、第４図（Ｃ）に示
すようにエミッタ領域１５′およびコレクタ領域１６′
に対応してパターニングされたフォトレジストパターン
２４を形成し、これをマスクにして低濃度となるように
ホウ素イオン（Ｂ＋）の注入を行なうようＫした点が異
なシ、その他は同じである。

［発明の効果コ上述したように本発明のラテラルＰＮＰトランジスタは
、ｈＦｌのばらつきが少なく、信頼性の高イトランソス
タ特性を安定に実現することができる。

【図面の簡単な説明】

第１図は本発明のラテラルＰＮＰ　）ランソスタの一実
施例を示す断面図、第２図（−）乃至（ｄ）は第１図の
トランジスタの製造工程の一例における各段階での半導
体ウェハ断面構造を示す図、第３図は本発明の他のトラ
ンジスタを示す断面図、第４図（、）乃至（ｄ）は第３
図のトランジスタの製造工程の一例における各段階での
半導体ウェハ断面構造を示す図、第５図乃至第７図はそ
れぞれ従来のラテラルＰＮＰ　）ランゾスタの相異なる
例を示す断面図である。１１・・・半導体基板、１３・・・Ｎ″″型エピタキシ
ャル層、１５　、１５’・・・エミッタ領域、１６　、
１６’・・・コレクタ領域、１７．１７’・・・ベース
領域表面。出願人代理人　　弁理士　鈴　江　武　彦第５図第６図第７図

Claims

【特許請求の範囲】

（１）半導体基板表面に形成されたＮ＾−型の島に形成
されるラテラルＰＮＰトランジスタにおいて、エミッタ
領域とコレクタ領域との間のベース領域表面にＮ＾＋拡
散層が形成されてなることを特徴とするラテラルＰＮＰ
トランジスタ。
（２）前記エミッタ領域は、前記Ｎ＾＋拡散層に接する
Ｐ＾−領域の中央部にＰ＾＋拡散領域を有し、前記コレ
クタ領域は、前記Ｎ＾＋拡散層に接するＰ＾−領域の中
央部にＰ＾＋拡散領域を有することを特徴とする前記特
許請求の範囲第１項記載のラテラルＰＮＰトランジスタ
。
（３）前記エミッタ領域は、前記Ｎ＾＋拡散層に接する
Ｐ領域の中央部にＰ＾＋拡散層を有し、前記コレクタ領
域は、前記Ｎ＾＋拡散層に接するＰ＾−領域と、このＰ
＾−領域に接するが前記Ｎ＾＋拡散層に接しないＰ＾＋
拡散領域と、このＰ＾＋拡散領域を挾んで前記Ｐ＾−領
域とは反対側にＰ領域とを有することを特徴とする前記
特許請求の範囲第１項記載のラテラルＰＮＰトランジス
タ。