JPS62211949A - 半導体装置の製造法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 単結晶シリコン層上に多結晶シリコン層を設け、多結晶
シリコン層に不純物をイオン注入し、両層の界面におけ
る濃度が１０１８ｃｍ″３以下になるようにした後に、
単結晶シリコン層をほとんど除去せず多結晶シリコン層
を選択的に除去することにより、内部ベースとエミッタ
が自己整合している半導体装置を効率的に製造する。

〔産業上の利用分野〕

本発明は半導体装置の製造法に関するものであり、さら
に詳しく述べるならばベース引出し電極と内部ベースお
よびエミッタが１枚のマスクで自己整合的に形成される
バイポーラトランジスタの製造法に関するものである。

〔従来の技術〕

ベース引出し電極と内部ベースおよびエミッタが１枚の
マスクで自己整合的に形成されるバイポーラトランジス
タの製造法は特開昭５５−１１８３号公報にて公知であ
る。この公報の記載および図面を引用して従来技術を説
明する。

第２図はバイポーラトランジスタ製造の中間段階を示す
図面である。第２図において、１０はＰ−型シリコン基
板１２上に形成されたエピタキシャル層、１４はサブコ
レクタｎ″領域、１６はサブコレクタ導通ｎ“領域、１
８は酸化物アイソレーション領域、２０はＳｉＯ□層、
２４はＢドープＰ’型多結晶シリコン層（ベース３６．
３８のコンタクトとなる）、２６はＳｉＯ□層、２８は
へ７！、Ｏ，層３２はエミッタ開孔、３４．３６は外部
ベースＰ１領域、３８は内部ベースＰ領域、４０は反応
性イオンエッチにより厚さが薄くなったＳｉＯ□層、で
ある。

第２図の段階に至るまでには次の処理がなされる。Ｐ−
型シリコン基板１２上にサブコレクタｎ１領域１４を形
成し：この基板１２上にエピタキシャル層１０を形成し
、この中に酸化物分離領域１８を形成し：該エピタキシ
ャル層１０上にＳｉＯ□層２０を選択的に形成し、非選
択領域に開孔を設け：該５ｉｎ２層２０および非選択領
域のエピタキシャル層１０上にＢドープＰ゛型多結晶シ
リコン層２４を形成し：該多結晶シリコン層２４をパタ
ーンニソゲしてエミッタ開孔を形成するためのマスク（
２６，２８）を設け：該マスク（２６，２８）を用いて
多結晶シリコン層２０に開孔を設け：エピタキシャル層
１０と接触しているＰ１型多結晶シリコン］１５２４か
らＢを該エピタキシャル層１０に拡散させて外部ベース
Ｐ”Ｓｌｊ域３４．３６を形成し、かつ同時に前記開孔
から不純物を拡散させて内部ベースＰ領域３８を形成し
：前記開孔の領域に５ｉＯｚ層４０を形成し：エミ・ツ
タ（図示せず）の寸法を限定するためにＳｉＯ□層４０
を反応性イオンエッチにより薄くする。

続いて一連の処理を行なって第３図に示す如きバイポー
ラトランジスタを作製する。第３図において、Ｂはベー
ス、Ｃはコレクタ、Ｅはエミ・ツタ、４２はエミッタｎ
３領域、４３はＡｓ　ドープｎ゛多結晶シリコン層（エ
ミッタ接点として用いられる）、４６はバソシヘーショ
ン膜、４８は金属電極である。第２図から第３図に至る
工程では５ｉ（ｈ膜４０にエミッタ開孔を設けて、この
開孔からｎ型不純物を拡散し、以下常法により、リソグ
ラフィ、蒸着などの処理を行なう。

上記従来技術によると、外部ベース領域３４゜３６は低
抵抗であるためベース抵抗が低くなり、ま・たベース接
点２４はエミッタ接点４３に自己整合されているために
ベース・エミッタ間隔が極めて小さくなるなどの利点が
生じる。

〔発明が解決しようとする問題点〕

上述の従来技術では、Ａ　＃　２０３層２８，５ｉＣｈ
層２６の開口後、多結晶シリコン層２４をＩＩＦ　ｉ　
）ＩＮＯ，：Ｃ）１３ＣＯＯＨ（１：　３７８比率）を
含む選択性エツチング溶液で除去して開孔を形成し、そ
の後内部ベース領域３８、外部ベース領域３４．３６形
成のためのＰ型不純物拡散を行なっている。この拡散段
階でＢがサブコレクタ導通ｎ＋領域に拡散することは避
けなければならないために、該領域をＳｉ０２層２０で
被覆し、前記開孔形成後ＳｉＯ□層２０を開孔し、金属
電極４８を設けている。このために、Ｂ拡散のマスクと
なるＳｉＯ’２層２０を開孔する工程が必要になる。

本発明は不純物ドープ多結晶シリコン層を用いてベース
引出し電極と内部ベースおよびエミッタを自己整合的に
形成する従来法の開孔工程を削限することを目的とする
。

〔問題点を解決するための手段〕

本発明の単結晶シリコン層上にノンドープ多結晶シリコ
ン層を形成し、多結晶シリコン層中へ不純物をイオン注
入して、不純物の濃度が表面では高（界面では低い濃度
勾配を該多結晶シリコン層　内に作りかつ前記単結晶シ
リコン層との界面における不純物濃度がｌ’Ｑ”ａｍ−
”以下であるようにし、続いて前記多結晶シリコン層の
少なくとも一部を除去して前記単結晶層を表出させるこ
とを特徴とする。

〔作　用〕 本発明においては多結晶シリコン層としてドープ材料を
使用せずにノンドープ材料を使用することにより、−導
電型を有するドープ不純物が単結高層の反対導電型領域
に拡散するのを妨げるマスクが不可欠になる前提条件を
なくした。かかるノンドープ多結晶シリコン層に、半導
体の活性領域に導通する電極としての電気伝導度を与え
るために、不純物をイオン注入により注入する方法を採
用した。この際、内部ベース領域への不純物拡散を防く
こと及び前記ドープ多結晶シリコンの選択エツチング液
が使用できることを目的としてベース引出し電極部の多
結晶シリコン層と単結晶層の界面濃度を１ＱＩ８０．−
３以下とした。かかる界面濃度の設定とともに前述の如
く前提条件をなくすことにより所望の目的を達成した。

また、ＩＱＩＢｃｍ−３以下の不純物濃度は電気伝導度
が電極としては不十分なものであるために、多結晶シリ
コン層の表面の不純物濃度が界面より高くなるような濃
度勾配を作ることによって、多結晶シリコン層を電極と
して使用できるようにした。

上述の如き濃度勾配を有する不純物のイオン注入は、イ
オン注入条件と熱処理条件とを適宜組み合わせることに
よって、実現される。例えば、低エネルギ条件下での第
１段イオン注入を行なって、不純物のピーク位置が界面
側に位置するようにし、続く第２段イオン注入では大エ
ネルギでイオン注入を行なって高濃度部を深めに形成し
た後に、通常の条件でアニールを行なうことによって、
所望の濃度勾配が得られる。

しかる後に多結晶シリコン層の少なくとも一部を除去し
て、単結晶を表出させる。続いて、公知の方法により、
内部ベース、外部ベースおよびエミッタ等を形成する。

以下、実施例によりさらに詳しく本発明を説明する。

〔実施例〕

以下説明する実施例は外部ベースを自己整合多結晶シリ
コン層で形成するバイポーラトランジスタの例である。

第１（＾）図ではノンドープ多結晶シリコン層をパター
ンニングする窒化膜を形成した段階まで工程が進んでい
る。この段階に至るまでに、Ｐ型シリコン基板５０の一
部にｎ＋埋込み拡散層５１を形成し１残りの部分５０ａ
をＰ型導電型のままとじ二次にｎ”エピタキシャル層５
２を形成し、その一部を窒化膜マスクで被覆し、残部を
熱酸化してフィールド酸化膜（ＳｉＯ□膜）５３を形成
し２窒化膜マスクをエツチングにより除去した後；Ｕ溝
力・ノドを行なって次にその底部にＰ型不純物をイオン
注入し、チャネルストップ５８とじ；Ｕ溝の表面に酸化
膜５９を形成した後に、多結晶シリコン５６をＵ溝に埋
込み：その表面を被覆した後；続いてノンドープ多結晶
シリコン層５４を全面に形成し：そしてその表面に窒化
膜５７を形成している。

ノンドープ多結晶シリコン層５４はＣＶＤ法によって通
常０．３〜０．５μｍの厚さに形成される。窒化膜５７
はＣＶＤ法によって通常７００〜１０００人の厚さに形
成される。ノンドープ多結晶シリコン層５４は、製品で
ベース、コレクタ、エミッタの領域となるすべてのエピ
タキシャル層５２に被着されており、該エピタキシャル
層５２に被着されていないノンドープ多結晶シリコン層
５４は同じ膜厚で厚い酸化Ｉり５３」二に被着されてい
る。

第１（Ｂ）図では、多結晶シリコン層５４が選択酸化さ
れており、またコレクタコンタクトおよび基板コンタク
トが作られるまで工程が進んでいる。

第１囚図の工程以降では、窒化膜５７を選択的に除去し
た後パッシベーション酸化膜５３上の適宜な位置で多結
晶シリコン層５４を選択的に酸化する（ＬＯＣＯ３）こ
とによって、酸化層６１を形成し：続いてＰ型不純物を
イオン注入して基板コンタクト領域６２を形成し：コレ
クタコンタクト領域６３を形成するイオン注入を行なう
。

本発明の一つの特徴である、ベース引出電極を形成する
多結晶シリコン１１５４ａへのイオン注入は、例えばＢ
イオンを、８０ｋｅＶ、　Ｉ　ＸＩＯ”ｃｍ２（ドーズ
量）の条件で注入した後に、３０ｋｅＶ、　８　Ｘ　１
０口ｃｍ−”（ドーズ量）の条件で注入する２段イオン
注入により行なう。アニールは９００〜９５（１”ｃ、
　　２０〜３０分、好ましくは９００℃、　３０分の条
件で行なう。この場合界面の不純物濃度は２ＸＩＱ１７
ｃｍ−３程度１表面濃度は〜１０２０程度となる。

第１（Ｃ）図では、窒化膜５７が全面除去され、そして
ＣＶＤによる酸化膜を用いて多結晶シリコン層５４ａに
内部ベースおよびエミッタ開孔が形成されるまで工程が
進んでいる。第１（Ｂ）図以降の工程では、窒化膜５７
をエツチングにより除去し、次にＣＶＤ法によってＳｉ
Ｏ□層５５を全面に形成し、開孔５６を形成する。開孔
６６の形成法は特開昭５５−１１８３号記載の方法と同
じであり、オーバハング６６が生じる。ＩＦ　：　ＨＮ
Ｏ３：　ＣＨ３ＣＯ０Ｈ（１：　３　：８のエツチング
液を使用することにより、Ｂがイオン注入された多結晶
シリコン層５４ａのみが除去され、その下の単結晶シリ
コンはほとんど除去されない。なお多結晶シリコン層５
４ａのｎ−エピタキシャル層５２との界面の濃度がｌ　
Ｑ　Ｉ　［Ｉ　ｃｍ　−２程度で第１（Ｏ）図では、内
部・外部ベースおよびエミッタ開孔が形成されるまで工
程が進んでいる。第１ｆｃ）図の工程以降では、５ｉＯ
ｚ層６５により被覆されていないシリコン、すなわちｎ
−エピタキシャル層および多結晶シリコン層５４ａの表
出部、を熱酸化によって１０００Å以下に薄く酸化し、
ベース酸化膜６８を形成し：９００〜９５０℃でアニー
ルを行なって多結晶シリコン層５４ａからＰ型不純物を
ｎ−エピタキシャル層５４，１内に選択的拡散させて厚
さ０．４μｍ以下、平均濃度〜１０２０ｃｌＮ−３の外
部ベース７０を形成しくこの拡散・アニール工程でベー
ス酸化膜６８は将来内部ベースおよびエミッタとなるｎ
−エピタキシャル層５４ａをマスクする）、次にイオン
注入によってＰ型不純物をｎ−エピタキシャル層５４ａ
にベース酸化膜６８を通して注入し、アニールして内部
ベースとなるＰＧＭ域７２を厚さ０．３７７１１以下に
形成し：　ＣＶＤ法によって５ｉ０２膜７４を厚さ２５
００Å以下に図示のように開孔（６６）壁面に形成しｎ
　ＣＶＤ法によって多結晶シリコン７５を開孔（６６）
内に埋め込むように被着した後：全面を反応性エツチン
グして多結晶シリコン７５゜Ｓｉ０・２膜７４およびベ
ース酸化膜６８を除去し、エミッタ開孔を形成する。

以上の工程で形成される内部ベースとなるＰ領域７２は
、多結晶シリコン層（ベース引出電極）５４ａのパター
ンニングマスクで画成され、また、ベース酸化膜６８　
、ＳｉＯ２膜７４膜上４多結晶シリコン７５を第１　（
ｏ１図図示のように画成するためには何らマスクが用い
られず、ＣＶＤ、熱酸化、エツチング速度などのプロセ
ス条件を利用しているから、これら（６８，７４，７５
）により横方向形状がほぼ定められるエミッタも多結晶
シリコン層５４ａのパターンニングマスクで画成される
こととなる。第１（Ｏ）図に示されたＤは素子寸法であ
って通常４．５μｍであり、一方ｄは開孔の寸法であっ
て通常１．５μｍである。

第１（［）図では、エミッタ電極が作られバイポーラト
ランジスタが完成している。なお、エミッタ電極と同時
にベース電極、コレクタ電極、基板コンタクト電極、抵
抗コンタクト電極も作られるが、これらの電極は周知で
あるため図示しない。第１（Ｄ）図以降では、エミッタ
開孔内に多結晶シリコン７６を埋込み、ｎ型不純物を多
結晶シリコン７６にイオン注入し、アニールして厚さ０
．２μｍ以下。

平均濃度１０２６〜１０に１ｃＩ１１−３のエミッタ８
４を形成し、次にＣＶＤ法により酸化膜（ＳｉＯ□膜）
７７を形成し、前述の多結晶シリコン７６を表出させ、
最後にエミッタ電極８０を形成する。上述の工程により
内部ベース８２も形成される。ｎ型不純物としてＡｓを
用いる場合のイオン注入条件はエネルギ８０〜１００　
ｋｅｖ、ドーズ量］−０”〜１０１６ｃｍ−２．アニー
ル条件は９５０〜１０００℃、約１０分である。

以上の説明と導電型が逆な場合にも本発明法を実施でき
るのは明瞭であろう。

〔発明の効果〕

本発明によれば、ベース引出電極となる多結晶シリコン
層の下地マスクに開孔を設ける工程が削減される。

さらに、ノンドープ多結晶シリコンをベース引出電極の
出発材料として用いるために、Ｐ型頭域およびｎ型領域
をイオン注入で自由に選択することが可能になる。

【図面の簡単な説明】

第１（＾ｌ　−ｆＥ１図は本発明の実施例を示す工程図
、第２図および第３図は従来技術を示す工程図である。 ５０・・・Ｐ型シリコン基板、 ５２・・・ｎ−エピタキシャル層、 ５３・・・パソシヘーション（ＳｉＯｚ）　膜、５４・
・・ノンドープ多結晶シリコン層、５９・・・アイソレ
ーション用酸化膜、６２・・・基板コンタクト領域、 ６５・・・ＳｉＯ□膜、　　　　６６・・・開孔、６８
・・・ベース酸化膜、７０・・・外部ベース、７４・・
・５ｉｎ２膜、 ７５・・・多結晶シリコン、 ８０・・・電極、　　　　　８４・・・エミッタ。 第１（Ｃ）図 第１（Ｄ）図 第１（Ｅ）図 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 １、ベース引出し電極と内部ベースおよびエミッタが１
   枚のマスクで自己整合的に形成されるバイポーラトラン
   ジスタの製造法において、 単結晶シリコン層上にノンドープ多結晶シリコン層を形
   成し、多結晶シリコン層中へ不純物をイオン注入して、
   不純物の濃度が表面では高く界面では低い濃度勾配を該
   多結晶シリコン層内に作りかつ前記単結晶シリコン層と
   の界面における不純物濃度が１０＾１＾８ｃｍ＾−＾３
   以下であるようにし、続いて前記多結晶シリコン層の少
   なくとも一部を除去して前記単結晶層を表出させること
   を特徴とする半導体装置の製造法。