JPH02246338A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明は、半導体装置に係り、詳しくは特に、高速化を
実現することができる半導体装置に関する。

近年のコンピュータによる高速演算処理の要求に伴い、
特に高周波域で高速動作させることができる半導体装置
の開発が望まれている。本発明は、このような要求に応
えるために高速・高機能のバイポーラトランジスタに適
用することができる半導体装置に関する。

〔従来の技術〕

第３図は従来の半導体装置の構造を示す断面図である。

この図において、３１は例えばＳｉからなる基板、３２
は例えばＳｉＯ□からなるフィールド酸化膜、３３は外
部ベース拡散層、３４は内部ベース拡散層、３５はエミ
ッタ拡散層、３６はポリシリコン膜、３７は例えば５ｉ
Ｏｔからなる絶縁膜、３８ａ、３８ｂは開口部、３９は
例えば５ｉＯｔからなり開口部３８ａ側壁に形成された
絶縁膜、４０はベースコンタクトホール、４１はポリシ
リコン膜、４２は例えばＡｌからなるエミッタ電極、４
３は例えばＡｌからなるベース電極、４４は例えばＳｉ
ｎ！からなる絶縁膜である。

第３図に示す半導体装置の製造プロセスとしてはＥ　Ｓ
　Ｐ　Ｅ　Ｒ（ＲｍｉＬｔｅｒ−ｂａｓｅ　Ｓｅｌｆ−
ａｌｉｇｎｅｄ　ｗｉｔｈＰｏｌｙｓｉｉｉｃｏｎ　Ｅ
ｌｅｃｔｒｏｄｅＳａｎｄ　Ｒｅｇｉｓｔｏｒｓ）プロ
セスと例えば特公昭６０−８１８６２号公報に記載され
ているいわゆるＳ　Ｓ　Ｔ　（Ｓｕｐｅｒ　Ｓｅｌｆ−
ａｌｉｇｎｅｄｔｅｃｈｎｏｌｏｇｙ）プロセスが挙げ
られ知られている。

ここで、外部ベース拡散Ｎ３３、内部ベース拡散層３４
およびエミッタ拡散Ｎ３５に着目して従来の半導体装置
について説明する。

外部ベース拡散層３３は導電型が例えばｎ型の基板３１
内にエミッタ拡散７１３５の両側の、予め基板３１の導
電型とは反対導電型の例えばｐ型の不純物が導入されて
いるポリシリコン膜３６より不純物拡散が行われて形成
されており、内部ベース拡散層３４は絶縁膜３７及びポ
リシリコン膜３６を順次エツチング除去されて開口した
開口部３８ａ内の基板３工に基板３１とは反対導電型の
例えばｐ型の不純物拡散が行われて形成されており、エ
ミッタ拡散Ｎ３５は開口部３８側壁に絶縁膜３９を形成
し、この絶縁膜３９に形成された開口部３８ｂ内の基板
３１に基板３１の導電型と同じ導電型の例えばｎ型の不
純物拡散が行われて形成されている。

すなわち、従来の半導体装置では、内部ベース拡散Ｍ３
４とエミッタ拡散層３５、および内部ベース拡散ＪＷ３
４と外部ベース拡散層３３とがセルフ１ラインで形成で
きるため位置合わせ余裕を見込む必要がなく、その結果
、ベース及びエミッタ拡散を小さくできるのでコレクタ
・ベース間の寄生容量及びエミッタ・ベース間の寄生容
量を小さくできるという利点がある。また、ポリシリコ
ン膜３６を介して外部ベース拡散Ｍ３３とコンタクトす
るようにベース電極４３をセルフ１ラインにより形成で
きる。

このため、エミッタ電極４２の大部分の面積を内部ベー
ス拡散層３４に隣接する外部ベース拡散層３３より絶縁
膜３９上に有するポリシリコン膜４１より引き出すよう
にしており、エミッタ拡散層３５と外部ベース拡散層３
３を接近させて形成できるためベース寄生抵抗を低減で
きるという利点がある。したがって、高速化に有利な構
造になっている。

Ｃ発明が解決しようとする課題〕 しかしながら、このような第３図に示す従来の半導体装
置にあっては、更に厳しい特に高周波域での高速化の要
求に対し、高速化できないという問題があった。

これは、２つの外部ベース拡散Ｍ３３および１つの内部
ベース拡散層３４と基板３１との間に３つの寄生容量が
フィールド酸化膜３２間の基板３１に全体的に生じてお
り、ベース・コレクタ間の寄生容量が大きく、また、ベ
ースに寄生する抵抗が大きいことによるものと考えられ
る。

そこで本発明は、ベース・コレクタ間の寄生容量及びベ
ースに寄生する抵抗を低減することができ、高速化を実
現することができる半導体装置を提供することを目的と
している。

〔課題を解決するための手段〕

本発明による半導体装置は上記目的達成のため、半導体
層上に２分割して形成され、第１の開口部を有する導電
層と、該第１の開口部の側壁に形成された絶縁膜と、２
分割された該導電層のどちらか一方の導電層下の該半導
体層に設けられた反対導電型の内部ベース拡散層と、該
第１の開口部下の該半導体層に設けられ、該内部ベース
拡散層に電気的に接続される高濃度の反対導電型の外部
ベース拡散層と、該内部ベース拡散層内に設けられた一
導電型のエミッタ拡散層とを有するものである。

〔作用〕

本発明は、半導体層上に導電層が第１の開口部を有する
ように２分割されて形成され、第１の開口部側壁に絶縁
膜が形成され、２分割された感電層のどちらか一方の導
電層下の半導体層に反対導電型の内部ベース拡散層が形
成され、第１の開口部下の半導体層に内部ベース拡散層
と電気的に接続される高濃度の反対導電型の外部ベース
拡散層が形成され、内部ベース拡散層内に一導電型エミ
ッタ拡散層が形成されて構成される。

したがって、第１図に示すように、第３図に示す従来の
ものよりもベース面積を小さくすることができるように
なり、ベース・コレクタ間の寄生容置、ベース・エミソ
ク間の寄生容ヱ及びベースに寄生する抵抗を小さくする
ことができるようになり、高速化を実現することができ
るようになる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１図及び第２図は本発明に係る半導体装置の一実施例
を説明する図であり、第１図は一実施例の構造を示す断
面図、第２図（ａ）〜（ｒ）は一実施例の製造方法を説
明する図である。なお、第２図（ｂ）　〜（ｒ）は第２
図（ａ）に示すＸ部分の図である。

これらの図において、１は例えばＳｉからなり例えばｐ
型の基板、２は例えばｎ゛型の埋め込み拡散層、３は例
えばＳｉからなり例えばｎ−型の半導体層、４は例えば
Ｓｉｎ、からなるフィールド酸化膜、５はトレンチ溝、
６は例えばＳ　ｉ　Ｏｔからなる絶縁膜、７はポリシリ
コン膜、８は例えばＳ　ｉ　Ｏｚからなる絶縁膜、９は
コレクタ拡散層、１０．１０ａ、１０ｂはポリシリコン
膜、１１は例えば５ｉ０２からなる絶縁膜、１２は例え
ばＳｉｎ、からなる絶縁膜、１３は第１の開口部、１４
は例えばＳｔＯ□からなる絶縁膜、１５は第２の開口部
、１６はポリシリコン膜、１７は絶縁膜、１８はポリシ
リコン膜、１９は外部ベース拡散層、２０は外部ベース
拡散層１９と電気的に接続されている内部ベース拡散層
、２１は内部ベース拡散層２０内に形成されているエミ
・ツタ拡散層、２２はエミッタコンタクトホール、２３
はベース電極、２４はエミッタ電極である。

次に、その製造方法について説明する。

まず、第２図（ａ）に示すように、例えばｐ型（ｎ型で
もよい）の基板１内に基板１とは反対導電型の例えばｎ
型の不純物拡散を行って埋め込み拡散Ｎ２を形成し、エ
ピタキシャル成長法により全面にＳｉを堆積して例えば
ｎ−型の半導体層３を形成した後、例えばＣＶＤ法によ
り全面にＳｉ、Ｎ４を堆積してＳｉ、Ｎ、膜を形成する
。次いで、Ｓｉ、Ｎ、膜をバターニングし、ＬＯＧＯ３
酸化法によりバターニングされたＳｉ、Ｎ、膜をマスク
として半導体層３を選択的に酸化してフィールド酸化膜
４を形成する。フィールド酸化膜４の形成は例えば半導
体Ｎ３に浅い溝の段差を形成し、溝内にＳｉＯ□等の絶
縁膜を埋め込むような方法であってもよい。次いで、ア
イソレーション領域の形成を行う。このアイソレーショ
ン領域の形成方法はｐ／ｎ接合分離を形成する方法であ
ってもよいし、トレンチ１ＪＩ（０１ともいう）誘電体
分離を形成する方法であってもよい。トレンチ溝誘電体
分離を形成する方法を例にとって説明すると、例えばＣ
ＶＤ法により全面にＳｉ、Ｎ、膜を堆積して膜厚が例え
ば約１０００人の５ｉｉＮ、膜を形成し、例えばＣＶＤ
法によりＰＳＧを堆積して膜厚が例えば約５０００人の
エツチング保護材としてのＰＳＧ膜を形成した後、レジ
ストマスクによりＰＳＧ膜、Ｓｔ、Ｎ４膜、フィールド
酸化膜４、半導体層３、埋め込み拡散層２及び基板１を
順次エツチングしてトレンチ溝５を形成する。次いで、
残ったＰＳＧ膜は例えばＨＦによるウェットエツチング
により除去し、例えば熱酸化法により膜厚が例えば約３
０００人の絶縁膜６を形成した後、例えばＣＶＤ法によ
りトレンチ溝５内を埋め込むようにポリＳｉを堆積して
膜厚が例えば約１μｍのポリシリコン膜７を形成する０
次いで、例えばポリッシングを行ってトレンチ溝５内部
以外のポリシリコン膜７を除去する。なお、ここではＳ
ｉ３Ｎ４膜はポリシリコン膜７のポリッシングの際のマ
スクとして機能している０次いで、例えば熱酸化法によ
りトレンチ溝５内に埋め込まれたポリシリコン膜７上部
の部分を酸化して絶縁ＷＪ、８を形成する。なお、ここ
ではポリシリコン膜７が露出されている部分以外はＳｉ
３Ｎ４膜で覆われているので酸化されない０次いで、コ
レクタとなる部分に基板ｌとは反対導電型の例えばｎ゛
型の不純物を導入し、熱処理を行って埋め込み拡散層２
に達するようにコレクタ拡散層９を形成した後、例えば
リン酸ボイルによるウェットエツチングによりＳｉ、Ｎ
４膜を除去する。

次に、第２図（ｂ）に示すように、例えばＣＶＤ法によ
り全面にポリＳｆを堆積して膜厚が例えば約３０００人
のポリシリコン膜１０を形成した後、ポリシリコン膜１
０の電極となる部分以外の部分を絶縁化して絶縁膜１１
を形成する。絶縁膜１１は具体的には、ポリシリコン膜
１０の電極となる部分以外の部分をエツチングにより除
去してから例えばＣＶＤ法により例えばＳｆＯ，等を堆
積して形成する方法であってもよいし、例えばＬＯＣＯ
Ｓ法によりポリシリコン膜１０の電極となる部分以外の
部分を熱酸化して形成する方法であってもよい。次いで
、例えばＣＶＤ法によりポリシリコン膜１０及び絶縁膜
厚１上に膜厚が例えば約３０００人の絶縁膜１２を形成
した後、第２図（ｄ）に示すように、例えばＲＩＥ法に
より絶縁膜１２及びポリシリコン膜１０を選択的にエツ
チングして第１の開口部１３を形成する。この第１の開
口部１３の形成によって、ポリシリコン膜ｌＯはポリシ
リコン膜１０ａ及びポリシリコン膜１０ｂというように
独立する２つの領域に２分割される。また同時に、この
第１の開口部１３によりフィールド酸化膜４により画定
された能動素子領域も２分割されることになる。次いで
、第２図（ｄ）の平面図である第２図（Ｃ）に示すよう
に、エツチングされてポリシリコン膜１０ａとポリシリ
コン膜１０ｂに分離した後、このどちらか一方の部分、
例えばポリシリコン膜１０ａの部分のみにレジストマス
クを形成し、このレジストマスクをマスクとしてポリシ
リコン膜１０ｂにイオン注入する。

ここでのイオン注入は７１ｉ１の導電型とは反対導電型
の例えばｎ型の２種のイオンを用いて行われる。２種の
イオンを用いるイオン注入は、２重拡散にてエミッタ拡
散層２１と内部ベース拡散［２０を形成するために行わ
れるもので、例えばＢ゛とＡＳｏのように拡散係数の異
なる２種のイオン種を用いて行う方法であってもよいし
、基板１と同じ導電型の例えばｐ型の不純物をイオン注
入した後、アニール処理を行って先に不純物の拡散を進
めておいて、後に改めて基板３１と反対導電型の例えば
ｎ型の不純物をイオン注入してから不純物の拡散を行う
方法であってもよい。また、この不純物導入は絶縁膜１
２を形成する以前のポリシリコン膜１０の露出する工程
において、将来的にポリシリコン膜１０ｂとなる領域の
みにレジストマスクを用いイオン注入を行ってもよい。

次いで、第２図（ｄ）に示すように、例えば熱酸化法に
より第１の開口部１３内にイオン注入のための絶縁膜１
４を形成した後、後に形成される外部ベース拡散層１９
とエミッタ拡散層２１の高濃度領域が直接接して寄生容
量が大きくなることがないように外部ベース拡散層１９
とエミッタ拡散層２１間に低濃度のベース領域を形成す
るために不純物が例えばＢ９のイオン注入を行う。ここ
でのイオン注入条件は例えば３５ＫｅＶ　３　Ｘｌ０１
３個／　Ｃ＋ａである。なお、このイオン注入は必ずし
も必要なものではなく、後に２重拡散により形成される
内部ベース拡散層２０により外部ベース拡散層１９とエ
ミッタ拡散層２Ｉの高濃度領域が直接接触しないように
最適化されるのであればこのイオン注入は必要ではない
。

次に、第２図（６）に示すように、例えばＣＶＤ法によ
りＳｉｎ、を膜厚が例えば約２０００人で堆積し、ポリ
Ｓｔを膜厚が例えば約２０００人で堆積した後、例えば
ＲＩＥ法によりポリＳｉ及びＳ　ｉ　Ｏ！を異方性エツ
チングして半導体Ｎ３が露出される第２の開口部１５を
形成する。この時、第１の開口部１３側壁にポリシリコ
ン膜１６が残った絶縁膜１７が形成される。なお、ここ
でのポリシリコン膜１６の形成は必ずしも必要ではない
が、第１の開口部１３側壁に絶縁膜１７を形成し第２の
開口部１５を形成する異方性エツチングの際、絶縁膜１
７をエツチングすることなく安定に形成するためと、第
２の開口部１５部分を小さく形成して外部ベース拡散ｊ
Ｗ１９を小さく形成してベース・コレツク間の寄生容量
を極力減らすために行っている。

次に、第２図（１）に示すように、例えばＣＶＤ法によ
り第２の開口部１５内を覆うように全面にポリＳｉを堆
積して膜厚を例えば１０００人で堆積し、例えばＲＩＥ
法によりポリＳ１をバターニングしてポリシリコンｌｌ
”＊１８を形成した後、例えば不純物がＢ゛のイオン注
入をポリシリコン膜１８に行う。

ここでのイオン注入条件は例えば３５ＫｅＶ　ｌ　ｘｌ
Ｑｌ’個／ｃａ！である。なお、ポリシリコン膜１８は
必ずしも必要ではないが、ポリシリコン膜１８は狭い空
間の領域でのまわり込みが良いので狭い空間の第２の開
口部１５の領域まで入り込ませることにより、この後形
成する例えばへ！等の電極形成を容易にするという利点
がある。／ｌ電極のみの形成の場合は、狭い空間の領域
にＡｌが入り難＜Ｕｒ線し易いという問題が生じるので
あるが、このような問題は生じ難くなるのである。また
、ＡｌとＳｔは反応し易く共晶合金を形成するが、場合
によっ°Ｃはこの共晶合金反応がエミッタ拡散層２１の
領域にまで進行し、エミッタ・ベースショートにつなが
る可能性がある。Ａβ電極とＳｉ半導体層との間にポリ
シリコンがある場合、共晶合金反応はこのポリシリコン
とＡｌとの間で行われるためバルクに達して障害になる
ことはなくなる。次いで、熱処理を行ってポリシリコン
膜１０ｂからの２重拡散により内部ベース拡散層２０及
びエミッタ拡散層２１を形成するとともに、予めイオン
注入された不純物の活性化及びポリシリコン膜１８から
の不純物の拡散を行って２重拡散により内部ベース拡散
層２０と電気的にコンタクトするように外部ベース拡散
層１９を形成する。なお、ポリシリコン膜１０ａ、１０
ｂにおいて不純物は片側のポリシリコンｂ１ｇｂのみに
しか入っていないので、内部ベース拡散層２０及びエミ
ッタ拡散ＪＷ２１はポリシリコン１１２１０　ｂとバル
クＳｉの半導体Ｍ３とが接する片側にしか形成されない
。

そして、例えばＲＩＥ法により絶縁［１２をエツチング
してエミッタコンタクトホール２２、コレクタコンタク
トホール（図示せず）を形成した後、ベース電極２３、
エミッタ電極２４、コレクタ電極を形成することにより
第１図に示すような構造の半導体装置が完成する。

すなわち、上記実施例では、第１図に示すように、半導
体層３上にポリシリコン＆！１０を第１の開口部１３を
有するようにポリシリコン膜１０ａ、１０ｂというよう
に２分Ｉ１１して形成し、第１の開口部１３側壁に絶縁
膜１７を形成し、絶縁膜１４に半導体層３が露出される
第２の開口部１５を形成し、第１の開口部１３下の半導
体Ｎ３に外部ベース拡散層１９を形成し、２分割された
ポリシリコン１ＩＷｉｏ　ａ　、　１０　ｂ’のうちポ
リシリコン膜１０ｂ下の半導体層３に外部ベース拡散Ｊ
ｆｆｌ１９と電気的に接・続するように内部ベース拡散
層２０を形成し、内部ベース拡散層２０内にエミッタ拡
散Ｍ２１を形成するように構成したので、第３図に示す
従来のものよりもベース面積を小さくすることができ、
ベース・コレクタ間容置、ベース・エミッタ間の寄生容
量及びベースに寄生する抵抗を小さくすることができ、
高速化を実現することができる。

具体的には、第３図に示す従来のものでは２つの外部ベ
ース拡散層３３及び１つの内部ベース拡散層３４と基板
３１との間に３つの寄生容量がフィールド酸化膜４間の
基板３１に全体的に生じているのに対し、本発明の第１
図に示すものでは１つの外部ベース拡散Ｎ１９及び１つ
の内部ベース拡散層２０と半導体層３との間に２つの寄
生容量しか生じていない。即ち、不純物を導入しなかっ
たポリシリコン膜１０ａ下の半導体Ｎ３に従来形成して
いた外部ベース拡散層３３を形成しないようにしたので
ある。

したがって、ベース・コレクタ間容量及びベースに寄生
する抵抗を小さくすることができ、高速化を実現するこ
とができるのである。なお、エミッタ拡散１１２１をポ
リシリコン膜１０ｂ下の第２のベース拡散層２０内に形
成するようにしたので、エミッタ抵抗が従来のものより
も高くなるが、エミッタ抵抗はある程度高くなっても高
速化にはほとんど影響しない。

更に具体的に説明する。

まず、従来エミツタとして用いていた中央の開口部分を
ベースの引き出し電極部として用い、また逆に従来ベー
スの引き出し用であったポリＳｌ電極をエミッタ用の引
き出し電極として用いることによってベース抵抗を低減
している。また、従来ベースの引き出しとなっていたポ
リＳｉから、Ｎ型とＰ型の２重拡散を行って、内部ベー
ス拡散Ｊｉ２０及びエミッタ拡散ＪＥｉ２１を形成して
ベースとエミッタのシャローを達成している。また、従
来ベースの引き出しになっていたポリ３ｉを２分割する
ように形成し、片側のポリシリコン膜１０ｂ下に内部ベ
ース拡散層２０およびエミッタ拡散層２１を形成し、１
つの外部ベース拡散層１９を形成することでベース面積
の低減を達成している。

第３図に示す従来のものと比べ本発明の上記実施例のも
のはベース面積が約２／３になっている。

しかも削減されたベース面積の１／３は、外部ベース拡
散層１９の部分で有り、この部分の不純物濃度は内部ベ
ース拡散層２０と比べ１けた〜３けた濃度が高いのでベ
ース・コレクタ間の寄生容量も大きく、この部分を削減
したことによる効果は面積の削減以上に大きなものとな
っている。

一方、ベースの引き出しは従来の距離の長い不純物がド
ープされたポリＳｉによる引き出しに替わってメタルに
より直接引き出すか、あるいは極く薄いドープされたポ
リＳｉを介してメタルにより引き出すことができるので
、ベースの引き出し抵抗を１／１０−１／２０にａＭす
ることが可能である。ただし、その替わりとして外部ベ
ースの引き出しが従来の両側から片側に変更になったこ
とにより、エミッタ拡散層２１と外部ベース拡散［１９
の間に存在する内部ベース拡散層２０に寄生する抵抗が
約４倍に増える。しかし元々この部分はセルファライン
で形成されている部分であり距離が短いので抵抗も小さ
く、全体としてのベース抵抗の内に占める割合がわずか
である。したがって、外部ベースの引き出しが片側にな
ったことによって、抵抗が増大するマイナス面よりも引
き出しするためのポリＳｉの長さが短くなったことによ
り抵抗が下がるプラス面の効果の方が大きく、ベース引
き出し抵抗は下がる。

また、ベースのポリＳｊによる引き出しが短くなった替
わりにエミッタは距離の長いポリＳｉによる引き出しと
なりエミッタに寄生する寄生抵抗が増える。しかし、ト
ランジスタの高速動作という点から見ると重要なのはむ
しろベース抵抗の低減であり、エミッタに寄生する抵抗
の増大はそれほどトランジスターの高速化と関係しない
。この理由は簡単に言えば次の通りである。

“ベース〜エミンタの入力側”および“コレフタルエミ
ッタの出力側”のそれぞれの信号の遅延が各々入力側お
よび出力側に寄生ずる抵抗とキャパシター容置の積を時
定数とする充放電の時間によって決まる。入力側を流れ
る電流は出力側を流れる電流と比べ１　／ｈＦＥ倍であ
り、これは通常ｌ／１００程度である。このため、入力
側は充放電時間に対し時定数つまり寄生容量および寄生
抵抗の影響を大きく受ける。これに対し、出力側は電流
量が大きいので元々充放電に要する時間は短く、時定数
つまり寄生容■および寄生抵抗の影響を受けにくい。

以上の理由によりエミッタ抵抗を少々増大させてもベー
ス抵抗の低減を図った方がトランジスターの高速動作に
は有利となる。したがって、高速化が可能になるのであ
る。

また、内部ベース及びエミッタはポリＳ１からの２重拡
散により形成されるため、ベース、エミツタはシャロー
に形成できるため電子のベース間の走行時間を短縮でき
高速化できるという利点もある。

なお、本発明においては、５ＳＴ（特公昭６０８１８６
２号公報）等のプロセスにおいても、第２図（ｄ）に至
るまでのポリシリコン膜１０と半導体Ｎ３の接する部分
の形成方法が違うだけであるので適用できることは言う
までもないことである。

〔発明の効果〕

本発明によれば、主にベース・コレクタ間容量、ベース
・エミッタ間の容量及びベースに寄生する抵抗を低減す
ることができ、またベースのシャロー化により電子のベ
ース走行時間を短縮でき、高速化を実現することができ
るという効果がある。

第１図は一実施例の構造を示す断面図、第２図は一実施
例の製造方法を説明する図、第３図は従来例の構造を示
す断面図である。

１・・・・・・基板、 ３・・・・・・半導体層、 １０ａ、１０ｂ・・・・・・ポリシリコン膜、１３・・
・・・・第１の開口部、 １７・・・・・・絶縁膜、 １９・・・・・・外部ベース拡散層、 ２０・・・・・・内部ベース拡散層、 ２１・・・・・・エミッタ拡散層。

【図面の簡単な説明】

第１図及び第２図は本発明に係る半導体装置の一実施例
を説明する図であり、

Claims (1)

1. 【特許請求の範囲】 半導体層上に２分割して形成され、第１の開口部を有す
   る導電層と、 該第１の開口部の側壁に形成された絶縁膜と、２分割さ
   れた該導電層のどちらか一方の導電層下の該半導体層に
   設けられた反対導電型の内部ベース拡散層と、 該第１の開口部下の該半導体層に設けられ、該内部ベー
   ス拡散層に電気的に接続される高濃度の反対導電型の外
   部ベース拡散層と、 該内部ベース拡散層内に設けられた一導電型のエミッタ
   拡散層とを有することを特徴とする半導体装置。