JP2000012555A - ラテラルバイポーラトランジスタ - Google Patents
ラテラルバイポーラトランジスタInfo
- Publication number
- JP2000012555A JP2000012555A JP17164398A JP17164398A JP2000012555A JP 2000012555 A JP2000012555 A JP 2000012555A JP 17164398 A JP17164398 A JP 17164398A JP 17164398 A JP17164398 A JP 17164398A JP 2000012555 A JP2000012555 A JP 2000012555A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- collector
- extraction electrode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ラテラルバイポーラ素子において、コレクタ
抵抗の増大、およびベース広がり効果を抑制し、高周波
特性を改善する。 【解決手段】 ＳＯＩ外部ベース領域と接するコレクタ
領域の不純物濃度を、コレクタ電流が流れるコレクタの
中心部より高く設定する。本発明によれば、ベースから
コレクタ領域に広がる空乏層幅が狭まり、その結果、コ
レクタ電流の経路が広がり、コレクタ抵抗は低下、さら
に、ベース広がり効果が抑制される。その結果、高周波
特性（ｆT ）が改善される。
抵抗の増大、およびベース広がり効果を抑制し、高周波
特性を改善する。 【解決手段】 ＳＯＩ外部ベース領域と接するコレクタ
領域の不純物濃度を、コレクタ電流が流れるコレクタの
中心部より高く設定する。本発明によれば、ベースから
コレクタ領域に広がる空乏層幅が狭まり、その結果、コ
レクタ電流の経路が広がり、コレクタ抵抗は低下、さら
に、ベース広がり効果が抑制される。その結果、高周波
特性（ｆT ）が改善される。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタの高性能化に関し、より詳しくはＳＯＩ（Ｓｉｌ
ｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）膜に形成された
ラテラルバイポーラトランジスタの高性能化に関する。
ジスタの高性能化に関し、より詳しくはＳＯＩ（Ｓｉｌ
ｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）膜に形成された
ラテラルバイポーラトランジスタの高性能化に関する。
【０００２】
【従来の技術】ラテラルバイポーラトランジスタは、電
極間の寄生容量を低減でき、かつベース抵抗を低減でき
るため、回路の高周波特性を決める最大発振周波数（ｆ
max ）を増大できる可能性がある。
極間の寄生容量を低減でき、かつベース抵抗を低減でき
るため、回路の高周波特性を決める最大発振周波数（ｆ
max ）を増大できる可能性がある。
【０００３】図１４，１５は、本発明者らが特願平１０
−６５９０４号で提案しているバイポーラトランジスタ
の主要部の概略構成を示す平面図である。また、図１６
は、本発明者らが、米国特許明細書第５，１００，８１
０号、特開平４−９３０３２号で提案したもので、第１
及び第２ベース引き出し電極領域１０５，１０６をベー
ス領域１０２の真上から取り出す構造を示している。い
ずれもコレクタ領域１０３（Ｎ）と第１のベース引き出
し電極領域１０５（Ｐ- ）とが境界を接しており、特
に、図１６においては、第２ベース引き出し電極領域１
０６（Ｐ+ ）がベース領域１０２のすぐ真上に形成され
ているために、ベース抵抗が低く、高周波特性に優れて
いる。
−６５９０４号で提案しているバイポーラトランジスタ
の主要部の概略構成を示す平面図である。また、図１６
は、本発明者らが、米国特許明細書第５，１００，８１
０号、特開平４−９３０３２号で提案したもので、第１
及び第２ベース引き出し電極領域１０５，１０６をベー
ス領域１０２の真上から取り出す構造を示している。い
ずれもコレクタ領域１０３（Ｎ）と第１のベース引き出
し電極領域１０５（Ｐ- ）とが境界を接しており、特
に、図１６においては、第２ベース引き出し電極領域１
０６（Ｐ+ ）がベース領域１０２のすぐ真上に形成され
ているために、ベース抵抗が低く、高周波特性に優れて
いる。
【０００４】しかし、これらの構造をシミュレーション
解析あるいは、試作などで詳細に検討した結果、以下に
述べるように、通常のバルク素子に形成する縦形バイポ
ーラ素子に比べて、コレクタ抵抗が大きく、またキャリ
ア高注入領域ではいわゆるベース広がり効果が起きやす
く、その結果、高周波特性の重要な指標であるいわゆる
遮断周波数ｆT が期待ほど上がらない事が明らかになっ
た。その理由は、コレクタ抵抗が大きいために、コレク
タ抵抗とコレクタ容量との積で形成されるＣＲ遅延が生
じることとベース広がり効果により、ベース走行時間が
増大するためである。図１５，１６にその様子を詳しく
示す。
解析あるいは、試作などで詳細に検討した結果、以下に
述べるように、通常のバルク素子に形成する縦形バイポ
ーラ素子に比べて、コレクタ抵抗が大きく、またキャリ
ア高注入領域ではいわゆるベース広がり効果が起きやす
く、その結果、高周波特性の重要な指標であるいわゆる
遮断周波数ｆT が期待ほど上がらない事が明らかになっ
た。その理由は、コレクタ抵抗が大きいために、コレク
タ抵抗とコレクタ容量との積で形成されるＣＲ遅延が生
じることとベース広がり効果により、ベース走行時間が
増大するためである。図１５，１６にその様子を詳しく
示す。
【０００５】図１５、１６のラテラルバイポーラトラン
ジスタでは、第１のベース引き出し電極領域１０５とコ
レクタ領域１０３が接しているために、ベース電位の影
響で、Ｎ型のコレクタ領域１０３に空乏層１１０が伸
び、その結果、ベース領域１０２からコレクタ領域１０
３に注入されたキャリアの走行経路は著しく狭まる（図
１５、図１６の矢印）。この結果、コレクタ抵抗が増大
し、さらに、高注入領域になると、ベース領域１０２に
おいて電流が集中し、ベース領域１０２の多数キャリア
濃度が増大し、結果的に、ベース領域１０２のコレクタ
方向の幅（ベース幅）を増大させ、ベース走行時間を増
大させてしまう。
ジスタでは、第１のベース引き出し電極領域１０５とコ
レクタ領域１０３が接しているために、ベース電位の影
響で、Ｎ型のコレクタ領域１０３に空乏層１１０が伸
び、その結果、ベース領域１０２からコレクタ領域１０
３に注入されたキャリアの走行経路は著しく狭まる（図
１５、図１６の矢印）。この結果、コレクタ抵抗が増大
し、さらに、高注入領域になると、ベース領域１０２に
おいて電流が集中し、ベース領域１０２の多数キャリア
濃度が増大し、結果的に、ベース領域１０２のコレクタ
方向の幅（ベース幅）を増大させ、ベース走行時間を増
大させてしまう。
【０００６】これを解決する手法としてはエミッタ幅
（Ｗe ）を広くする事が考えられる。しかし、特に図１
５のタイプの素子では、ベース抵抗の著しい増大を招
き、好ましくない。
（Ｗe ）を広くする事が考えられる。しかし、特に図１
５のタイプの素子では、ベース抵抗の著しい増大を招
き、好ましくない。
【０００７】次に考えられるのは、コレクタの不純物濃
度を増大することである。しかし、均一に増大すると、
コレクタ耐圧、特にベース・コレクタ間の逆方向耐圧が
著しく低下するのでこれも実用的解決とは言えない。
度を増大することである。しかし、均一に増大すると、
コレクタ耐圧、特にベース・コレクタ間の逆方向耐圧が
著しく低下するのでこれも実用的解決とは言えない。
【０００８】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、その目的は、ＳＯＩ膜に形成され
たラテラルバイポーラ素子において、ベース抵抗を増大
させることなく、さらにコレクタ耐圧を減少させること
なく、コレクタ抵抗を低減し、かつベース広がり効果を
抑制し、その本来の高周波特性を引き出すことにある。
鑑みなされたもので、その目的は、ＳＯＩ膜に形成され
たラテラルバイポーラ素子において、ベース抵抗を増大
させることなく、さらにコレクタ耐圧を減少させること
なく、コレクタ抵抗を低減し、かつベース広がり効果を
抑制し、その本来の高周波特性を引き出すことにある。
【０００９】
【課題を解決するための手段】第１の発明は、絶縁体層
と、この絶縁体層上に形成された半導体層と、この半導
体層に形成された第１の導電型を有するエミッタ領域
と、前記半導体層に形成され、前記エミッタ領域に隣接
し、第２の導電型を有するベース領域と、前記半導体層
に形成され、前記ベース領域に隣接し、第１の導電型を
有するコレクタ領域と、前記ベース領域及び前記コレク
タ領域に接するように形成され、第２の導電型を有する
ベース引き出し電極領域と、を具備し、前記コレクタ領
域の内、前記ベース引き出し電極領域と接する部分の不
純物濃度が高くされたことを特徴とするラテラルバイポ
ーラトランジスタである。
と、この絶縁体層上に形成された半導体層と、この半導
体層に形成された第１の導電型を有するエミッタ領域
と、前記半導体層に形成され、前記エミッタ領域に隣接
し、第２の導電型を有するベース領域と、前記半導体層
に形成され、前記ベース領域に隣接し、第１の導電型を
有するコレクタ領域と、前記ベース領域及び前記コレク
タ領域に接するように形成され、第２の導電型を有する
ベース引き出し電極領域と、を具備し、前記コレクタ領
域の内、前記ベース引き出し電極領域と接する部分の不
純物濃度が高くされたことを特徴とするラテラルバイポ
ーラトランジスタである。
【００１０】第１の発明の作用・効果は、第１のベース
引き出し電極領域と境界を接するコレクタ領域の部分の
不純物濃度を比較的高く設定する事により、第１のベー
ス引き出し電極領域方向から伸びる空乏層を効果的に抑
制し、コレクタ電流の経路を狭めることなく素子を動作
させる事ができ、コレクタ抵抗を下げ、かつベース広が
り効果を抑制することである。この結果、高周波特性が
改善する。さらに、コレクタ領域の一部しか不純物濃度
を高くしていないので、コレクタ耐圧の減少は最小に抑
える事ができる。さらに、本発明は、エミッタ幅を広げ
ることなくコレクタ抵抗を下げられるので、ベース抵抗
の増大を招く事もない。
引き出し電極領域と境界を接するコレクタ領域の部分の
不純物濃度を比較的高く設定する事により、第１のベー
ス引き出し電極領域方向から伸びる空乏層を効果的に抑
制し、コレクタ電流の経路を狭めることなく素子を動作
させる事ができ、コレクタ抵抗を下げ、かつベース広が
り効果を抑制することである。この結果、高周波特性が
改善する。さらに、コレクタ領域の一部しか不純物濃度
を高くしていないので、コレクタ耐圧の減少は最小に抑
える事ができる。さらに、本発明は、エミッタ幅を広げ
ることなくコレクタ抵抗を下げられるので、ベース抵抗
の増大を招く事もない。
【００１１】第２の発明は、絶縁体層と、この絶縁体層
上に形成された半導体層と、この半導体層に形成された
第１の導電型を有するエミッタ領域と、前記半導体層に
形成され、前記エミッタ領域に隣接し、第２の導電型を
有するベース領域と、前記半導体層に形成され、前記ベ
ース領域に隣接し、第１の導電型を有するコレクタ領域
と、前記ベース領域及び前記コレクタ領域に接するよう
に形成され、第２の導電型を有するベース引き出し電極
領域と、を具備し、このベース引き出し電極領域の内、
前記コレクタ領域と接する部分の不純物濃度が低くされ
たことを特徴とするラテラルバイポーラトランジスタで
ある。
上に形成された半導体層と、この半導体層に形成された
第１の導電型を有するエミッタ領域と、前記半導体層に
形成され、前記エミッタ領域に隣接し、第２の導電型を
有するベース領域と、前記半導体層に形成され、前記ベ
ース領域に隣接し、第１の導電型を有するコレクタ領域
と、前記ベース領域及び前記コレクタ領域に接するよう
に形成され、第２の導電型を有するベース引き出し電極
領域と、を具備し、このベース引き出し電極領域の内、
前記コレクタ領域と接する部分の不純物濃度が低くされ
たことを特徴とするラテラルバイポーラトランジスタで
ある。
【００１２】第２の発明の作用・効果は、第１のベース
引き出し電極領域と接するコレクタ領域の不純物濃度が
前記第１のベース引き出し電極領域より高いので、空乏
層は第１のベース引き出し電極領域側に延び、コレクタ
電流の経路がベース電圧により狭まることを効果的に防
ぐことである。
引き出し電極領域と接するコレクタ領域の不純物濃度が
前記第１のベース引き出し電極領域より高いので、空乏
層は第１のベース引き出し電極領域側に延び、コレクタ
電流の経路がベース電圧により狭まることを効果的に防
ぐことである。
【００１３】
【発明の実施の形態】以下に、本発明の実施形態を図面
を参照しながら詳細に説明する。図１は、本発明の第１
の実施形態に係る厚さ１５０ｎｍの単結晶シリコン膜に
形成されたラテラルバイポーラトランジスタの主要部の
概略構成を説明するための平面図である。１０１はドナ
ー型不純物である砒素（Ａｓ）が１×１０20ｃｍ-3の濃
度で導入されたＮ型のエミッタ領域、１０２はコレクタ
方向の幅が１００ｎｍでアクセプタ型不純物、ボロン
（Ｂ）が２×１０18ｃｍ-3の濃度で導入されたＰ型のベ
ース領域、１０３ａはドナー型不純物、リン（Ｐ）が１
×１０17ｃｍ-3の濃度で導入されたＮ型の第１のコレク
タ領域、１０３ｂはドナー型不純物、リン（Ｐ）が３×
１０17ｃｍ-3の濃度で導入されたＮ型の第２のコレクタ
領域、１０４はドナー型不純物、砒素（Ａｓ）が１×１
０20ｃｍ-3の濃度で導入されたＮ型のコレクタ引き出し
電極領域、１０５はアクセプタ型不純物、ボロン（Ｂ）
が２×１０18ｃｍ-3の濃度で導入されたＰ型の第１のベ
ース引き出し電極領域、１０６は第１のベース引き出し
電極領域１０５を介して、ベース領域１０２に電位を与
えるために形成された第２のベース引き出し電極領域を
示す。第１のベース引き出し電極領域１０５は、例えば
レジストを用いた露光法によってその加工寸法が規定さ
れるため、そのコレクタ方向の幅はベース領域１０２の
幅より広くなる。従って、図１に示す様に、その一部に
てベース領域１０２と接しながら、他の領域では第２の
コレクタ領域１０３ｂと接する。
を参照しながら詳細に説明する。図１は、本発明の第１
の実施形態に係る厚さ１５０ｎｍの単結晶シリコン膜に
形成されたラテラルバイポーラトランジスタの主要部の
概略構成を説明するための平面図である。１０１はドナ
ー型不純物である砒素（Ａｓ）が１×１０20ｃｍ-3の濃
度で導入されたＮ型のエミッタ領域、１０２はコレクタ
方向の幅が１００ｎｍでアクセプタ型不純物、ボロン
（Ｂ）が２×１０18ｃｍ-3の濃度で導入されたＰ型のベ
ース領域、１０３ａはドナー型不純物、リン（Ｐ）が１
×１０17ｃｍ-3の濃度で導入されたＮ型の第１のコレク
タ領域、１０３ｂはドナー型不純物、リン（Ｐ）が３×
１０17ｃｍ-3の濃度で導入されたＮ型の第２のコレクタ
領域、１０４はドナー型不純物、砒素（Ａｓ）が１×１
０20ｃｍ-3の濃度で導入されたＮ型のコレクタ引き出し
電極領域、１０５はアクセプタ型不純物、ボロン（Ｂ）
が２×１０18ｃｍ-3の濃度で導入されたＰ型の第１のベ
ース引き出し電極領域、１０６は第１のベース引き出し
電極領域１０５を介して、ベース領域１０２に電位を与
えるために形成された第２のベース引き出し電極領域を
示す。第１のベース引き出し電極領域１０５は、例えば
レジストを用いた露光法によってその加工寸法が規定さ
れるため、そのコレクタ方向の幅はベース領域１０２の
幅より広くなる。従って、図１に示す様に、その一部に
てベース領域１０２と接しながら、他の領域では第２の
コレクタ領域１０３ｂと接する。
【００１４】図２は、図１のＡ―――Ａ’断面の不純物
濃度の分布を示すグラフ図である。ここで、従来例と
は、コレクタ領域の不純物濃度が１×１０17ｃｍ-3均一
の場合であり、第２のコレクタ領域１０３ｂがない場合
のことである。後述の製造方法で作成した素子のコレク
タ抵抗を測定したところ、従来例で２０ｋΩのものが、
６ｋΩまで低下した。また従来例のベース幅は１００ｎ
ｍ、ベース抵抗１ｋΩであり、本発明との変化はなかっ
た。さらに、ベース−コレクタ間の逆方向耐圧電圧は、
従来例では９Ｖ、本実施形態でも８Ｖあり、特に顕著な
低下は見られなかった。
濃度の分布を示すグラフ図である。ここで、従来例と
は、コレクタ領域の不純物濃度が１×１０17ｃｍ-3均一
の場合であり、第２のコレクタ領域１０３ｂがない場合
のことである。後述の製造方法で作成した素子のコレク
タ抵抗を測定したところ、従来例で２０ｋΩのものが、
６ｋΩまで低下した。また従来例のベース幅は１００ｎ
ｍ、ベース抵抗１ｋΩであり、本発明との変化はなかっ
た。さらに、ベース−コレクタ間の逆方向耐圧電圧は、
従来例では９Ｖ、本実施形態でも８Ｖあり、特に顕著な
低下は見られなかった。
【００１５】図３は、本実施形態のラテラルバイポーラ
トランジスタと従来例とのコレクタ電流−いわゆる遮断
周波数ｆT のグラフ図である。従来例に比べ、ｆT のピ
ーク付近で約５０％の改善が確認された。
トランジスタと従来例とのコレクタ電流−いわゆる遮断
周波数ｆT のグラフ図である。従来例に比べ、ｆT のピ
ーク付近で約５０％の改善が確認された。
【００１６】以下、図４〜図８を用いて、本発明の第１
の実施形態に係るラテラルバイポーラトランジスタの具
体的な製造工程を説明する。まず、図４に示すように、
２枚のシリコン（Ｓｉ）基板を張り合わせで作成した、
厚さ１５０ｎｍのシリコン膜１と、厚さ４００ｎｍの埋
め込み酸化膜２とを有するＳＯＩ基板の表面に、厚さ１
０ｎｍのシリコン酸化膜３を熱酸化によって形成し、そ
の後に、厚さ３０ｎｍのシリコン窒化膜４を堆積した。
次に、基板全面にリン（Ｐ）を加速電圧５０ｋｅＶ、ド
ーズ量１．５×１０12ｃｍ-2でイオン注入した。その
後、８５０℃でアニールする事により、前記シリコン膜
１には、１×１０17ｃｍ-3のほぼ均一な不純物濃度のＮ
型不純物領域が形成された。次に、全面にポリシリコン
を厚さ４００ｎｍで形成し、エミッタ領域１０１、ベー
ス領域１０２、コレクタ領域１０３に対応する第１のマ
スク５を周知のレジストパターニングとＲＩＥ（Ｒｅａ
ｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりで形成し
た。
の実施形態に係るラテラルバイポーラトランジスタの具
体的な製造工程を説明する。まず、図４に示すように、
２枚のシリコン（Ｓｉ）基板を張り合わせで作成した、
厚さ１５０ｎｍのシリコン膜１と、厚さ４００ｎｍの埋
め込み酸化膜２とを有するＳＯＩ基板の表面に、厚さ１
０ｎｍのシリコン酸化膜３を熱酸化によって形成し、そ
の後に、厚さ３０ｎｍのシリコン窒化膜４を堆積した。
次に、基板全面にリン（Ｐ）を加速電圧５０ｋｅＶ、ド
ーズ量１．５×１０12ｃｍ-2でイオン注入した。その
後、８５０℃でアニールする事により、前記シリコン膜
１には、１×１０17ｃｍ-3のほぼ均一な不純物濃度のＮ
型不純物領域が形成された。次に、全面にポリシリコン
を厚さ４００ｎｍで形成し、エミッタ領域１０１、ベー
ス領域１０２、コレクタ領域１０３に対応する第１のマ
スク５を周知のレジストパターニングとＲＩＥ（Ｒｅａ
ｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりで形成し
た。
【００１７】次に、第１のベース引き出し電極領域１０
５と接する第２のコレクタ領域１０３ｂを第１のマスク
５を用いて形成するために、リン（Ｐ）を、加速電圧５
０ｋｅＶ、ドーズ量３×１０12ｃｍ-2でイオン注入し
た。８５０℃、３０分のアニールにより、図５に示すよ
うに第1 のマスク５の周辺部にｎ- 領域が形成された。
次に、全面にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ
Ｄｅｐｏｓｉｔｉｏｎ）酸化膜２００ｎｍを堆積し、
全面にＲＩＥを施し、第１のマスク５の周辺に側壁酸化
膜１５０を形成した。その後、全面にボロン（Ｂ）を加
速電圧２０ｋｅＶ、ドーズ量２×１０15ｃｍ-2でイオン
注入した。その後、８５０℃、３０分アニールすること
により、側壁酸化膜１５０のほぼ真下にＰ- 領域を形成
した。
５と接する第２のコレクタ領域１０３ｂを第１のマスク
５を用いて形成するために、リン（Ｐ）を、加速電圧５
０ｋｅＶ、ドーズ量３×１０12ｃｍ-2でイオン注入し
た。８５０℃、３０分のアニールにより、図５に示すよ
うに第1 のマスク５の周辺部にｎ- 領域が形成された。
次に、全面にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ
Ｄｅｐｏｓｉｔｉｏｎ）酸化膜２００ｎｍを堆積し、
全面にＲＩＥを施し、第１のマスク５の周辺に側壁酸化
膜１５０を形成した。その後、全面にボロン（Ｂ）を加
速電圧２０ｋｅＶ、ドーズ量２×１０15ｃｍ-2でイオン
注入した。その後、８５０℃、３０分アニールすること
により、側壁酸化膜１５０のほぼ真下にＰ- 領域を形成
した。
【００１８】次に、側壁酸化膜１５０を希ＨＦにより除
去した。この後に、第１のマスク５を用いて、シリコン
窒化膜４をエッチングし、さらに第１のマスク５を剥離
した後、全面にＣＶＤシリコン酸化膜を厚さ５００ｎｍ
で形成し、この後に、第１及び第２のベース引き出し電
極領域１０５，１０６を規定する第２のマスク６を形成
し、第２のマスク６と前記シリコン窒化膜４の一部で覆
われる領域以外のシリコン酸化膜３及びシリコン膜１を
ＲＩＥエッチングし、図６の断面構造を得た。
去した。この後に、第１のマスク５を用いて、シリコン
窒化膜４をエッチングし、さらに第１のマスク５を剥離
した後、全面にＣＶＤシリコン酸化膜を厚さ５００ｎｍ
で形成し、この後に、第１及び第２のベース引き出し電
極領域１０５，１０６を規定する第２のマスク６を形成
し、第２のマスク６と前記シリコン窒化膜４の一部で覆
われる領域以外のシリコン酸化膜３及びシリコン膜１を
ＲＩＥエッチングし、図６の断面構造を得た。
【００１９】次に、図７に示すように、第２のマスク６
のコレクタ側の約半分をレジストマスク７で覆い、露出
したシリコン部にエミッタ、及び内部ベースを形成する
ために、砒素（Ａｓ）を加速電圧１２０ｋｅＶ、ドーズ
量４×１０15ｃｍ-2でイオン注入、さらにボロン（Ｂ）
を加速電圧２５ｋｅＶ、ド−ズ量２×１０14ｃｍ-2でイ
オン注入した。
のコレクタ側の約半分をレジストマスク７で覆い、露出
したシリコン部にエミッタ、及び内部ベースを形成する
ために、砒素（Ａｓ）を加速電圧１２０ｋｅＶ、ドーズ
量４×１０15ｃｍ-2でイオン注入、さらにボロン（Ｂ）
を加速電圧２５ｋｅＶ、ド−ズ量２×１０14ｃｍ-2でイ
オン注入した。
【００２０】次に、コレクタ電極部を開口したレジスト
マスク７で、砒素（Ａｓ）を加速電圧６０ｋｅＶ、ドー
ズ量５×１０15ｃｍ-2でイオン注入した（図略）。その
後に、９００℃、３０分でアニールし、さらに、周知の
ＣＶＤシリコン酸化膜（図略）を堆積し、コンタクトを
開口し、Ａｌ配線を行い、パッシベーション膜で被覆
し、本実施形態に係るラテラルバイポーラトランジスタ
が完成した（図８）。
マスク７で、砒素（Ａｓ）を加速電圧６０ｋｅＶ、ドー
ズ量５×１０15ｃｍ-2でイオン注入した（図略）。その
後に、９００℃、３０分でアニールし、さらに、周知の
ＣＶＤシリコン酸化膜（図略）を堆積し、コンタクトを
開口し、Ａｌ配線を行い、パッシベーション膜で被覆
し、本実施形態に係るラテラルバイポーラトランジスタ
が完成した（図８）。
【００２１】図９は、本発明の第２の実施形態に係るラ
テラルバイポーラトランジスタの主要部の概略構成を示
す断面図であり、従来例の図１６に示す、第１のベース
引き出し電極領域１０５をベース領域１０２の上から取
り出すタイプに関して本発明を適用した場合である。第
２のコレクタ領域１０３ｂは、シリコン１の表面にイオ
ン注入とアニールで形成されたものである。
テラルバイポーラトランジスタの主要部の概略構成を示
す断面図であり、従来例の図１６に示す、第１のベース
引き出し電極領域１０５をベース領域１０２の上から取
り出すタイプに関して本発明を適用した場合である。第
２のコレクタ領域１０３ｂは、シリコン１の表面にイオ
ン注入とアニールで形成されたものである。
【００２２】この第１のベース引き出し電極領域１０５
では、Ａｌ電極を用いたコンタクトを形成する第２のベ
ース引き出し電極領域１０６に、例えば２×１０20ｃｍ
-3の濃度（Ｐ+ ）のアクセプタ型不純物、例えばボロン
（Ｂ）が導入され、ベース領域１０２方向にその不純物
濃度が減少し、ベース領域と接する内部では、例えば２
×１０18ｃｍ-3の不純物濃度（Ｐ- ）となるように設定
される。
では、Ａｌ電極を用いたコンタクトを形成する第２のベ
ース引き出し電極領域１０６に、例えば２×１０20ｃｍ
-3の濃度（Ｐ+ ）のアクセプタ型不純物、例えばボロン
（Ｂ）が導入され、ベース領域１０２方向にその不純物
濃度が減少し、ベース領域と接する内部では、例えば２
×１０18ｃｍ-3の不純物濃度（Ｐ- ）となるように設定
される。
【００２３】尚、本発明の目的を達成するためには、図
１０のように、第２のコレクタ領域１０３ｂは、第１の
ベース引き出し電極領域１０５と接する部分にさえあれ
ば、第１のコレクタ領域１０３ａの上層部全体になくて
もよい。
１０のように、第２のコレクタ領域１０３ｂは、第１の
ベース引き出し電極領域１０５と接する部分にさえあれ
ば、第１のコレクタ領域１０３ａの上層部全体になくて
もよい。
【００２４】図１１は、本発明の第３の実施形態に係る
ラテラルバイポーラトランジスタの主要部の概略構成を
示す平面図である。図１２は図１１の断面Ａ―――Ａ’
における不純物濃度分布を示す図である。図１１では、
第１のベース引き出し電極領域１０５で、コレクタ領域
１０３と接する領域に、低濃度ベース引き出し電極領域
１４０が形成されている。低濃度ベース引き出し電極領
域１４０の不純物濃度は、コレクタ領域１０３の不純物
濃度より低く設定され、アクセプタ型不純物、ボロン
（Ｂ）が５×１０16ｃｍ-3の濃度で導入されたＰ型であ
る。また、本実施形態は、ベース電極を内部ベースの直
上から取り出すタイプに対しても適用できる。図１３に
その断面図を示す。
ラテラルバイポーラトランジスタの主要部の概略構成を
示す平面図である。図１２は図１１の断面Ａ―――Ａ’
における不純物濃度分布を示す図である。図１１では、
第１のベース引き出し電極領域１０５で、コレクタ領域
１０３と接する領域に、低濃度ベース引き出し電極領域
１４０が形成されている。低濃度ベース引き出し電極領
域１４０の不純物濃度は、コレクタ領域１０３の不純物
濃度より低く設定され、アクセプタ型不純物、ボロン
（Ｂ）が５×１０16ｃｍ-3の濃度で導入されたＰ型であ
る。また、本実施形態は、ベース電極を内部ベースの直
上から取り出すタイプに対しても適用できる。図１３に
その断面図を示す。
【００２５】本発明は、エミッタ領域１０１、ベース領
域１０２、コレクタ領域１０３、第１及び第２のベース
引き出し電極領域１０５、１０６に導入する不純物種や
その濃度、シリコン膜１の膜厚等、本発明の要旨を逸脱
しない範囲で、種々変形して実施する事が出来る。従っ
て、上記実施形態では、ｎｐｎ型バイポーラ素子に関し
て述べたが、ｐｎｐ型バイポーラ素子に対しても、本発
明の要旨を逸脱しない範囲で実施することができる。
域１０２、コレクタ領域１０３、第１及び第２のベース
引き出し電極領域１０５、１０６に導入する不純物種や
その濃度、シリコン膜１の膜厚等、本発明の要旨を逸脱
しない範囲で、種々変形して実施する事が出来る。従っ
て、上記実施形態では、ｎｐｎ型バイポーラ素子に関し
て述べたが、ｐｎｐ型バイポーラ素子に対しても、本発
明の要旨を逸脱しない範囲で実施することができる。
【００２６】例えば、絶縁膜上に形成される単結晶層と
して、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍ
ｐｌａｎｔａｔｉｏｎ ｏｆ Ｏｘｙｇｅｎ）法等によ
って形成したＳＯＩ基板に限らず、各種張り合わせ法等
によるもの、絶縁膜上に単結晶Ｓｉを成長させたものを
用いることができる。またＳＯＩ基板の代わりに、ＳＯ
Ｓ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板
や、ガラス基板上に形成された単結晶Ｓｉ層等を用いる
ことが可能である。その他、本発明の要旨を逸脱しない
範囲で、種々変形して実施することができる。
して、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍ
ｐｌａｎｔａｔｉｏｎ ｏｆ Ｏｘｙｇｅｎ）法等によ
って形成したＳＯＩ基板に限らず、各種張り合わせ法等
によるもの、絶縁膜上に単結晶Ｓｉを成長させたものを
用いることができる。またＳＯＩ基板の代わりに、ＳＯ
Ｓ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板
や、ガラス基板上に形成された単結晶Ｓｉ層等を用いる
ことが可能である。その他、本発明の要旨を逸脱しない
範囲で、種々変形して実施することができる。
【００２７】
【発明の効果】本発明により、ＳＯＩ膜に形成されるラ
テラルバイポーラトランジスタのコレクタ抵抗を削減す
ると共に、ベース広がり効果を有効に抑える事ができ、
その結果、従来例で問題であった、ｆT の劣化を改善す
る事ができ、上記素子の本来持っている高性能を引き出
す事ができる。
テラルバイポーラトランジスタのコレクタ抵抗を削減す
ると共に、ベース広がり効果を有効に抑える事ができ、
その結果、従来例で問題であった、ｆT の劣化を改善す
る事ができ、上記素子の本来持っている高性能を引き出
す事ができる。
【図１】 本発明の第１の実施形態に係るラテラルバイ
ポーラトランジスタの主要部の概略構成を説明するため
の平面図である。
ポーラトランジスタの主要部の概略構成を説明するため
の平面図である。
【図２】 図１のＡ―――Ａ’断面の不純物濃度の分布
を示すグラフ図である。
を示すグラフ図である。
【図３】 本発明の第１の実施形態に係るラテラルバイ
ポーラトランジスタと従来例とのコレクタ電流−ｆT の
グラフ図である。
ポーラトランジスタと従来例とのコレクタ電流−ｆT の
グラフ図である。
【図４】 本発明の第１の実施形態に係るラテラルバイ
ポーラトランジスタの製造工程を説明するための断面図
である。
ポーラトランジスタの製造工程を説明するための断面図
である。
【図５】 本発明の第１の実施形態に係るラテラルバイ
ポーラトランジスタの製造工程を説明するための断面図
である。
ポーラトランジスタの製造工程を説明するための断面図
である。
【図６】 本発明の第１の実施形態に係るラテラルバイ
ポーラトランジスタの製造工程を説明するための断面図
である。
ポーラトランジスタの製造工程を説明するための断面図
である。
【図７】 本発明の第１の実施形態に係るラテラルバイ
ポーラトランジスタの製造工程を説明するための断面図
である。
ポーラトランジスタの製造工程を説明するための断面図
である。
【図８】 本発明の第１の実施形態に係るラテラルバイ
ポーラトランジスタの製造工程を説明するための断面図
である。
ポーラトランジスタの製造工程を説明するための断面図
である。
【図９】 本発明の第２の実施形態に係るラテラルバイ
ポーラトランジスタの主要部の概略構成を説明するため
の断面図である。
ポーラトランジスタの主要部の概略構成を説明するため
の断面図である。
【図１０】 本発明の第２の実施形態に係るラテラルバ
イポーラトランジスタの主要部の概略構成を説明するた
めの断面図である。
イポーラトランジスタの主要部の概略構成を説明するた
めの断面図である。
【図１１】 本発明の第３の実施形態に係るラテラルバ
イポーラトランジスタの主要部の概略構成を説明するた
めの平面図である。
イポーラトランジスタの主要部の概略構成を説明するた
めの平面図である。
【図１２】 図１１のＡ―――Ａ’断面の不純物濃度の
分布を示すグラフ図である。
分布を示すグラフ図である。
【図１３】 本発明の第３の実施形態に係るラテラルバ
イポーラトランジスタの主要部の概略構成を説明するた
めの平面図である。
イポーラトランジスタの主要部の概略構成を説明するた
めの平面図である。
【図１４】 従来のラテラルバイポーラトランジスタの
主要部の概略構成を説明するための平面図である。
主要部の概略構成を説明するための平面図である。
【図１５】 図１４におけるコレクタ電流の経路を示す
図である。
図である。
【図１６】 従来のラテラルバイポーラトランジスタに
おけるコレクタ電流の経路を示す図である。
おけるコレクタ電流の経路を示す図である。
１ シリコン（ＳＯＩ）膜 ２ 埋め込み酸化膜 ３ シリコン酸化膜 ４ シリコン窒化膜 ５ 第１のマスク ６ 第２のマスク ７ レジストマスク １０１ エミッタ領域 １０２ ベース領域 １０３ コレクタ領域 １０３ａ 第１のコレクタ領域 １０３ｂ 第２のコレクタ領域 １０４ コレクタ引き出し電極領域 １０５ 第１のベース引き出し電極領域 １０６ 第２のベース引き出し電極領域 １４０ 低濃度ベース引き出し電極領域
Claims (2)
- 【請求項１】 絶縁体層と、 この絶縁体層上に形成された半導体層と、 この半導体層に形成された第１の導電型を有するエミッ
タ領域と、 前記半導体層に形成され、前記エミッタ領域に隣接し、
第２の導電型を有するベース領域と、 前記半導体層に形成され、前記ベース領域に隣接し、第
１の導電型を有するコレクタ領域と、前記ベース領域及
び前記コレクタ領域に接するように形成され、第２の導
電型を有するベース引き出し電極領域と、を具備し、前
記コレクタ領域の内、前記ベース引き出し電極領域と接
する部分の不純物濃度が高くされたことを特徴とするラ
テラルバイポーラトランジスタ。 - 【請求項２】 絶縁体層と、 この絶縁体層上に形成された半導体層と、 この半導体層に形成された第１の導電型を有するエミッ
タ領域と、 前記半導体層に形成され、前記エミッタ領域に隣接し、
第２の導電型を有するベース領域と、 前記半導体層に形成され、前記ベース領域に隣接し、第
１の導電型を有するコレクタ領域と、前記ベース領域及
び前記コレクタ領域に接するように形成され、第２の導
電型を有するベース引き出し電極領域と、を具備し、こ
のベース引き出し電極領域の内、前記コレクタ領域と接
する部分の不純物濃度が低くされたことを特徴とするラ
テラルバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17164398A JP2000012555A (ja) | 1998-06-18 | 1998-06-18 | ラテラルバイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17164398A JP2000012555A (ja) | 1998-06-18 | 1998-06-18 | ラテラルバイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012555A true JP2000012555A (ja) | 2000-01-14 |
Family
ID=15927019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17164398A Pending JP2000012555A (ja) | 1998-06-18 | 1998-06-18 | ラテラルバイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012555A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012060111A (ja) * | 2010-09-09 | 2012-03-22 | Sharp Corp | バイポーラ接合トランジスタ |
| CN113629152A (zh) * | 2021-07-07 | 2021-11-09 | 华虹半导体(无锡)有限公司 | Jfet器件及其制作方法 |
-
1998
- 1998-06-18 JP JP17164398A patent/JP2000012555A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012060111A (ja) * | 2010-09-09 | 2012-03-22 | Sharp Corp | バイポーラ接合トランジスタ |
| CN113629152A (zh) * | 2021-07-07 | 2021-11-09 | 华虹半导体(无锡)有限公司 | Jfet器件及其制作方法 |
| CN113629152B (zh) * | 2021-07-07 | 2024-07-23 | 华虹半导体(无锡)有限公司 | Jfet器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150340448A1 (en) | Method for creation of the gate shield in analog/rf power ed-cmos in sige bicmos technologies | |
| US6376897B2 (en) | Lateral bipolar transistor formed on an insulating layer | |
| JPH04226034A (ja) | 小領域バイポーラ・トランジスタ | |
| US5198692A (en) | Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions | |
| JPS63157475A (ja) | 半導体装置及びその製造方法 | |
| US7625787B2 (en) | Thin silicon-on-insulator high voltage transistor with body ground | |
| JP2000012555A (ja) | ラテラルバイポーラトランジスタ | |
| JPH11121757A (ja) | 半導体装置およびその製造方法 | |
| JP3485092B2 (ja) | 半導体装置およびその製造方法 | |
| JP3778122B2 (ja) | 半導体装置の製造方法 | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| JP2003151985A (ja) | 半導体装置及びその製造方法 | |
| JP2615652B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0737975A (ja) | 半導体装置 | |
| JPH06275830A (ja) | アキュムレーション型多結晶シリコン薄膜トランジスタ | |
| JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
| JP3186265B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3260009B2 (ja) | 半導体装置及びその製造方法 | |
| JP3216287B2 (ja) | 半導体装置 | |
| JPH01187868A (ja) | 半導体装置 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPS60171738A (ja) | 半導体装置 | |
| JPS6152575B2 (ja) | ||
| JPH03108342A (ja) | 電界効果トランジスタ | |
| JPH03191565A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20050414 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |